drivers/net/txgbe/txgbe_ethdev.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2015-2020
   3  */
   4
   5 #ifndef _TXGBE_ETHDEV_H_
   6 #define _TXGBE_ETHDEV_H_
   7
   8 #include <stdint.h>
   9
  10 #include "base/txgbe.h"
  11 #include "txgbe_ptypes.h"
  12 #include <rte_flow.h>
  13 #include <rte_flow_driver.h>
  14 #include <rte_time.h>
  15 #include <rte_ethdev.h>
  16 #include <rte_ethdev_core.h>
  17 #include <rte_hash.h>
  18 #include <rte_hash_crc.h>
  19 #include <rte_tm_driver.h>
  20
  21 /* need update link, bit flag */
  22 #define TXGBE_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
  23 #define TXGBE_FLAG_MAILBOX          (uint32_t)(1 << 1)
  24 #define TXGBE_FLAG_PHY_INTERRUPT    (uint32_t)(1 << 2)
  25 #define TXGBE_FLAG_MACSEC           (uint32_t)(1 << 3)
  26 #define TXGBE_FLAG_NEED_LINK_CONFIG (uint32_t)(1 << 4)
  27
  28 /*
  29  * Defines that were not part of txgbe_type.h as they are not used by the
  30  * FreeBSD driver.
  31  */
  32 #define TXGBE_VFTA_SIZE 128
  33 #define TXGBE_VLAN_TAG_SIZE 4
  34 #define TXGBE_HKEY_MAX_INDEX 10
  35 /*Default value of Max Rx Queue*/
  36 #define TXGBE_MAX_RX_QUEUE_NUM  128
  37 #define TXGBE_VMDQ_DCB_NB_QUEUES     TXGBE_MAX_RX_QUEUE_NUM
  38
  39 #ifndef NBBY
  40 #define NBBY    8       /* number of bits in a byte */
  41 #endif
  42 #define TXGBE_HWSTRIP_BITMAP_SIZE \
  43         (TXGBE_MAX_RX_QUEUE_NUM / (sizeof(uint32_t) * NBBY))
  44
  45 #define TXGBE_QUEUE_ITR_INTERVAL_DEFAULT        500 /* 500us */
  46
  47 #define TXGBE_MAX_QUEUE_NUM_PER_VF  8
  48
  49 #define TXGBE_5TUPLE_MAX_PRI            7
  50 #define TXGBE_5TUPLE_MIN_PRI            1
  51
  52 #define TXGBE_RSS_OFFLOAD_ALL ( \
  53         ETH_RSS_IPV4 | \
  54         ETH_RSS_NONFRAG_IPV4_TCP | \
  55         ETH_RSS_NONFRAG_IPV4_UDP | \
  56         ETH_RSS_IPV6 | \
  57         ETH_RSS_NONFRAG_IPV6_TCP | \
  58         ETH_RSS_NONFRAG_IPV6_UDP | \
  59         ETH_RSS_IPV6_EX | \
  60         ETH_RSS_IPV6_TCP_EX | \
  61         ETH_RSS_IPV6_UDP_EX)
  62
  63 #define TXGBE_MISC_VEC_ID               RTE_INTR_VEC_ZERO_OFFSET
  64 #define TXGBE_RX_VEC_START              RTE_INTR_VEC_RXTX_OFFSET
  65
  66 #define TXGBE_MAX_FDIR_FILTER_NUM       (1024 * 32)
  67 #define TXGBE_MAX_L2_TN_FILTER_NUM      128
  68
  69 /*
  70  * Information about the fdir mode.
  71  */
  72 struct txgbe_hw_fdir_mask {
  73         uint16_t vlan_tci_mask;
  74         uint32_t src_ipv4_mask;
  75         uint32_t dst_ipv4_mask;
  76         uint16_t src_ipv6_mask;
  77         uint16_t dst_ipv6_mask;
  78         uint16_t src_port_mask;
  79         uint16_t dst_port_mask;
  80         uint16_t flex_bytes_mask;
  81         uint8_t  mac_addr_byte_mask;
  82         uint32_t tunnel_id_mask;
  83         uint8_t  tunnel_type_mask;
  84 };
  85
  86 struct txgbe_fdir_filter {
  87         TAILQ_ENTRY(txgbe_fdir_filter) entries;
  88         struct txgbe_atr_input input; /* key of fdir filter*/
  89         uint32_t fdirflags; /* drop or forward */
  90         uint32_t fdirhash; /* hash value for fdir */
  91         uint8_t queue; /* assigned rx queue */
  92 };
  93
  94 /* list of fdir filters */
  95 TAILQ_HEAD(txgbe_fdir_filter_list, txgbe_fdir_filter);
  96
  97 struct txgbe_fdir_rule {
  98         struct txgbe_hw_fdir_mask mask;
  99         struct txgbe_atr_input input; /* key of fdir filter */
 100         bool b_spec; /* If TRUE, input, fdirflags, queue have meaning. */
 101         bool b_mask; /* If TRUE, mask has meaning. */
 102         enum rte_fdir_mode mode; /* IP, MAC VLAN, Tunnel */
 103         uint32_t fdirflags; /* drop or forward */
 104         uint32_t soft_id; /* an unique value for this rule */
 105         uint8_t queue; /* assigned rx queue */
 106         uint8_t flex_bytes_offset;
 107 };
 108
 109 struct txgbe_hw_fdir_info {
 110         struct txgbe_hw_fdir_mask mask;
 111         uint8_t     flex_bytes_offset;
 112         uint16_t    collision;
 113         uint16_t    free;
 114         uint16_t    maxhash;
 115         uint8_t     maxlen;
 116         uint64_t    add;
 117         uint64_t    remove;
 118         uint64_t    f_add;
 119         uint64_t    f_remove;
 120         struct txgbe_fdir_filter_list fdir_list; /* filter list*/
 121         /* store the pointers of the filters, index is the hash value. */
 122         struct txgbe_fdir_filter **hash_map;
 123         struct rte_hash *hash_handle; /* cuckoo hash handler */
 124         bool mask_added; /* If already got mask from consistent filter */
 125 };
 126
 127 struct txgbe_rte_flow_rss_conf {
 128         struct rte_flow_action_rss conf; /**< RSS parameters. */
 129         uint8_t key[TXGBE_HKEY_MAX_INDEX * sizeof(uint32_t)]; /* Hash key. */
 130         uint16_t queue[TXGBE_MAX_RX_QUEUE_NUM]; /**< Queues indices to use. */
 131 };
 132
 133 /* structure for interrupt relative data */
 134 struct txgbe_interrupt {
 135         uint32_t flags;
 136         uint32_t mask_misc;
 137         /* to save original mask during delayed handler */
 138         uint32_t mask_misc_orig;
 139         uint32_t mask[2];
 140 };
 141
 142 #define TXGBE_NB_STAT_MAPPING  32
 143 #define QSM_REG_NB_BITS_PER_QMAP_FIELD 8
 144 #define NB_QMAP_FIELDS_PER_QSM_REG 4
 145 #define QMAP_FIELD_RESERVED_BITS_MASK 0x0f
 146 struct txgbe_stat_mappings {
 147         uint32_t tqsm[TXGBE_NB_STAT_MAPPING];
 148         uint32_t rqsm[TXGBE_NB_STAT_MAPPING];
 149 };
 150
 151 struct txgbe_vfta {
 152         uint32_t vfta[TXGBE_VFTA_SIZE];
 153 };
 154
 155 struct txgbe_hwstrip {
 156         uint32_t bitmap[TXGBE_HWSTRIP_BITMAP_SIZE];
 157 };
 158
 159 /*
 160  * VF data which used by PF host only
 161  */
 162 #define TXGBE_MAX_VF_MC_ENTRIES      30
 163
 164 struct txgbe_uta_info {
 165         uint8_t  uc_filter_type;
 166         uint16_t uta_in_use;
 167         uint32_t uta_shadow[TXGBE_MAX_UTA];
 168 };
 169
 170 #define TXGBE_MAX_MIRROR_RULES 4  /* Maximum nb. of mirror rules. */
 171
 172 struct txgbe_mirror_info {
 173         struct rte_eth_mirror_conf mr_conf[TXGBE_MAX_MIRROR_RULES];
 174         /* store PF mirror rules configuration */
 175 };
 176
 177 struct txgbe_vf_info {
 178         uint8_t vf_mac_addresses[RTE_ETHER_ADDR_LEN];
 179         uint16_t vf_mc_hashes[TXGBE_MAX_VF_MC_ENTRIES];
 180         uint16_t num_vf_mc_hashes;
 181         bool clear_to_send;
 182         uint16_t tx_rate[TXGBE_MAX_QUEUE_NUM_PER_VF];
 183         uint16_t vlan_count;
 184         uint8_t api_version;
 185         uint16_t switch_domain_id;
 186         uint16_t xcast_mode;
 187         uint16_t mac_count;
 188 };
 189
 190 TAILQ_HEAD(txgbe_5tuple_filter_list, txgbe_5tuple_filter);
 191
 192 struct txgbe_5tuple_filter_info {
 193         uint32_t dst_ip;
 194         uint32_t src_ip;
 195         uint16_t dst_port;
 196         uint16_t src_port;
 197         enum txgbe_5tuple_protocol proto;        /* l4 protocol. */
 198         uint8_t priority;        /* seven levels (001b-111b), 111b is highest,
 199                                   * used when more than one filter matches.
 200                                   */
 201         uint8_t dst_ip_mask:1,   /* if mask is 1b, do not compare dst ip. */
 202                 src_ip_mask:1,   /* if mask is 1b, do not compare src ip. */
 203                 dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
 204                 src_port_mask:1, /* if mask is 1b, do not compare src port. */
 205                 proto_mask:1;    /* if mask is 1b, do not compare protocol. */
 206 };
 207
 208 /* 5tuple filter structure */
 209 struct txgbe_5tuple_filter {
 210         TAILQ_ENTRY(txgbe_5tuple_filter) entries;
 211         uint16_t index;       /* the index of 5tuple filter */
 212         struct txgbe_5tuple_filter_info filter_info;
 213         uint16_t queue;       /* rx queue assigned to */
 214 };
 215
 216 #define TXGBE_5TUPLE_ARRAY_SIZE \
 217         (RTE_ALIGN(TXGBE_MAX_FTQF_FILTERS, (sizeof(uint32_t) * NBBY)) / \
 218          (sizeof(uint32_t) * NBBY))
 219
 220 struct txgbe_ethertype_filter {
 221         uint16_t ethertype;
 222         uint32_t etqf;
 223         uint32_t etqs;
 224         /**
 225          * If this filter is added by configuration,
 226          * it should not be removed.
 227          */
 228         bool     conf;
 229 };
 230
 231 /*
 232  * Structure to store filters' info.
 233  */
 234 struct txgbe_filter_info {
 235         uint8_t ethertype_mask;  /* Bit mask for every used ethertype filter */
 236         /* store used ethertype filters*/
 237         struct txgbe_ethertype_filter ethertype_filters[TXGBE_ETF_ID_MAX];
 238         /* Bit mask for every used 5tuple filter */
 239         uint32_t fivetuple_mask[TXGBE_5TUPLE_ARRAY_SIZE];
 240         struct txgbe_5tuple_filter_list fivetuple_list;
 241         /* store the SYN filter info */
 242         uint32_t syn_info;
 243         /* store the rss filter info */
 244         struct txgbe_rte_flow_rss_conf rss_info;
 245 };
 246
 247 struct txgbe_l2_tn_key {
 248         enum rte_eth_tunnel_type          l2_tn_type;
 249         uint32_t                          tn_id;
 250 };
 251
 252 struct txgbe_l2_tn_filter {
 253         TAILQ_ENTRY(txgbe_l2_tn_filter)    entries;
 254         struct txgbe_l2_tn_key             key;
 255         uint32_t                           pool;
 256 };
 257
 258 TAILQ_HEAD(txgbe_l2_tn_filter_list, txgbe_l2_tn_filter);
 259
 260 struct txgbe_l2_tn_info {
 261         struct txgbe_l2_tn_filter_list      l2_tn_list;
 262         struct txgbe_l2_tn_filter         **hash_map;
 263         struct rte_hash                    *hash_handle;
 264         bool e_tag_en; /* e-tag enabled */
 265         bool e_tag_fwd_en; /* e-tag based forwarding enabled */
 266         uint16_t e_tag_ether_type; /* ether type for e-tag */
 267 };
 268
 269 struct rte_flow {
 270         enum rte_filter_type filter_type;
 271         void *rule;
 272 };
 273
 274 /* The configuration of bandwidth */
 275 struct txgbe_bw_conf {
 276         uint8_t tc_num; /* Number of TCs. */
 277 };
 278
 279 /* Struct to store Traffic Manager shaper profile. */
 280 struct txgbe_tm_shaper_profile {
 281         TAILQ_ENTRY(txgbe_tm_shaper_profile) node;
 282         uint32_t shaper_profile_id;
 283         uint32_t reference_count;
 284         struct rte_tm_shaper_params profile;
 285 };
 286
 287 TAILQ_HEAD(txgbe_shaper_profile_list, txgbe_tm_shaper_profile);
 288
 289 /* Struct to store Traffic Manager node configuration. */
 290 struct txgbe_tm_node {
 291         TAILQ_ENTRY(txgbe_tm_node) node;
 292         uint32_t id;
 293         uint32_t priority;
 294         uint32_t weight;
 295         uint32_t reference_count;
 296         uint16_t no;
 297         struct txgbe_tm_node *parent;
 298         struct txgbe_tm_shaper_profile *shaper_profile;
 299         struct rte_tm_node_params params;
 300 };
 301
 302 TAILQ_HEAD(txgbe_tm_node_list, txgbe_tm_node);
 303
 304 /* The configuration of Traffic Manager */
 305 struct txgbe_tm_conf {
 306         struct txgbe_shaper_profile_list shaper_profile_list;
 307         struct txgbe_tm_node *root; /* root node - port */
 308         struct txgbe_tm_node_list tc_list; /* node list for all the TCs */
 309         struct txgbe_tm_node_list queue_list; /* node list for all the queues */
 310         /**
 311          * The number of added TC nodes.
 312          * It should be no more than the TC number of this port.
 313          */
 314         uint32_t nb_tc_node;
 315         /**
 316          * The number of added queue nodes.
 317          * It should be no more than the queue number of this port.
 318          */
 319         uint32_t nb_queue_node;
 320         /**
 321          * This flag is used to check if APP can change the TM node
 322          * configuration.
 323          * When it's true, means the configuration is applied to HW,
 324          * APP should not change the configuration.
 325          * As we don't support on-the-fly configuration, when starting
 326          * the port, APP should call the hierarchy_commit API to set this
 327          * flag to true. When stopping the port, this flag should be set
 328          * to false.
 329          */
 330         bool committed;
 331 };
 332
 333 /*
 334  * Structure to store private data for each driver instance (for each port).
 335  */
 336 struct txgbe_adapter {
 337         struct txgbe_hw             hw;
 338         struct txgbe_hw_stats       stats;
 339         struct txgbe_hw_fdir_info   fdir;
 340         struct txgbe_interrupt      intr;
 341         struct txgbe_stat_mappings  stat_mappings;
 342         struct txgbe_vfta           shadow_vfta;
 343         struct txgbe_hwstrip        hwstrip;
 344         struct txgbe_dcb_config     dcb_config;
 345         struct txgbe_mirror_info    mr_data;
 346         struct txgbe_vf_info        *vfdata;
 347         struct txgbe_uta_info       uta_info;
 348         struct txgbe_filter_info    filter;
 349         struct txgbe_l2_tn_info     l2_tn;
 350         struct txgbe_bw_conf        bw_conf;
 351         bool rx_bulk_alloc_allowed;
 352         struct rte_timecounter      systime_tc;
 353         struct rte_timecounter      rx_tstamp_tc;
 354         struct rte_timecounter      tx_tstamp_tc;
 355         struct txgbe_tm_conf        tm_conf;
 356
 357         /* For RSS reta table update */
 358         uint8_t rss_reta_updated;
 359 };
 360
 361 #define TXGBE_DEV_ADAPTER(dev) \
 362         ((struct txgbe_adapter *)(dev)->data->dev_private)
 363
 364 #define TXGBE_DEV_HW(dev) \
 365         (&((struct txgbe_adapter *)(dev)->data->dev_private)->hw)
 366
 367 #define TXGBE_DEV_STATS(dev) \
 368         (&((struct txgbe_adapter *)(dev)->data->dev_private)->stats)
 369
 370 #define TXGBE_DEV_INTR(dev) \
 371         (&((struct txgbe_adapter *)(dev)->data->dev_private)->intr)
 372
 373 #define TXGBE_DEV_FDIR(dev) \
 374         (&((struct txgbe_adapter *)(dev)->data->dev_private)->fdir)
 375
 376 #define TXGBE_DEV_STAT_MAPPINGS(dev) \
 377         (&((struct txgbe_adapter *)(dev)->data->dev_private)->stat_mappings)
 378
 379 #define TXGBE_DEV_VFTA(dev) \
 380         (&((struct txgbe_adapter *)(dev)->data->dev_private)->shadow_vfta)
 381
 382 #define TXGBE_DEV_HWSTRIP(dev) \
 383         (&((struct txgbe_adapter *)(dev)->data->dev_private)->hwstrip)
 384
 385 #define TXGBE_DEV_DCB_CONFIG(dev) \
 386         (&((struct txgbe_adapter *)(dev)->data->dev_private)->dcb_config)
 387
 388 #define TXGBE_DEV_VFDATA(dev) \
 389         (&((struct txgbe_adapter *)(dev)->data->dev_private)->vfdata)
 390
 391 #define TXGBE_DEV_MR_INFO(dev) \
 392         (&((struct txgbe_adapter *)(dev)->data->dev_private)->mr_data)
 393
 394 #define TXGBE_DEV_UTA_INFO(dev) \
 395         (&((struct txgbe_adapter *)(dev)->data->dev_private)->uta_info)
 396
 397 #define TXGBE_DEV_FILTER(dev) \
 398         (&((struct txgbe_adapter *)(dev)->data->dev_private)->filter)
 399
 400 #define TXGBE_DEV_L2_TN(dev) \
 401         (&((struct txgbe_adapter *)(dev)->data->dev_private)->l2_tn)
 402
 403 #define TXGBE_DEV_BW_CONF(dev) \
 404         (&((struct txgbe_adapter *)(dev)->data->dev_private)->bw_conf)
 405
 406 #define TXGBE_DEV_TM_CONF(dev) \
 407         (&((struct txgbe_adapter *)(dev)->data->dev_private)->tm_conf)
 408
 409 /*
 410  * RX/TX function prototypes
 411  */
 412 void txgbe_dev_clear_queues(struct rte_eth_dev *dev);
 413
 414 void txgbe_dev_free_queues(struct rte_eth_dev *dev);
 415
 416 void txgbe_dev_rx_queue_release(void *rxq);
 417
 418 void txgbe_dev_tx_queue_release(void *txq);
 419
 420 int  txgbe_dev_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
 421                 uint16_t nb_rx_desc, unsigned int socket_id,
 422                 const struct rte_eth_rxconf *rx_conf,
 423                 struct rte_mempool *mb_pool);
 424
 425 int  txgbe_dev_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
 426                 uint16_t nb_tx_desc, unsigned int socket_id,
 427                 const struct rte_eth_txconf *tx_conf);
 428
 429 uint32_t txgbe_dev_rx_queue_count(struct rte_eth_dev *dev,
 430                 uint16_t rx_queue_id);
 431
 432 int txgbe_dev_rx_descriptor_status(void *rx_queue, uint16_t offset);
 433 int txgbe_dev_tx_descriptor_status(void *tx_queue, uint16_t offset);
 434
 435 int txgbe_dev_rx_init(struct rte_eth_dev *dev);
 436
 437 void txgbe_dev_tx_init(struct rte_eth_dev *dev);
 438
 439 int txgbe_dev_rxtx_start(struct rte_eth_dev *dev);
 440
 441 void txgbe_dev_save_rx_queue(struct txgbe_hw *hw, uint16_t rx_queue_id);
 442 void txgbe_dev_store_rx_queue(struct txgbe_hw *hw, uint16_t rx_queue_id);
 443 void txgbe_dev_save_tx_queue(struct txgbe_hw *hw, uint16_t tx_queue_id);
 444 void txgbe_dev_store_tx_queue(struct txgbe_hw *hw, uint16_t tx_queue_id);
 445
 446 int txgbe_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 447
 448 int txgbe_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 449
 450 int txgbe_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 451
 452 int txgbe_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 453
 454 void txgbe_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 455         struct rte_eth_rxq_info *qinfo);
 456
 457 void txgbe_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 458         struct rte_eth_txq_info *qinfo);
 459
 460 uint16_t txgbe_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
 461                 uint16_t nb_pkts);
 462
 463 uint16_t txgbe_recv_pkts_bulk_alloc(void *rx_queue, struct rte_mbuf **rx_pkts,
 464                                     uint16_t nb_pkts);
 465
 466 uint16_t txgbe_recv_pkts_lro_single_alloc(void *rx_queue,
 467                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 468 uint16_t txgbe_recv_pkts_lro_bulk_alloc(void *rx_queue,
 469                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 470
 471 uint16_t txgbe_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 472                 uint16_t nb_pkts);
 473
 474 uint16_t txgbe_xmit_pkts_simple(void *tx_queue, struct rte_mbuf **tx_pkts,
 475                 uint16_t nb_pkts);
 476
 477 uint16_t txgbe_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 478                 uint16_t nb_pkts);
 479
 480 int txgbe_dev_rss_hash_update(struct rte_eth_dev *dev,
 481                               struct rte_eth_rss_conf *rss_conf);
 482
 483 int txgbe_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
 484                                 struct rte_eth_rss_conf *rss_conf);
 485
 486 bool txgbe_rss_update_sp(enum txgbe_mac_type mac_type);
 487
 488 int txgbe_add_del_ntuple_filter(struct rte_eth_dev *dev,
 489                         struct rte_eth_ntuple_filter *filter,
 490                         bool add);
 491 int txgbe_add_del_ethertype_filter(struct rte_eth_dev *dev,
 492                         struct rte_eth_ethertype_filter *filter,
 493                         bool add);
 494 int txgbe_syn_filter_set(struct rte_eth_dev *dev,
 495                         struct rte_eth_syn_filter *filter,
 496                         bool add);
 497
 498 /**
 499  * l2 tunnel configuration.
 500  */
 501 struct txgbe_l2_tunnel_conf {
 502         enum rte_eth_tunnel_type l2_tunnel_type;
 503         uint16_t ether_type; /* ether type in l2 header */
 504         uint32_t tunnel_id; /* port tag id for e-tag */
 505         uint16_t vf_id; /* VF id for tag insertion */
 506         uint32_t pool; /* destination pool for tag based forwarding */
 507 };
 508
 509 int
 510 txgbe_dev_l2_tunnel_filter_add(struct rte_eth_dev *dev,
 511                                struct txgbe_l2_tunnel_conf *l2_tunnel,
 512                                bool restore);
 513 int
 514 txgbe_dev_l2_tunnel_filter_del(struct rte_eth_dev *dev,
 515                                struct txgbe_l2_tunnel_conf *l2_tunnel);
 516 void txgbe_filterlist_init(void);
 517 void txgbe_filterlist_flush(void);
 518
 519 void txgbe_set_ivar_map(struct txgbe_hw *hw, int8_t direction,
 520                                uint8_t queue, uint8_t msix_vector);
 521
 522 /*
 523  * Flow director function prototypes
 524  */
 525 int txgbe_fdir_configure(struct rte_eth_dev *dev);
 526 int txgbe_fdir_set_input_mask(struct rte_eth_dev *dev);
 527 int txgbe_fdir_set_flexbytes_offset(struct rte_eth_dev *dev,
 528                                     uint16_t offset);
 529 int txgbe_fdir_filter_program(struct rte_eth_dev *dev,
 530                               struct txgbe_fdir_rule *rule,
 531                               bool del, bool update);
 532
 533 void txgbe_configure_pb(struct rte_eth_dev *dev);
 534 void txgbe_configure_port(struct rte_eth_dev *dev);
 535 void txgbe_configure_dcb(struct rte_eth_dev *dev);
 536
 537 int
 538 txgbe_dev_link_update_share(struct rte_eth_dev *dev,
 539                 int wait_to_complete);
 540 int txgbe_pf_host_init(struct rte_eth_dev *eth_dev);
 541
 542 void txgbe_pf_host_uninit(struct rte_eth_dev *eth_dev);
 543
 544 void txgbe_pf_mbx_process(struct rte_eth_dev *eth_dev);
 545
 546 int txgbe_pf_host_configure(struct rte_eth_dev *eth_dev);
 547
 548 uint32_t txgbe_convert_vm_rx_mask_to_val(uint16_t rx_mask, uint32_t orig_val);
 549
 550 void txgbe_fdir_filter_restore(struct rte_eth_dev *dev);
 551 int txgbe_clear_all_fdir_filter(struct rte_eth_dev *dev);
 552
 553 extern const struct rte_flow_ops txgbe_flow_ops;
 554
 555 void txgbe_clear_all_ethertype_filter(struct rte_eth_dev *dev);
 556 void txgbe_clear_all_ntuple_filter(struct rte_eth_dev *dev);
 557 void txgbe_clear_syn_filter(struct rte_eth_dev *dev);
 558 int txgbe_clear_all_l2_tn_filter(struct rte_eth_dev *dev);
 559
 560 int txgbe_set_vf_rate_limit(struct rte_eth_dev *dev, uint16_t vf,
 561                             uint16_t tx_rate, uint64_t q_msk);
 562 void txgbe_tm_conf_init(struct rte_eth_dev *dev);
 563 void txgbe_tm_conf_uninit(struct rte_eth_dev *dev);
 564 int txgbe_set_queue_rate_limit(struct rte_eth_dev *dev, uint16_t queue_idx,
 565                                uint16_t tx_rate);
 566 int txgbe_rss_conf_init(struct txgbe_rte_flow_rss_conf *out,
 567                         const struct rte_flow_action_rss *in);
 568 int txgbe_action_rss_same(const struct rte_flow_action_rss *comp,
 569                           const struct rte_flow_action_rss *with);
 570 int txgbe_config_rss_filter(struct rte_eth_dev *dev,
 571                 struct txgbe_rte_flow_rss_conf *conf, bool add);
 572
 573 static inline int
 574 txgbe_ethertype_filter_lookup(struct txgbe_filter_info *filter_info,
 575                               uint16_t ethertype)
 576 {
 577         int i;
 578
 579         for (i = 0; i < TXGBE_ETF_ID_MAX; i++) {
 580                 if (filter_info->ethertype_filters[i].ethertype == ethertype &&
 581                     (filter_info->ethertype_mask & (1 << i)))
 582                         return i;
 583         }
 584         return -1;
 585 }
 586
 587 static inline int
 588 txgbe_ethertype_filter_insert(struct txgbe_filter_info *filter_info,
 589                               struct txgbe_ethertype_filter *ethertype_filter)
 590 {
 591         int i;
 592
 593         for (i = 0; i < TXGBE_ETF_ID_MAX; i++) {
 594                 if (filter_info->ethertype_mask & (1 << i))
 595                         continue;
 596
 597                 filter_info->ethertype_mask |= 1 << i;
 598                 filter_info->ethertype_filters[i].ethertype =
 599                                 ethertype_filter->ethertype;
 600                 filter_info->ethertype_filters[i].etqf =
 601                                 ethertype_filter->etqf;
 602                 filter_info->ethertype_filters[i].etqs =
 603                                 ethertype_filter->etqs;
 604                 filter_info->ethertype_filters[i].conf =
 605                                 ethertype_filter->conf;
 606                 break;
 607         }
 608         return (i < TXGBE_ETF_ID_MAX ? i : -1);
 609 }
 610
 611 static inline int
 612 txgbe_ethertype_filter_remove(struct txgbe_filter_info *filter_info,
 613                               uint8_t idx)
 614 {
 615         if (idx >= TXGBE_ETF_ID_MAX)
 616                 return -1;
 617         filter_info->ethertype_mask &= ~(1 << idx);
 618         filter_info->ethertype_filters[idx].ethertype = 0;
 619         filter_info->ethertype_filters[idx].etqf = 0;
 620         filter_info->ethertype_filters[idx].etqs = 0;
 621         filter_info->ethertype_filters[idx].etqs = FALSE;
 622         return idx;
 623 }
 624
 625 /* High threshold controlling when to start sending XOFF frames. */
 626 #define TXGBE_FC_XOFF_HITH              128 /*KB*/
 627 /* Low threshold controlling when to start sending XON frames. */
 628 #define TXGBE_FC_XON_LOTH               64 /*KB*/
 629
 630 /* Timer value included in XOFF frames. */
 631 #define TXGBE_FC_PAUSE_TIME 0x680
 632
 633 #define TXGBE_LINK_DOWN_CHECK_TIMEOUT 4000 /* ms */
 634 #define TXGBE_LINK_UP_CHECK_TIMEOUT   1000 /* ms */
 635 #define TXGBE_VMDQ_NUM_UC_MAC         4096 /* Maximum nb. of UC MAC addr. */
 636
 637 /*
 638  *  Default values for RX/TX configuration
 639  */
 640 #define TXGBE_DEFAULT_RX_FREE_THRESH  32
 641 #define TXGBE_DEFAULT_RX_PTHRESH      8
 642 #define TXGBE_DEFAULT_RX_HTHRESH      8
 643 #define TXGBE_DEFAULT_RX_WTHRESH      0
 644
 645 #define TXGBE_DEFAULT_TX_FREE_THRESH  32
 646 #define TXGBE_DEFAULT_TX_PTHRESH      32
 647 #define TXGBE_DEFAULT_TX_HTHRESH      0
 648 #define TXGBE_DEFAULT_TX_WTHRESH      0
 649
 650 /* Additional timesync values. */
 651 #define NSEC_PER_SEC             1000000000L
 652 #define TXGBE_INCVAL_10GB        0xCCCCCC
 653 #define TXGBE_INCVAL_1GB         0x800000
 654 #define TXGBE_INCVAL_100         0xA00000
 655 #define TXGBE_INCVAL_10          0xC7F380
 656 #define TXGBE_INCVAL_FPGA        0x800000
 657 #define TXGBE_INCVAL_SHIFT_10GB  20
 658 #define TXGBE_INCVAL_SHIFT_1GB   18
 659 #define TXGBE_INCVAL_SHIFT_100   15
 660 #define TXGBE_INCVAL_SHIFT_10    12
 661 #define TXGBE_INCVAL_SHIFT_FPGA  17
 662
 663 #define TXGBE_CYCLECOUNTER_MASK   0xffffffffffffffffULL
 664
 665 /* store statistics names and its offset in stats structure */
 666 struct rte_txgbe_xstats_name_off {
 667         char name[RTE_ETH_XSTATS_NAME_SIZE];
 668         unsigned int offset;
 669 };
 670
 671 const uint32_t *txgbe_dev_supported_ptypes_get(struct rte_eth_dev *dev);
 672 int txgbe_dev_set_mc_addr_list(struct rte_eth_dev *dev,
 673                                       struct rte_ether_addr *mc_addr_set,
 674                                       uint32_t nb_mc_addr);
 675 int txgbe_dev_rss_reta_update(struct rte_eth_dev *dev,
 676                         struct rte_eth_rss_reta_entry64 *reta_conf,
 677                         uint16_t reta_size);
 678 int txgbe_dev_rss_reta_query(struct rte_eth_dev *dev,
 679                         struct rte_eth_rss_reta_entry64 *reta_conf,
 680                         uint16_t reta_size);
 681 void txgbe_dev_setup_link_alarm_handler(void *param);
 682 void txgbe_read_stats_registers(struct txgbe_hw *hw,
 683                            struct txgbe_hw_stats *hw_stats);
 684
 685 void txgbe_vlan_hw_filter_enable(struct rte_eth_dev *dev);
 686 void txgbe_vlan_hw_filter_disable(struct rte_eth_dev *dev);
 687 void txgbe_vlan_hw_strip_config(struct rte_eth_dev *dev);
 688 void txgbe_vlan_hw_strip_bitmap_set(struct rte_eth_dev *dev,
 689                 uint16_t queue, bool on);
 690 void txgbe_config_vlan_strip_on_all_queues(struct rte_eth_dev *dev,
 691                                                   int mask);
 692
 693 #endif /* _TXGBE_ETHDEV_H_ */