drivers/vdpa/mlx5/mlx5_vdpa_mem.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2019 Mellanox Technologies, Ltd
   3  */
   4 #include <stdlib.h>
   5
   6 #include <rte_malloc.h>
   7 #include <rte_errno.h>
   8 #include <rte_common.h>
   9 #include <rte_sched_common.h>
  10
  11 #include <mlx5_prm.h>
  12 #include <mlx5_common.h>
  13
  14 #include "mlx5_vdpa_utils.h"
  15 #include "mlx5_vdpa.h"
  16
  17 void
  18 mlx5_vdpa_mem_dereg(struct mlx5_vdpa_priv *priv)
  19 {
  20         struct mlx5_vdpa_query_mr *entry;
  21         struct mlx5_vdpa_query_mr *next;
  22
  23         entry = SLIST_FIRST(&priv->mr_list);
  24         while (entry) {
  25                 next = SLIST_NEXT(entry, next);
  26                 if (entry->is_indirect)
  27                         claim_zero(mlx5_devx_cmd_destroy(entry->mkey));
  28                 else
  29                         claim_zero(mlx5_glue->dereg_mr(entry->mr));
  30                 SLIST_REMOVE(&priv->mr_list, entry, mlx5_vdpa_query_mr, next);
  31                 rte_free(entry);
  32                 entry = next;
  33         }
  34         SLIST_INIT(&priv->mr_list);
  35         if (priv->lm_mr.addr)
  36                 mlx5_os_wrapped_mkey_destroy(&priv->lm_mr);
  37         if (priv->vmem) {
  38                 free(priv->vmem);
  39                 priv->vmem = NULL;
  40         }
  41 }
  42
  43 static int
  44 mlx5_vdpa_regions_addr_cmp(const void *a, const void *b)
  45 {
  46         const struct rte_vhost_mem_region *region_a = a;
  47         const struct rte_vhost_mem_region *region_b = b;
  48
  49         if (region_a->guest_phys_addr < region_b->guest_phys_addr)
  50                 return -1;
  51         if (region_a->guest_phys_addr > region_b->guest_phys_addr)
  52                 return 1;
  53         return 0;
  54 }
  55
  56 #define KLM_NUM_MAX_ALIGN(sz) (RTE_ALIGN_CEIL(sz, MLX5_MAX_KLM_BYTE_COUNT) / \
  57                                MLX5_MAX_KLM_BYTE_COUNT)
  58
  59 /*
  60  * Allocate and sort the region list and choose indirect mkey mode:
  61  *   1. Calculate GCD, guest memory size and indirect mkey entries num per mode.
  62  *   2. Align GCD to the maximum allowed size(2G) and to be power of 2.
  63  *   2. Decide the indirect mkey mode according to the next rules:
  64  *         a. If both KLM_FBS entries number and KLM entries number are bigger
  65  *            than the maximum allowed(MLX5_DEVX_MAX_KLM_ENTRIES) - error.
  66  *         b. KLM mode if KLM_FBS entries number is bigger than the maximum
  67  *            allowed(MLX5_DEVX_MAX_KLM_ENTRIES).
  68  *         c. KLM mode if GCD is smaller than the minimum allowed(4K).
  69  *         d. KLM mode if the total size of KLM entries is in one cache line
  70  *            and the total size of KLM_FBS entries is not in one cache line.
  71  *         e. Otherwise, KLM_FBS mode.
  72  */
  73 static struct rte_vhost_memory *
  74 mlx5_vdpa_vhost_mem_regions_prepare(int vid, uint8_t *mode, uint64_t *mem_size,
  75                                     uint64_t *gcd, uint32_t *entries_num)
  76 {
  77         struct rte_vhost_memory *mem;
  78         uint64_t size;
  79         uint64_t klm_entries_num = 0;
  80         uint64_t klm_fbs_entries_num;
  81         uint32_t i;
  82         int ret = rte_vhost_get_mem_table(vid, &mem);
  83
  84         if (ret < 0) {
  85                 DRV_LOG(ERR, "Failed to get VM memory layout vid =%d.", vid);
  86                 rte_errno = EINVAL;
  87                 return NULL;
  88         }
  89         qsort(mem->regions, mem->nregions, sizeof(mem->regions[0]),
  90               mlx5_vdpa_regions_addr_cmp);
  91         *mem_size = (mem->regions[(mem->nregions - 1)].guest_phys_addr) +
  92                                       (mem->regions[(mem->nregions - 1)].size) -
  93                                               (mem->regions[0].guest_phys_addr);
  94         *gcd = 0;
  95         for (i = 0; i < mem->nregions; ++i) {
  96                 DRV_LOG(INFO,  "Region %u: HVA 0x%" PRIx64 ", GPA 0x%" PRIx64
  97                         ", size 0x%" PRIx64 ".", i,
  98                         mem->regions[i].host_user_addr,
  99                         mem->regions[i].guest_phys_addr, mem->regions[i].size);
 100                 if (i > 0) {
 101                         /* Hole handle. */
 102                         size = mem->regions[i].guest_phys_addr -
 103                                 (mem->regions[i - 1].guest_phys_addr +
 104                                  mem->regions[i - 1].size);
 105                         *gcd = rte_get_gcd64(*gcd, size);
 106                         klm_entries_num += KLM_NUM_MAX_ALIGN(size);
 107                 }
 108                 size = mem->regions[i].size;
 109                 *gcd = rte_get_gcd64(*gcd, size);
 110                 klm_entries_num += KLM_NUM_MAX_ALIGN(size);
 111         }
 112         if (*gcd > MLX5_MAX_KLM_BYTE_COUNT)
 113                 *gcd = rte_get_gcd64(*gcd, MLX5_MAX_KLM_BYTE_COUNT);
 114         if (!RTE_IS_POWER_OF_2(*gcd)) {
 115                 uint64_t candidate_gcd = rte_align64prevpow2(*gcd);
 116
 117                 while (candidate_gcd > 1 && (*gcd % candidate_gcd))
 118                         candidate_gcd /= 2;
 119                 DRV_LOG(DEBUG, "GCD 0x%" PRIx64 " is not power of 2. Adjusted "
 120                         "GCD is 0x%" PRIx64 ".", *gcd, candidate_gcd);
 121                 *gcd = candidate_gcd;
 122         }
 123         klm_fbs_entries_num = *mem_size / *gcd;
 124         if (*gcd < MLX5_MIN_KLM_FIXED_BUFFER_SIZE || klm_fbs_entries_num >
 125             MLX5_DEVX_MAX_KLM_ENTRIES ||
 126             ((klm_entries_num * sizeof(struct mlx5_klm)) <=
 127             RTE_CACHE_LINE_SIZE && (klm_fbs_entries_num *
 128                                     sizeof(struct mlx5_klm)) >
 129                                                         RTE_CACHE_LINE_SIZE)) {
 130                 *mode = MLX5_MKC_ACCESS_MODE_KLM;
 131                 *entries_num = klm_entries_num;
 132                 DRV_LOG(INFO, "Indirect mkey mode is KLM.");
 133         } else {
 134                 *mode = MLX5_MKC_ACCESS_MODE_KLM_FBS;
 135                 *entries_num = klm_fbs_entries_num;
 136                 DRV_LOG(INFO, "Indirect mkey mode is KLM Fixed Buffer Size.");
 137         }
 138         DRV_LOG(DEBUG, "Memory registration information: nregions = %u, "
 139                 "mem_size = 0x%" PRIx64 ", GCD = 0x%" PRIx64
 140                 ", klm_fbs_entries_num = 0x%" PRIx64 ", klm_entries_num = 0x%"
 141                 PRIx64 ".", mem->nregions, *mem_size, *gcd, klm_fbs_entries_num,
 142                 klm_entries_num);
 143         if (*entries_num > MLX5_DEVX_MAX_KLM_ENTRIES) {
 144                 DRV_LOG(ERR, "Failed to prepare memory of vid %d - memory is "
 145                         "too fragmented.", vid);
 146                 free(mem);
 147                 return NULL;
 148         }
 149         return mem;
 150 }
 151
 152 #define KLM_SIZE_MAX_ALIGN(sz) ((sz) > MLX5_MAX_KLM_BYTE_COUNT ? \
 153                                 MLX5_MAX_KLM_BYTE_COUNT : (sz))
 154
 155 /*
 156  * The target here is to group all the physical memory regions of the
 157  * virtio device in one indirect mkey.
 158  * For KLM Fixed Buffer Size mode (HW find the translation entry in one
 159  * read according to the guest physical address):
 160  * All the sub-direct mkeys of it must be in the same size, hence, each
 161  * one of them should be in the GCD size of all the virtio memory
 162  * regions and the holes between them.
 163  * For KLM mode (each entry may be in different size so HW must iterate
 164  * the entries):
 165  * Each virtio memory region and each hole between them have one entry,
 166  * just need to cover the maximum allowed size(2G) by splitting entries
 167  * which their associated memory regions are bigger than 2G.
 168  * It means that each virtio memory region may be mapped to more than
 169  * one direct mkey in the 2 modes.
 170  * All the holes of invalid memory between the virtio memory regions
 171  * will be mapped to the null memory region for security.
 172  */
 173 int
 174 mlx5_vdpa_mem_register(struct mlx5_vdpa_priv *priv)
 175 {
 176         struct mlx5_devx_mkey_attr mkey_attr;
 177         struct mlx5_vdpa_query_mr *entry = NULL;
 178         struct rte_vhost_mem_region *reg = NULL;
 179         uint8_t mode = 0;
 180         uint32_t entries_num = 0;
 181         uint32_t i;
 182         uint64_t gcd = 0;
 183         uint64_t klm_size;
 184         uint64_t mem_size;
 185         uint64_t k;
 186         int klm_index = 0;
 187         int ret;
 188         struct rte_vhost_memory *mem = mlx5_vdpa_vhost_mem_regions_prepare
 189                               (priv->vid, &mode, &mem_size, &gcd, &entries_num);
 190         struct mlx5_klm klm_array[entries_num];
 191
 192         if (!mem)
 193                 return -rte_errno;
 194         priv->vmem = mem;
 195         for (i = 0; i < mem->nregions; i++) {
 196                 reg = &mem->regions[i];
 197                 entry = rte_zmalloc(__func__, sizeof(*entry), 0);
 198                 if (!entry) {
 199                         ret = -ENOMEM;
 200                         DRV_LOG(ERR, "Failed to allocate mem entry memory.");
 201                         goto error;
 202                 }
 203                 entry->mr = mlx5_glue->reg_mr_iova(priv->cdev->pd,
 204                                        (void *)(uintptr_t)(reg->host_user_addr),
 205                                        reg->size, reg->guest_phys_addr,
 206                                        IBV_ACCESS_LOCAL_WRITE);
 207                 if (!entry->mr) {
 208                         DRV_LOG(ERR, "Failed to create direct Mkey.");
 209                         ret = -rte_errno;
 210                         goto error;
 211                 }
 212                 entry->is_indirect = 0;
 213                 if (i > 0) {
 214                         uint64_t sadd;
 215                         uint64_t empty_region_sz = reg->guest_phys_addr -
 216                                           (mem->regions[i - 1].guest_phys_addr +
 217                                            mem->regions[i - 1].size);
 218
 219                         if (empty_region_sz > 0) {
 220                                 sadd = mem->regions[i - 1].guest_phys_addr +
 221                                        mem->regions[i - 1].size;
 222                                 klm_size = mode == MLX5_MKC_ACCESS_MODE_KLM ?
 223                                       KLM_SIZE_MAX_ALIGN(empty_region_sz) : gcd;
 224                                 for (k = 0; k < empty_region_sz;
 225                                      k += klm_size) {
 226                                         klm_array[klm_index].byte_count =
 227                                                 k + klm_size > empty_region_sz ?
 228                                                  empty_region_sz - k : klm_size;
 229                                         klm_array[klm_index].mkey =
 230                                                             priv->null_mr->lkey;
 231                                         klm_array[klm_index].address = sadd + k;
 232                                         klm_index++;
 233                                 }
 234                         }
 235                 }
 236                 klm_size = mode == MLX5_MKC_ACCESS_MODE_KLM ?
 237                                             KLM_SIZE_MAX_ALIGN(reg->size) : gcd;
 238                 for (k = 0; k < reg->size; k += klm_size) {
 239                         klm_array[klm_index].byte_count = k + klm_size >
 240                                            reg->size ? reg->size - k : klm_size;
 241                         klm_array[klm_index].mkey = entry->mr->lkey;
 242                         klm_array[klm_index].address = reg->guest_phys_addr + k;
 243                         klm_index++;
 244                 }
 245                 SLIST_INSERT_HEAD(&priv->mr_list, entry, next);
 246         }
 247         memset(&mkey_attr, 0, sizeof(mkey_attr));
 248         mkey_attr.addr = (uintptr_t)(mem->regions[0].guest_phys_addr);
 249         mkey_attr.size = mem_size;
 250         mkey_attr.pd = priv->cdev->pdn;
 251         mkey_attr.umem_id = 0;
 252         /* Must be zero for KLM mode. */
 253         mkey_attr.log_entity_size = mode == MLX5_MKC_ACCESS_MODE_KLM_FBS ?
 254                                                           rte_log2_u64(gcd) : 0;
 255         mkey_attr.pg_access = 0;
 256         mkey_attr.klm_array = klm_array;
 257         mkey_attr.klm_num = klm_index;
 258         entry = rte_zmalloc(__func__, sizeof(*entry), 0);
 259         if (!entry) {
 260                 DRV_LOG(ERR, "Failed to allocate memory for indirect entry.");
 261                 ret = -ENOMEM;
 262                 goto error;
 263         }
 264         entry->mkey = mlx5_devx_cmd_mkey_create(priv->cdev->ctx, &mkey_attr);
 265         if (!entry->mkey) {
 266                 DRV_LOG(ERR, "Failed to create indirect Mkey.");
 267                 ret = -rte_errno;
 268                 goto error;
 269         }
 270         entry->is_indirect = 1;
 271         SLIST_INSERT_HEAD(&priv->mr_list, entry, next);
 272         priv->gpa_mkey_index = entry->mkey->id;
 273         return 0;
 274 error:
 275         rte_free(entry);
 276         mlx5_vdpa_mem_dereg(priv);
 277         rte_errno = -ret;
 278         return ret;
 279 }