examples/ip_pipeline/examples/l2fwd.cli

   1 ; SPDX-License-Identifier: BSD-3-Clause
   2 ; Copyright(c) 2010-2018 Intel Corporation
   3
   4 ; The pipeline below implements a simple pass-through connection between the
   5 ; input ports to the output ports, as in this diagram:
   6 ;                 ________________
   7 ; LINK0 RXQ0 --->|................|---> LINK1 TXQ0
   8 ;                |                |
   9 ; LINK1 RXQ0 --->|................|---> LINK0 TXQ0
  10 ;                |    PIPELINE0   |
  11 ; LINK2 RXQ0 --->|................|---> LINK3 TXQ0
  12 ;                |                |
  13 ; LINK3 RXQ0 --->|................|---> LINK2 TXQ0
  14 ;                |________________|
  15 ;
  16
  17 mempool MEMPOOL0 buffer 2304 pool 32K cache 256 cpu 0
  18
  19 link LINK0 dev 0000:02:00.0 rxq 1 128 MEMPOOL0 txq 1 512 promiscuous on
  20 link LINK1 dev 0000:02:00.1 rxq 1 128 MEMPOOL0 txq 1 512 promiscuous on
  21 link LINK2 dev 0000:06:00.0 rxq 1 128 MEMPOOL0 txq 1 512 promiscuous on
  22 link LINK3 dev 0000:06:00.1 rxq 1 128 MEMPOOL0 txq 1 512 promiscuous on
  23
  24 pipeline PIPELINE0 period 10 offset_port_id 0 cpu 0
  25
  26 pipeline PIPELINE0 port in bsz 32 link LINK0 rxq 0
  27 pipeline PIPELINE0 port in bsz 32 link LINK1 rxq 0
  28 pipeline PIPELINE0 port in bsz 32 link LINK2 rxq 0
  29 pipeline PIPELINE0 port in bsz 32 link LINK3 rxq 0
  30
  31 pipeline PIPELINE0 port out bsz 32 link LINK0 txq 0
  32 pipeline PIPELINE0 port out bsz 32 link LINK1 txq 0
  33 pipeline PIPELINE0 port out bsz 32 link LINK2 txq 0
  34 pipeline PIPELINE0 port out bsz 32 link LINK3 txq 0
  35
  36 pipeline PIPELINE0 table match stub
  37 pipeline PIPELINE0 table match stub
  38 pipeline PIPELINE0 table match stub
  39 pipeline PIPELINE0 table match stub
  40
  41 pipeline PIPELINE0 port in 0 table 0
  42 pipeline PIPELINE0 port in 1 table 1
  43 pipeline PIPELINE0 port in 2 table 2
  44 pipeline PIPELINE0 port in 3 table 3
  45
  46 thread 1 pipeline PIPELINE0 enable
  47
  48 pipeline PIPELINE0 table 0 rule add match default action fwd port 1
  49 pipeline PIPELINE0 table 1 rule add match default action fwd port 0
  50 pipeline PIPELINE0 table 2 rule add match default action fwd port 3
  51 pipeline PIPELINE0 table 3 rule add match default action fwd port 2