lib/librte_eal/linuxapp/igb_uio/igb_uio.c

   1 /*-
   2  * GPL LICENSE SUMMARY
   3  *
   4  *   Copyright(c) 2010-2014 Intel Corporation. All rights reserved.
   5  *
   6  *   This program is free software; you can redistribute it and/or modify
   7  *   it under the terms of version 2 of the GNU General Public License as
   8  *   published by the Free Software Foundation.
   9  *
  10  *   This program is distributed in the hope that it will be useful, but
  11  *   WITHOUT ANY WARRANTY; without even the implied warranty of
  12  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  13  *   General Public License for more details.
  14  *
  15  *   You should have received a copy of the GNU General Public License
  16  *   along with this program; if not, write to the Free Software
  17  *   Foundation, Inc., 51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18  *   The full GNU General Public License is included in this distribution
  19  *   in the file called LICENSE.GPL.
  20  *
  21  *   Contact Information:
  22  *   Intel Corporation
  23  */
  24
  25 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  26
  27 #include <linux/device.h>
  28 #include <linux/module.h>
  29 #include <linux/pci.h>
  30 #include <linux/uio_driver.h>
  31 #include <linux/io.h>
  32 #include <linux/msi.h>
  33 #include <linux/version.h>
  34
  35 #ifdef CONFIG_XEN_DOM0
  36 #include <xen/xen.h>
  37 #endif
  38 #include <rte_pci_dev_features.h>
  39
  40 #include "compat.h"
  41
  42 #ifdef RTE_PCI_CONFIG
  43 #define PCI_SYS_FILE_BUF_SIZE      10
  44 #define PCI_DEV_CAP_REG            0xA4
  45 #define PCI_DEV_CTRL_REG           0xA8
  46 #define PCI_DEV_CAP_EXT_TAG_MASK   0x20
  47 #define PCI_DEV_CTRL_EXT_TAG_SHIFT 8
  48 #define PCI_DEV_CTRL_EXT_TAG_MASK  (1 << PCI_DEV_CTRL_EXT_TAG_SHIFT)
  49 #endif
  50
  51 /**
  52  * A structure describing the private information for a uio device.
  53  */
  54 struct rte_uio_pci_dev {
  55         struct uio_info info;
  56         struct pci_dev *pdev;
  57         enum rte_intr_mode mode;
  58 };
  59
  60 static char *intr_mode = NULL;
  61 static enum rte_intr_mode igbuio_intr_mode_preferred = RTE_INTR_MODE_MSIX;
  62
  63 static inline struct rte_uio_pci_dev *
  64 igbuio_get_uio_pci_dev(struct uio_info *info)
  65 {
  66         return container_of(info, struct rte_uio_pci_dev, info);
  67 }
  68
  69 /* sriov sysfs */
  70 static ssize_t
  71 show_max_vfs(struct device *dev, struct device_attribute *attr,
  72              char *buf)
  73 {
  74         return snprintf(buf, 10, "%u\n",
  75                         pci_num_vf(container_of(dev, struct pci_dev, dev)));
  76 }
  77
  78 static ssize_t
  79 store_max_vfs(struct device *dev, struct device_attribute *attr,
  80               const char *buf, size_t count)
  81 {
  82         int err = 0;
  83         unsigned long max_vfs;
  84         struct pci_dev *pdev = container_of(dev, struct pci_dev, dev);
  85
  86         if (0 != kstrtoul(buf, 0, &max_vfs))
  87                 return -EINVAL;
  88
  89         if (0 == max_vfs)
  90                 pci_disable_sriov(pdev);
  91         else if (0 == pci_num_vf(pdev))
  92                 err = pci_enable_sriov(pdev, max_vfs);
  93         else /* do nothing if change max_vfs number */
  94                 err = -EINVAL;
  95
  96         return err ? err : count;
  97 }
  98
  99 #ifdef RTE_PCI_CONFIG
 100 static ssize_t
 101 show_extended_tag(struct device *dev, struct device_attribute *attr, char *buf)
 102 {
 103         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 104         uint32_t val = 0;
 105
 106         pci_read_config_dword(pci_dev, PCI_DEV_CAP_REG, &val);
 107         if (!(val & PCI_DEV_CAP_EXT_TAG_MASK)) /* Not supported */
 108                 return snprintf(buf, PCI_SYS_FILE_BUF_SIZE, "%s\n", "invalid");
 109
 110         val = 0;
 111         pci_bus_read_config_dword(pci_dev->bus, pci_dev->devfn,
 112                                         PCI_DEV_CTRL_REG, &val);
 113
 114         return snprintf(buf, PCI_SYS_FILE_BUF_SIZE, "%s\n",
 115                 (val & PCI_DEV_CTRL_EXT_TAG_MASK) ? "on" : "off");
 116 }
 117
 118 static ssize_t
 119 store_extended_tag(struct device *dev,
 120                    struct device_attribute *attr,
 121                    const char *buf,
 122                    size_t count)
 123 {
 124         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 125         uint32_t val = 0, enable;
 126
 127         if (strncmp(buf, "on", 2) == 0)
 128                 enable = 1;
 129         else if (strncmp(buf, "off", 3) == 0)
 130                 enable = 0;
 131         else
 132                 return -EINVAL;
 133
 134         pci_cfg_access_lock(pci_dev);
 135         pci_bus_read_config_dword(pci_dev->bus, pci_dev->devfn,
 136                                         PCI_DEV_CAP_REG, &val);
 137         if (!(val & PCI_DEV_CAP_EXT_TAG_MASK)) { /* Not supported */
 138                 pci_cfg_access_unlock(pci_dev);
 139                 return -EPERM;
 140         }
 141
 142         val = 0;
 143         pci_bus_read_config_dword(pci_dev->bus, pci_dev->devfn,
 144                                         PCI_DEV_CTRL_REG, &val);
 145         if (enable)
 146                 val |= PCI_DEV_CTRL_EXT_TAG_MASK;
 147         else
 148                 val &= ~PCI_DEV_CTRL_EXT_TAG_MASK;
 149         pci_bus_write_config_dword(pci_dev->bus, pci_dev->devfn,
 150                                         PCI_DEV_CTRL_REG, val);
 151         pci_cfg_access_unlock(pci_dev);
 152
 153         return count;
 154 }
 155
 156 static ssize_t
 157 show_max_read_request_size(struct device *dev,
 158                            struct device_attribute *attr,
 159                            char *buf)
 160 {
 161         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 162         int val = pcie_get_readrq(pci_dev);
 163
 164         return snprintf(buf, PCI_SYS_FILE_BUF_SIZE, "%d\n", val);
 165 }
 166
 167 static ssize_t
 168 store_max_read_request_size(struct device *dev,
 169                             struct device_attribute *attr,
 170                             const char *buf,
 171                             size_t count)
 172 {
 173         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 174         unsigned long size = 0;
 175         int ret;
 176
 177         if (0 != kstrtoul(buf, 0, &size))
 178                 return -EINVAL;
 179
 180         ret = pcie_set_readrq(pci_dev, (int)size);
 181         if (ret < 0)
 182                 return ret;
 183
 184         return count;
 185 }
 186 #endif
 187
 188 static DEVICE_ATTR(max_vfs, S_IRUGO | S_IWUSR, show_max_vfs, store_max_vfs);
 189 #ifdef RTE_PCI_CONFIG
 190 static DEVICE_ATTR(extended_tag, S_IRUGO | S_IWUSR, show_extended_tag,
 191         store_extended_tag);
 192 static DEVICE_ATTR(max_read_request_size, S_IRUGO | S_IWUSR,
 193         show_max_read_request_size, store_max_read_request_size);
 194 #endif
 195
 196 static struct attribute *dev_attrs[] = {
 197         &dev_attr_max_vfs.attr,
 198 #ifdef RTE_PCI_CONFIG
 199         &dev_attr_extended_tag.attr,
 200         &dev_attr_max_read_request_size.attr,
 201 #endif
 202         NULL,
 203 };
 204
 205 static const struct attribute_group dev_attr_grp = {
 206         .attrs = dev_attrs,
 207 };
 208 /*
 209  * It masks the msix on/off of generating MSI-X messages.
 210  */
 211 static void
 212 igbuio_msix_mask_irq(struct msi_desc *desc, int32_t state)
 213 {
 214         u32 mask_bits = desc->masked;
 215         unsigned offset = desc->msi_attrib.entry_nr * PCI_MSIX_ENTRY_SIZE +
 216                                                 PCI_MSIX_ENTRY_VECTOR_CTRL;
 217
 218         if (state != 0)
 219                 mask_bits &= ~PCI_MSIX_ENTRY_CTRL_MASKBIT;
 220         else
 221                 mask_bits |= PCI_MSIX_ENTRY_CTRL_MASKBIT;
 222
 223         if (mask_bits != desc->masked) {
 224                 writel(mask_bits, desc->mask_base + offset);
 225                 readl(desc->mask_base);
 226                 desc->masked = mask_bits;
 227         }
 228 }
 229
 230 /**
 231  * This is the irqcontrol callback to be registered to uio_info.
 232  * It can be used to disable/enable interrupt from user space processes.
 233  *
 234  * @param info
 235  *  pointer to uio_info.
 236  * @param irq_state
 237  *  state value. 1 to enable interrupt, 0 to disable interrupt.
 238  *
 239  * @return
 240  *  - On success, 0.
 241  *  - On failure, a negative value.
 242  */
 243 static int
 244 igbuio_pci_irqcontrol(struct uio_info *info, s32 irq_state)
 245 {
 246         struct rte_uio_pci_dev *udev = igbuio_get_uio_pci_dev(info);
 247         struct pci_dev *pdev = udev->pdev;
 248
 249         pci_cfg_access_lock(pdev);
 250         if (udev->mode == RTE_INTR_MODE_LEGACY)
 251                 pci_intx(pdev, !!irq_state);
 252
 253         else if (udev->mode == RTE_INTR_MODE_MSIX) {
 254                 struct msi_desc *desc;
 255
 256                 list_for_each_entry(desc, &pdev->msi_list, list)
 257                         igbuio_msix_mask_irq(desc, irq_state);
 258         }
 259         pci_cfg_access_unlock(pdev);
 260
 261         return 0;
 262 }
 263
 264 /**
 265  * This is interrupt handler which will check if the interrupt is for the right device.
 266  * If yes, disable it here and will be enable later.
 267  */
 268 static irqreturn_t
 269 igbuio_pci_irqhandler(int irq, struct uio_info *info)
 270 {
 271         struct rte_uio_pci_dev *udev = igbuio_get_uio_pci_dev(info);
 272
 273         /* Legacy mode need to mask in hardware */
 274         if (udev->mode == RTE_INTR_MODE_LEGACY &&
 275             !pci_check_and_mask_intx(udev->pdev))
 276                 return IRQ_NONE;
 277
 278         /* Message signal mode, no share IRQ and automasked */
 279         return IRQ_HANDLED;
 280 }
 281
 282 #ifdef CONFIG_XEN_DOM0
 283 static int
 284 igbuio_dom0_mmap_phys(struct uio_info *info, struct vm_area_struct *vma)
 285 {
 286         int idx;
 287
 288         idx = (int)vma->vm_pgoff;
 289         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 290         vma->vm_page_prot.pgprot |= _PAGE_IOMAP;
 291
 292         return remap_pfn_range(vma,
 293                         vma->vm_start,
 294                         info->mem[idx].addr >> PAGE_SHIFT,
 295                         vma->vm_end - vma->vm_start,
 296                         vma->vm_page_prot);
 297 }
 298
 299 /**
 300  * This is uio device mmap method which will use igbuio mmap for Xen
 301  * Dom0 environment.
 302  */
 303 static int
 304 igbuio_dom0_pci_mmap(struct uio_info *info, struct vm_area_struct *vma)
 305 {
 306         int idx;
 307
 308         if (vma->vm_pgoff >= MAX_UIO_MAPS)
 309                 return -EINVAL;
 310
 311         if (info->mem[vma->vm_pgoff].size == 0)
 312                 return -EINVAL;
 313
 314         idx = (int)vma->vm_pgoff;
 315         switch (info->mem[idx].memtype) {
 316         case UIO_MEM_PHYS:
 317                 return igbuio_dom0_mmap_phys(info, vma);
 318         case UIO_MEM_LOGICAL:
 319         case UIO_MEM_VIRTUAL:
 320         default:
 321                 return -EINVAL;
 322         }
 323 }
 324 #endif
 325
 326 /* Remap pci resources described by bar #pci_bar in uio resource n. */
 327 static int
 328 igbuio_pci_setup_iomem(struct pci_dev *dev, struct uio_info *info,
 329                        int n, int pci_bar, const char *name)
 330 {
 331         unsigned long addr, len;
 332         void *internal_addr;
 333
 334         if (sizeof(info->mem) / sizeof(info->mem[0]) <= n)
 335                 return -EINVAL;
 336
 337         addr = pci_resource_start(dev, pci_bar);
 338         len = pci_resource_len(dev, pci_bar);
 339         if (addr == 0 || len == 0)
 340                 return -1;
 341         internal_addr = ioremap(addr, len);
 342         if (internal_addr == NULL)
 343                 return -1;
 344         info->mem[n].name = name;
 345         info->mem[n].addr = addr;
 346         info->mem[n].internal_addr = internal_addr;
 347         info->mem[n].size = len;
 348         info->mem[n].memtype = UIO_MEM_PHYS;
 349         return 0;
 350 }
 351
 352 /* Get pci port io resources described by bar #pci_bar in uio resource n. */
 353 static int
 354 igbuio_pci_setup_ioport(struct pci_dev *dev, struct uio_info *info,
 355                 int n, int pci_bar, const char *name)
 356 {
 357         unsigned long addr, len;
 358
 359         if (sizeof(info->port) / sizeof(info->port[0]) <= n)
 360                 return -EINVAL;
 361
 362         addr = pci_resource_start(dev, pci_bar);
 363         len = pci_resource_len(dev, pci_bar);
 364         if (addr == 0 || len == 0)
 365                 return -EINVAL;
 366
 367         info->port[n].name = name;
 368         info->port[n].start = addr;
 369         info->port[n].size = len;
 370         info->port[n].porttype = UIO_PORT_X86;
 371
 372         return 0;
 373 }
 374
 375 /* Unmap previously ioremap'd resources */
 376 static void
 377 igbuio_pci_release_iomem(struct uio_info *info)
 378 {
 379         int i;
 380
 381         for (i = 0; i < MAX_UIO_MAPS; i++) {
 382                 if (info->mem[i].internal_addr)
 383                         iounmap(info->mem[i].internal_addr);
 384         }
 385 }
 386
 387 static int
 388 igbuio_setup_bars(struct pci_dev *dev, struct uio_info *info)
 389 {
 390         int i, iom, iop, ret;
 391         unsigned long flags;
 392         static const char *bar_names[PCI_STD_RESOURCE_END + 1]  = {
 393                 "BAR0",
 394                 "BAR1",
 395                 "BAR2",
 396                 "BAR3",
 397                 "BAR4",
 398                 "BAR5",
 399         };
 400
 401         iom = 0;
 402         iop = 0;
 403
 404         for (i = 0; i != sizeof(bar_names) / sizeof(bar_names[0]); i++) {
 405                 if (pci_resource_len(dev, i) != 0 &&
 406                                 pci_resource_start(dev, i) != 0) {
 407                         flags = pci_resource_flags(dev, i);
 408                         if (flags & IORESOURCE_MEM) {
 409                                 ret = igbuio_pci_setup_iomem(dev, info, iom,
 410                                                              i, bar_names[i]);
 411                                 if (ret != 0)
 412                                         return ret;
 413                                 iom++;
 414                         } else if (flags & IORESOURCE_IO) {
 415                                 ret = igbuio_pci_setup_ioport(dev, info, iop,
 416                                                               i, bar_names[i]);
 417                                 if (ret != 0)
 418                                         return ret;
 419                                 iop++;
 420                         }
 421                 }
 422         }
 423
 424         return (iom != 0) ? ret : -ENOENT;
 425 }
 426
 427 #if LINUX_VERSION_CODE < KERNEL_VERSION(3, 8, 0)
 428 static int __devinit
 429 #else
 430 static int
 431 #endif
 432 igbuio_pci_probe(struct pci_dev *dev, const struct pci_device_id *id)
 433 {
 434         struct rte_uio_pci_dev *udev;
 435         struct msix_entry msix_entry;
 436         int err;
 437
 438         udev = kzalloc(sizeof(struct rte_uio_pci_dev), GFP_KERNEL);
 439         if (!udev)
 440                 return -ENOMEM;
 441
 442         /*
 443          * enable device: ask low-level code to enable I/O and
 444          * memory
 445          */
 446         err = pci_enable_device(dev);
 447         if (err != 0) {
 448                 dev_err(&dev->dev, "Cannot enable PCI device\n");
 449                 goto fail_free;
 450         }
 451
 452         /*
 453          * reserve device's PCI memory regions for use by this
 454          * module
 455          */
 456         err = pci_request_regions(dev, "igb_uio");
 457         if (err != 0) {
 458                 dev_err(&dev->dev, "Cannot request regions\n");
 459                 goto fail_disable;
 460         }
 461
 462         /* enable bus mastering on the device */
 463         pci_set_master(dev);
 464
 465         /* remap IO memory */
 466         err = igbuio_setup_bars(dev, &udev->info);
 467         if (err != 0)
 468                 goto fail_release_iomem;
 469
 470         /* set 64-bit DMA mask */
 471         err = pci_set_dma_mask(dev,  DMA_BIT_MASK(64));
 472         if (err != 0) {
 473                 dev_err(&dev->dev, "Cannot set DMA mask\n");
 474                 goto fail_release_iomem;
 475         }
 476
 477         err = pci_set_consistent_dma_mask(dev, DMA_BIT_MASK(64));
 478         if (err != 0) {
 479                 dev_err(&dev->dev, "Cannot set consistent DMA mask\n");
 480                 goto fail_release_iomem;
 481         }
 482
 483         /* fill uio infos */
 484         udev->info.name = "igb_uio";
 485         udev->info.version = "0.1";
 486         udev->info.handler = igbuio_pci_irqhandler;
 487         udev->info.irqcontrol = igbuio_pci_irqcontrol;
 488 #ifdef CONFIG_XEN_DOM0
 489         /* check if the driver run on Xen Dom0 */
 490         if (xen_initial_domain())
 491                 udev->info.mmap = igbuio_dom0_pci_mmap;
 492 #endif
 493         udev->info.priv = udev;
 494         udev->pdev = dev;
 495
 496         switch (igbuio_intr_mode_preferred) {
 497         case RTE_INTR_MODE_MSIX:
 498                 /* Only 1 msi-x vector needed */
 499                 msix_entry.entry = 0;
 500                 if (pci_enable_msix(dev, &msix_entry, 1) == 0) {
 501                         dev_dbg(&dev->dev, "using MSI-X");
 502                         udev->info.irq = msix_entry.vector;
 503                         udev->mode = RTE_INTR_MODE_MSIX;
 504                         break;
 505                 }
 506                 /* fall back to INTX */
 507         case RTE_INTR_MODE_LEGACY:
 508                 if (pci_intx_mask_supported(dev)) {
 509                         dev_dbg(&dev->dev, "using INTX");
 510                         udev->info.irq_flags = IRQF_SHARED;
 511                         udev->info.irq = dev->irq;
 512                         udev->mode = RTE_INTR_MODE_LEGACY;
 513                         break;
 514                 }
 515                 dev_notice(&dev->dev, "PCI INTX mask not supported\n");
 516                 /* fall back to no IRQ */
 517         case RTE_INTR_MODE_NONE:
 518                 udev->mode = RTE_INTR_MODE_NONE;
 519                 udev->info.irq = 0;
 520                 break;
 521
 522         default:
 523                 dev_err(&dev->dev, "invalid IRQ mode %u",
 524                         igbuio_intr_mode_preferred);
 525                 err = -EINVAL;
 526                 goto fail_release_iomem;
 527         }
 528
 529         err = sysfs_create_group(&dev->dev.kobj, &dev_attr_grp);
 530         if (err != 0)
 531                 goto fail_release_iomem;
 532
 533         /* register uio driver */
 534         err = uio_register_device(&dev->dev, &udev->info);
 535         if (err != 0)
 536                 goto fail_remove_group;
 537
 538         pci_set_drvdata(dev, udev);
 539
 540         dev_info(&dev->dev, "uio device registered with irq %lx\n",
 541                  udev->info.irq);
 542
 543         return 0;
 544
 545 fail_remove_group:
 546         sysfs_remove_group(&dev->dev.kobj, &dev_attr_grp);
 547 fail_release_iomem:
 548         igbuio_pci_release_iomem(&udev->info);
 549         if (udev->mode == RTE_INTR_MODE_MSIX)
 550                 pci_disable_msix(udev->pdev);
 551         pci_release_regions(dev);
 552 fail_disable:
 553         pci_disable_device(dev);
 554 fail_free:
 555         kfree(udev);
 556
 557         return err;
 558 }
 559
 560 static void
 561 igbuio_pci_remove(struct pci_dev *dev)
 562 {
 563         struct uio_info *info = pci_get_drvdata(dev);
 564         struct rte_uio_pci_dev *udev = igbuio_get_uio_pci_dev(info);
 565
 566         if (info->priv == NULL) {
 567                 pr_notice("Not igbuio device\n");
 568                 return;
 569         }
 570
 571         sysfs_remove_group(&dev->dev.kobj, &dev_attr_grp);
 572         uio_unregister_device(info);
 573         igbuio_pci_release_iomem(info);
 574         if (udev->mode == RTE_INTR_MODE_MSIX)
 575                 pci_disable_msix(dev);
 576         pci_release_regions(dev);
 577         pci_disable_device(dev);
 578         pci_set_drvdata(dev, NULL);
 579         kfree(info);
 580 }
 581
 582 static int
 583 igbuio_config_intr_mode(char *intr_str)
 584 {
 585         if (!intr_str) {
 586                 pr_info("Use MSIX interrupt by default\n");
 587                 return 0;
 588         }
 589
 590         if (!strcmp(intr_str, RTE_INTR_MODE_MSIX_NAME)) {
 591                 igbuio_intr_mode_preferred = RTE_INTR_MODE_MSIX;
 592                 pr_info("Use MSIX interrupt\n");
 593         } else if (!strcmp(intr_str, RTE_INTR_MODE_LEGACY_NAME)) {
 594                 igbuio_intr_mode_preferred = RTE_INTR_MODE_LEGACY;
 595                 pr_info("Use legacy interrupt\n");
 596         } else {
 597                 pr_info("Error: bad parameter - %s\n", intr_str);
 598                 return -EINVAL;
 599         }
 600
 601         return 0;
 602 }
 603
 604 static struct pci_driver igbuio_pci_driver = {
 605         .name = "igb_uio",
 606         .id_table = NULL,
 607         .probe = igbuio_pci_probe,
 608         .remove = igbuio_pci_remove,
 609 };
 610
 611 static int __init
 612 igbuio_pci_init_module(void)
 613 {
 614         int ret;
 615
 616         ret = igbuio_config_intr_mode(intr_mode);
 617         if (ret < 0)
 618                 return ret;
 619
 620         return pci_register_driver(&igbuio_pci_driver);
 621 }
 622
 623 static void __exit
 624 igbuio_pci_exit_module(void)
 625 {
 626         pci_unregister_driver(&igbuio_pci_driver);
 627 }
 628
 629 module_init(igbuio_pci_init_module);
 630 module_exit(igbuio_pci_exit_module);
 631
 632 module_param(intr_mode, charp, S_IRUGO);
 633 MODULE_PARM_DESC(intr_mode,
 634 "igb_uio interrupt mode (default=msix):\n"
 635 "    " RTE_INTR_MODE_MSIX_NAME "       Use MSIX interrupt\n"
 636 "    " RTE_INTR_MODE_LEGACY_NAME "     Use Legacy interrupt\n"
 637 "\n");
 638
 639 MODULE_DESCRIPTION("UIO driver for Intel IGB PCI cards");
 640 MODULE_LICENSE("GPL");
 641 MODULE_AUTHOR("Intel Corporation");