lib/librte_eal/linuxapp/igb_uio/igb_uio.c

   1 /*-
   2  * GPL LICENSE SUMMARY
   3  *
   4  *   Copyright(c) 2010-2014 Intel Corporation. All rights reserved.
   5  *
   6  *   This program is free software; you can redistribute it and/or modify
   7  *   it under the terms of version 2 of the GNU General Public License as
   8  *   published by the Free Software Foundation.
   9  *
  10  *   This program is distributed in the hope that it will be useful, but
  11  *   WITHOUT ANY WARRANTY; without even the implied warranty of
  12  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  13  *   General Public License for more details.
  14  *
  15  *   You should have received a copy of the GNU General Public License
  16  *   along with this program; if not, write to the Free Software
  17  *   Foundation, Inc., 51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18  *   The full GNU General Public License is included in this distribution
  19  *   in the file called LICENSE.GPL.
  20  *
  21  *   Contact Information:
  22  *   Intel Corporation
  23  */
  24
  25 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  26
  27 #include <linux/device.h>
  28 #include <linux/module.h>
  29 #include <linux/pci.h>
  30 #include <linux/uio_driver.h>
  31 #include <linux/io.h>
  32 #include <linux/msi.h>
  33 #include <linux/version.h>
  34
  35 #ifdef CONFIG_XEN_DOM0
  36 #include <xen/xen.h>
  37 #endif
  38 #include <rte_pci_dev_features.h>
  39
  40 #ifdef RTE_PCI_CONFIG
  41 #define PCI_SYS_FILE_BUF_SIZE      10
  42 #define PCI_DEV_CAP_REG            0xA4
  43 #define PCI_DEV_CTRL_REG           0xA8
  44 #define PCI_DEV_CAP_EXT_TAG_MASK   0x20
  45 #define PCI_DEV_CTRL_EXT_TAG_SHIFT 8
  46 #define PCI_DEV_CTRL_EXT_TAG_MASK  (1 << PCI_DEV_CTRL_EXT_TAG_SHIFT)
  47 #endif
  48
  49 /**
  50  * A structure describing the private information for a uio device.
  51  */
  52 struct rte_uio_pci_dev {
  53         struct uio_info info;
  54         struct pci_dev *pdev;
  55         spinlock_t lock; /* spinlock for accessing PCI config space or msix data in multi tasks/isr */
  56         enum rte_intr_mode mode;
  57 };
  58
  59 static char *intr_mode = NULL;
  60 static enum rte_intr_mode igbuio_intr_mode_preferred = RTE_INTR_MODE_MSIX;
  61
  62 static inline struct rte_uio_pci_dev *
  63 igbuio_get_uio_pci_dev(struct uio_info *info)
  64 {
  65         return container_of(info, struct rte_uio_pci_dev, info);
  66 }
  67
  68 /* sriov sysfs */
  69 #if LINUX_VERSION_CODE < KERNEL_VERSION(2, 6, 34)
  70 static int pci_num_vf(struct pci_dev *dev)
  71         struct iov {
  72                 int pos;
  73                 int nres;
  74                 u32 cap;
  75                 u16 ctrl;
  76                 u16 total;
  77                 u16 initial;
  78                 u16 nr_virtfn;
  79         } *iov = (struct iov *)dev->sriov;
  80
  81         if (!dev->is_physfn)
  82                 return 0;
  83
  84         return iov->nr_virtfn;
  85 }
  86 #endif
  87
  88 static ssize_t
  89 show_max_vfs(struct device *dev, struct device_attribute *attr,
  90              char *buf)
  91 {
  92         return snprintf(buf, 10, "%u\n",
  93                         pci_num_vf(container_of(dev, struct pci_dev, dev)));
  94 }
  95
  96 static ssize_t
  97 store_max_vfs(struct device *dev, struct device_attribute *attr,
  98               const char *buf, size_t count)
  99 {
 100         int err = 0;
 101         unsigned long max_vfs;
 102         struct pci_dev *pdev = container_of(dev, struct pci_dev, dev);
 103
 104         if (0 != strict_strtoul(buf, 0, &max_vfs))
 105                 return -EINVAL;
 106
 107         if (0 == max_vfs)
 108                 pci_disable_sriov(pdev);
 109         else if (0 == pci_num_vf(pdev))
 110                 err = pci_enable_sriov(pdev, max_vfs);
 111         else /* do nothing if change max_vfs number */
 112                 err = -EINVAL;
 113
 114         return err ? err : count;
 115 }
 116
 117 #ifdef RTE_PCI_CONFIG
 118 static ssize_t
 119 show_extended_tag(struct device *dev, struct device_attribute *attr, char *buf)
 120 {
 121         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 122         uint32_t val = 0;
 123
 124         pci_read_config_dword(pci_dev, PCI_DEV_CAP_REG, &val);
 125         if (!(val & PCI_DEV_CAP_EXT_TAG_MASK)) /* Not supported */
 126                 return snprintf(buf, PCI_SYS_FILE_BUF_SIZE, "%s\n", "invalid");
 127
 128         val = 0;
 129         pci_bus_read_config_dword(pci_dev->bus, pci_dev->devfn,
 130                                         PCI_DEV_CTRL_REG, &val);
 131
 132         return snprintf(buf, PCI_SYS_FILE_BUF_SIZE, "%s\n",
 133                 (val & PCI_DEV_CTRL_EXT_TAG_MASK) ? "on" : "off");
 134 }
 135
 136 static ssize_t
 137 store_extended_tag(struct device *dev,
 138                    struct device_attribute *attr,
 139                    const char *buf,
 140                    size_t count)
 141 {
 142         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 143         uint32_t val = 0, enable;
 144
 145         if (strncmp(buf, "on", 2) == 0)
 146                 enable = 1;
 147         else if (strncmp(buf, "off", 3) == 0)
 148                 enable = 0;
 149         else
 150                 return -EINVAL;
 151
 152         pci_cfg_access_lock(pci_dev);
 153         pci_bus_read_config_dword(pci_dev->bus, pci_dev->devfn,
 154                                         PCI_DEV_CAP_REG, &val);
 155         if (!(val & PCI_DEV_CAP_EXT_TAG_MASK)) { /* Not supported */
 156                 pci_cfg_access_unlock(pci_dev);
 157                 return -EPERM;
 158         }
 159
 160         val = 0;
 161         pci_bus_read_config_dword(pci_dev->bus, pci_dev->devfn,
 162                                         PCI_DEV_CTRL_REG, &val);
 163         if (enable)
 164                 val |= PCI_DEV_CTRL_EXT_TAG_MASK;
 165         else
 166                 val &= ~PCI_DEV_CTRL_EXT_TAG_MASK;
 167         pci_bus_write_config_dword(pci_dev->bus, pci_dev->devfn,
 168                                         PCI_DEV_CTRL_REG, val);
 169         pci_cfg_access_unlock(pci_dev);
 170
 171         return count;
 172 }
 173
 174 static ssize_t
 175 show_max_read_request_size(struct device *dev,
 176                            struct device_attribute *attr,
 177                            char *buf)
 178 {
 179         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 180         int val = pcie_get_readrq(pci_dev);
 181
 182         return snprintf(buf, PCI_SYS_FILE_BUF_SIZE, "%d\n", val);
 183 }
 184
 185 static ssize_t
 186 store_max_read_request_size(struct device *dev,
 187                             struct device_attribute *attr,
 188                             const char *buf,
 189                             size_t count)
 190 {
 191         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 192         unsigned long size = 0;
 193         int ret;
 194
 195         if (strict_strtoul(buf, 0, &size) != 0)
 196                 return -EINVAL;
 197
 198         ret = pcie_set_readrq(pci_dev, (int)size);
 199         if (ret < 0)
 200                 return ret;
 201
 202         return count;
 203 }
 204 #endif
 205
 206 static DEVICE_ATTR(max_vfs, S_IRUGO | S_IWUSR, show_max_vfs, store_max_vfs);
 207 #ifdef RTE_PCI_CONFIG
 208 static DEVICE_ATTR(extended_tag, S_IRUGO | S_IWUSR, show_extended_tag,
 209         store_extended_tag);
 210 static DEVICE_ATTR(max_read_request_size, S_IRUGO | S_IWUSR,
 211         show_max_read_request_size, store_max_read_request_size);
 212 #endif
 213
 214 static struct attribute *dev_attrs[] = {
 215         &dev_attr_max_vfs.attr,
 216 #ifdef RTE_PCI_CONFIG
 217         &dev_attr_extended_tag.attr,
 218         &dev_attr_max_read_request_size.attr,
 219 #endif
 220         NULL,
 221 };
 222
 223 static const struct attribute_group dev_attr_grp = {
 224         .attrs = dev_attrs,
 225 };
 226
 227 static inline int
 228 pci_lock(struct pci_dev * pdev)
 229 {
 230         /* Some function names changes between 3.2.0 and 3.3.0... */
 231 #if LINUX_VERSION_CODE < KERNEL_VERSION(3, 3, 0)
 232         pci_block_user_cfg_access(pdev);
 233         return 1;
 234 #else
 235         return pci_cfg_access_trylock(pdev);
 236 #endif
 237 }
 238
 239 static inline void
 240 pci_unlock(struct pci_dev * pdev)
 241 {
 242         /* Some function names changes between 3.2.0 and 3.3.0... */
 243 #if LINUX_VERSION_CODE < KERNEL_VERSION(3, 3, 0)
 244         pci_unblock_user_cfg_access(pdev);
 245 #else
 246         pci_cfg_access_unlock(pdev);
 247 #endif
 248 }
 249
 250 /**
 251  * It masks the msix on/off of generating MSI-X messages.
 252  */
 253 static int
 254 igbuio_msix_mask_irq(struct msi_desc *desc, int32_t state)
 255 {
 256         uint32_t mask_bits = desc->masked;
 257         unsigned offset = desc->msi_attrib.entry_nr * PCI_MSIX_ENTRY_SIZE +
 258                                                 PCI_MSIX_ENTRY_VECTOR_CTRL;
 259
 260         if (state != 0)
 261                 mask_bits &= ~PCI_MSIX_ENTRY_CTRL_MASKBIT;
 262         else
 263                 mask_bits |= PCI_MSIX_ENTRY_CTRL_MASKBIT;
 264
 265         if (mask_bits != desc->masked) {
 266                 writel(mask_bits, desc->mask_base + offset);
 267                 readl(desc->mask_base);
 268                 desc->masked = mask_bits;
 269         }
 270
 271         return 0;
 272 }
 273
 274 /**
 275  * This function sets/clears the masks for generating LSC interrupts.
 276  *
 277  * @param info
 278  *   The pointer to struct uio_info.
 279  * @param on
 280  *   The on/off flag of masking LSC.
 281  * @return
 282  *   -On success, zero value.
 283  *   -On failure, a negative value.
 284  */
 285 static int
 286 igbuio_set_interrupt_mask(struct rte_uio_pci_dev *udev, int32_t state)
 287 {
 288         struct pci_dev *pdev = udev->pdev;
 289
 290         if (udev->mode == RTE_INTR_MODE_MSIX) {
 291                 struct msi_desc *desc;
 292
 293                 list_for_each_entry(desc, &pdev->msi_list, list) {
 294                         igbuio_msix_mask_irq(desc, state);
 295                 }
 296         } else if (udev->mode == RTE_INTR_MODE_LEGACY) {
 297                 uint32_t status;
 298                 uint16_t old, new;
 299
 300                 pci_read_config_dword(pdev, PCI_COMMAND, &status);
 301                 old = status;
 302                 if (state != 0)
 303                         new = old & (~PCI_COMMAND_INTX_DISABLE);
 304                 else
 305                         new = old | PCI_COMMAND_INTX_DISABLE;
 306
 307                 if (old != new)
 308                         pci_write_config_word(pdev, PCI_COMMAND, new);
 309         }
 310
 311         return 0;
 312 }
 313
 314 /**
 315  * This is the irqcontrol callback to be registered to uio_info.
 316  * It can be used to disable/enable interrupt from user space processes.
 317  *
 318  * @param info
 319  *  pointer to uio_info.
 320  * @param irq_state
 321  *  state value. 1 to enable interrupt, 0 to disable interrupt.
 322  *
 323  * @return
 324  *  - On success, 0.
 325  *  - On failure, a negative value.
 326  */
 327 static int
 328 igbuio_pci_irqcontrol(struct uio_info *info, s32 irq_state)
 329 {
 330         unsigned long flags;
 331         struct rte_uio_pci_dev *udev = igbuio_get_uio_pci_dev(info);
 332         struct pci_dev *pdev = udev->pdev;
 333
 334         spin_lock_irqsave(&udev->lock, flags);
 335         if (!pci_lock(pdev)) {
 336                 spin_unlock_irqrestore(&udev->lock, flags);
 337                 return -1;
 338         }
 339
 340         igbuio_set_interrupt_mask(udev, irq_state);
 341
 342         pci_unlock(pdev);
 343         spin_unlock_irqrestore(&udev->lock, flags);
 344
 345         return 0;
 346 }
 347
 348 /**
 349  * This is interrupt handler which will check if the interrupt is for the right device.
 350  * If yes, disable it here and will be enable later.
 351  */
 352 static irqreturn_t
 353 igbuio_pci_irqhandler(int irq, struct uio_info *info)
 354 {
 355         irqreturn_t ret = IRQ_NONE;
 356         unsigned long flags;
 357         struct rte_uio_pci_dev *udev = igbuio_get_uio_pci_dev(info);
 358         struct pci_dev *pdev = udev->pdev;
 359         uint32_t cmd_status_dword;
 360         uint16_t status;
 361
 362         spin_lock_irqsave(&udev->lock, flags);
 363         /* block userspace PCI config reads/writes */
 364         if (!pci_lock(pdev))
 365                 goto spin_unlock;
 366
 367         /* for legacy mode, interrupt maybe shared */
 368         if (udev->mode == RTE_INTR_MODE_LEGACY) {
 369                 pci_read_config_dword(pdev, PCI_COMMAND, &cmd_status_dword);
 370                 status = cmd_status_dword >> 16;
 371                 /* interrupt is not ours, goes to out */
 372                 if (!(status & PCI_STATUS_INTERRUPT))
 373                         goto done;
 374         }
 375
 376         igbuio_set_interrupt_mask(udev, 0);
 377         ret = IRQ_HANDLED;
 378 done:
 379         /* unblock userspace PCI config reads/writes */
 380         pci_unlock(pdev);
 381 spin_unlock:
 382         spin_unlock_irqrestore(&udev->lock, flags);
 383         pr_info("irq 0x%x %s\n", irq, (ret == IRQ_HANDLED) ? "handled" : "not handled");
 384
 385         return ret;
 386 }
 387
 388 #ifdef CONFIG_XEN_DOM0
 389 static int
 390 igbuio_dom0_mmap_phys(struct uio_info *info, struct vm_area_struct *vma)
 391 {
 392         int idx;
 393
 394         idx = (int)vma->vm_pgoff;
 395         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 396         vma->vm_page_prot.pgprot |= _PAGE_IOMAP;
 397
 398         return remap_pfn_range(vma,
 399                         vma->vm_start,
 400                         info->mem[idx].addr >> PAGE_SHIFT,
 401                         vma->vm_end - vma->vm_start,
 402                         vma->vm_page_prot);
 403 }
 404
 405 /**
 406  * This is uio device mmap method which will use igbuio mmap for Xen
 407  * Dom0 environment.
 408  */
 409 static int
 410 igbuio_dom0_pci_mmap(struct uio_info *info, struct vm_area_struct *vma)
 411 {
 412         int idx;
 413
 414         if (vma->vm_pgoff >= MAX_UIO_MAPS)
 415                 return -EINVAL;
 416
 417         if (info->mem[vma->vm_pgoff].size == 0)
 418                 return -EINVAL;
 419
 420         idx = (int)vma->vm_pgoff;
 421         switch (info->mem[idx].memtype) {
 422         case UIO_MEM_PHYS:
 423                 return igbuio_dom0_mmap_phys(info, vma);
 424         case UIO_MEM_LOGICAL:
 425         case UIO_MEM_VIRTUAL:
 426         default:
 427                 return -EINVAL;
 428         }
 429 }
 430 #endif
 431
 432 /* Remap pci resources described by bar #pci_bar in uio resource n. */
 433 static int
 434 igbuio_pci_setup_iomem(struct pci_dev *dev, struct uio_info *info,
 435                        int n, int pci_bar, const char *name)
 436 {
 437         unsigned long addr, len;
 438         void *internal_addr;
 439
 440         if (sizeof(info->mem) / sizeof(info->mem[0]) <= n)
 441                 return -EINVAL;
 442
 443         addr = pci_resource_start(dev, pci_bar);
 444         len = pci_resource_len(dev, pci_bar);
 445         if (addr == 0 || len == 0)
 446                 return -1;
 447         internal_addr = ioremap(addr, len);
 448         if (internal_addr == NULL)
 449                 return -1;
 450         info->mem[n].name = name;
 451         info->mem[n].addr = addr;
 452         info->mem[n].internal_addr = internal_addr;
 453         info->mem[n].size = len;
 454         info->mem[n].memtype = UIO_MEM_PHYS;
 455         return 0;
 456 }
 457
 458 /* Get pci port io resources described by bar #pci_bar in uio resource n. */
 459 static int
 460 igbuio_pci_setup_ioport(struct pci_dev *dev, struct uio_info *info,
 461                 int n, int pci_bar, const char *name)
 462 {
 463         unsigned long addr, len;
 464
 465         if (sizeof(info->port) / sizeof(info->port[0]) <= n)
 466                 return -EINVAL;
 467
 468         addr = pci_resource_start(dev, pci_bar);
 469         len = pci_resource_len(dev, pci_bar);
 470         if (addr == 0 || len == 0)
 471                 return -EINVAL;
 472
 473         info->port[n].name = name;
 474         info->port[n].start = addr;
 475         info->port[n].size = len;
 476         info->port[n].porttype = UIO_PORT_X86;
 477
 478         return 0;
 479 }
 480
 481 /* Unmap previously ioremap'd resources */
 482 static void
 483 igbuio_pci_release_iomem(struct uio_info *info)
 484 {
 485         int i;
 486
 487         for (i = 0; i < MAX_UIO_MAPS; i++) {
 488                 if (info->mem[i].internal_addr)
 489                         iounmap(info->mem[i].internal_addr);
 490         }
 491 }
 492
 493 static int
 494 igbuio_setup_bars(struct pci_dev *dev, struct uio_info *info)
 495 {
 496         int i, iom, iop, ret;
 497         unsigned long flags;
 498         static const char *bar_names[PCI_STD_RESOURCE_END + 1]  = {
 499                 "BAR0",
 500                 "BAR1",
 501                 "BAR2",
 502                 "BAR3",
 503                 "BAR4",
 504                 "BAR5",
 505         };
 506
 507         iom = 0;
 508         iop = 0;
 509
 510         for (i = 0; i != sizeof(bar_names) / sizeof(bar_names[0]); i++) {
 511                 if (pci_resource_len(dev, i) != 0 &&
 512                                 pci_resource_start(dev, i) != 0) {
 513                         flags = pci_resource_flags(dev, i);
 514                         if (flags & IORESOURCE_MEM) {
 515                                 ret = igbuio_pci_setup_iomem(dev, info, iom,
 516                                                              i, bar_names[i]);
 517                                 if (ret != 0)
 518                                         return ret;
 519                                 iom++;
 520                         } else if (flags & IORESOURCE_IO) {
 521                                 ret = igbuio_pci_setup_ioport(dev, info, iop,
 522                                                               i, bar_names[i]);
 523                                 if (ret != 0)
 524                                         return ret;
 525                                 iop++;
 526                         }
 527                 }
 528         }
 529
 530         return (iom != 0) ? ret : -ENOENT;
 531 }
 532
 533 #if LINUX_VERSION_CODE < KERNEL_VERSION(3, 8, 0)
 534 static int __devinit
 535 #else
 536 static int
 537 #endif
 538 igbuio_pci_probe(struct pci_dev *dev, const struct pci_device_id *id)
 539 {
 540         struct rte_uio_pci_dev *udev;
 541         struct msix_entry msix_entry;
 542         int err;
 543
 544         udev = kzalloc(sizeof(struct rte_uio_pci_dev), GFP_KERNEL);
 545         if (!udev)
 546                 return -ENOMEM;
 547
 548         /*
 549          * enable device: ask low-level code to enable I/O and
 550          * memory
 551          */
 552         err = pci_enable_device(dev);
 553         if (err != 0) {
 554                 dev_err(&dev->dev, "Cannot enable PCI device\n");
 555                 goto fail_free;
 556         }
 557
 558         /*
 559          * reserve device's PCI memory regions for use by this
 560          * module
 561          */
 562         err = pci_request_regions(dev, "igb_uio");
 563         if (err != 0) {
 564                 dev_err(&dev->dev, "Cannot request regions\n");
 565                 goto fail_disable;
 566         }
 567
 568         /* enable bus mastering on the device */
 569         pci_set_master(dev);
 570
 571         /* remap IO memory */
 572         err = igbuio_setup_bars(dev, &udev->info);
 573         if (err != 0)
 574                 goto fail_release_iomem;
 575
 576         /* set 64-bit DMA mask */
 577         err = pci_set_dma_mask(dev,  DMA_BIT_MASK(64));
 578         if (err != 0) {
 579                 dev_err(&dev->dev, "Cannot set DMA mask\n");
 580                 goto fail_release_iomem;
 581         }
 582
 583         err = pci_set_consistent_dma_mask(dev, DMA_BIT_MASK(64));
 584         if (err != 0) {
 585                 dev_err(&dev->dev, "Cannot set consistent DMA mask\n");
 586                 goto fail_release_iomem;
 587         }
 588
 589         /* fill uio infos */
 590         udev->info.name = "igb_uio";
 591         udev->info.version = "0.1";
 592         udev->info.handler = igbuio_pci_irqhandler;
 593         udev->info.irqcontrol = igbuio_pci_irqcontrol;
 594 #ifdef CONFIG_XEN_DOM0
 595         /* check if the driver run on Xen Dom0 */
 596         if (xen_initial_domain())
 597                 udev->info.mmap = igbuio_dom0_pci_mmap;
 598 #endif
 599         udev->info.priv = udev;
 600         udev->pdev = dev;
 601         udev->mode = RTE_INTR_MODE_LEGACY;
 602         spin_lock_init(&udev->lock);
 603
 604         /* check if it need to try msix first */
 605         if (igbuio_intr_mode_preferred == RTE_INTR_MODE_MSIX) {
 606                 /* Only 1 msi-x vector needed */
 607                 msix_entry.entry = 0;
 608                 if (pci_enable_msix(dev, &msix_entry, 1) == 0) {
 609                         dev_dbg(&dev->dev, "using MSI-X");
 610                         udev->mode = RTE_INTR_MODE_MSIX;
 611                 }
 612                 else {
 613                         pci_disable_msix(udev->pdev);
 614                         pr_info("fail to enable pci msix, or not enough msix entries\n");
 615                 }
 616         }
 617         switch (udev->mode) {
 618         case RTE_INTR_MODE_MSIX:
 619                 udev->info.irq_flags = 0;
 620                 udev->info.irq = msix_entry.vector;
 621                 break;
 622         case RTE_INTR_MODE_MSI:
 623                 break;
 624         case RTE_INTR_MODE_LEGACY:
 625                 udev->info.irq_flags = IRQF_SHARED;
 626                 udev->info.irq = dev->irq;
 627                 break;
 628         default:
 629                 break;
 630         }
 631
 632         pci_set_drvdata(dev, udev);
 633         igbuio_pci_irqcontrol(&udev->info, 0);
 634
 635         err = sysfs_create_group(&dev->dev.kobj, &dev_attr_grp);
 636         if (err != 0)
 637                 goto fail_release_iomem;
 638
 639         /* register uio driver */
 640         err = uio_register_device(&dev->dev, &udev->info);
 641         if (err != 0)
 642                 goto fail_remove_group;
 643
 644         pr_info("uio device registered with irq %lx\n", udev->info.irq);
 645
 646         return 0;
 647
 648 fail_remove_group:
 649         sysfs_remove_group(&dev->dev.kobj, &dev_attr_grp);
 650 fail_release_iomem:
 651         igbuio_pci_release_iomem(&udev->info);
 652         if (udev->mode == RTE_INTR_MODE_MSIX)
 653                 pci_disable_msix(udev->pdev);
 654         pci_release_regions(dev);
 655 fail_disable:
 656         pci_disable_device(dev);
 657 fail_free:
 658         kfree(udev);
 659
 660         return err;
 661 }
 662
 663 static void
 664 igbuio_pci_remove(struct pci_dev *dev)
 665 {
 666         struct uio_info *info = pci_get_drvdata(dev);
 667         struct rte_uio_pci_dev *udev = igbuio_get_uio_pci_dev(info);
 668
 669         if (info->priv == NULL) {
 670                 pr_notice("Not igbuio device\n");
 671                 return;
 672         }
 673
 674         sysfs_remove_group(&dev->dev.kobj, &dev_attr_grp);
 675         uio_unregister_device(info);
 676         igbuio_pci_release_iomem(info);
 677         if (udev->mode == RTE_INTR_MODE_MSIX)
 678                 pci_disable_msix(dev);
 679         pci_release_regions(dev);
 680         pci_disable_device(dev);
 681         pci_set_drvdata(dev, NULL);
 682         kfree(info);
 683 }
 684
 685 static int
 686 igbuio_config_intr_mode(char *intr_str)
 687 {
 688         if (!intr_str) {
 689                 pr_info("Use MSIX interrupt by default\n");
 690                 return 0;
 691         }
 692
 693         if (!strcmp(intr_str, RTE_INTR_MODE_MSIX_NAME)) {
 694                 igbuio_intr_mode_preferred = RTE_INTR_MODE_MSIX;
 695                 pr_info("Use MSIX interrupt\n");
 696         } else if (!strcmp(intr_str, RTE_INTR_MODE_LEGACY_NAME)) {
 697                 igbuio_intr_mode_preferred = RTE_INTR_MODE_LEGACY;
 698                 pr_info("Use legacy interrupt\n");
 699         } else {
 700                 pr_info("Error: bad parameter - %s\n", intr_str);
 701                 return -EINVAL;
 702         }
 703
 704         return 0;
 705 }
 706
 707 static struct pci_driver igbuio_pci_driver = {
 708         .name = "igb_uio",
 709         .id_table = NULL,
 710         .probe = igbuio_pci_probe,
 711         .remove = igbuio_pci_remove,
 712 };
 713
 714 static int __init
 715 igbuio_pci_init_module(void)
 716 {
 717         int ret;
 718
 719         ret = igbuio_config_intr_mode(intr_mode);
 720         if (ret < 0)
 721                 return ret;
 722
 723         return pci_register_driver(&igbuio_pci_driver);
 724 }
 725
 726 static void __exit
 727 igbuio_pci_exit_module(void)
 728 {
 729         pci_unregister_driver(&igbuio_pci_driver);
 730 }
 731
 732 module_init(igbuio_pci_init_module);
 733 module_exit(igbuio_pci_exit_module);
 734
 735 module_param(intr_mode, charp, S_IRUGO);
 736 MODULE_PARM_DESC(intr_mode,
 737 "igb_uio interrupt mode (default=msix):\n"
 738 "    " RTE_INTR_MODE_MSIX_NAME "       Use MSIX interrupt\n"
 739 "    " RTE_INTR_MODE_LEGACY_NAME "     Use Legacy interrupt\n"
 740 "\n");
 741
 742 MODULE_DESCRIPTION("UIO driver for Intel IGB PCI cards");
 743 MODULE_LICENSE("GPL");
 744 MODULE_AUTHOR("Intel Corporation");