+#define HNS3_IMP_TCM_ECC_ERR_INT_EN 0xFFFF0000
+#define HNS3_IMP_TCM_ECC_ERR_INT_EN_MASK 0xFFFF0000
+#define HNS3_IMP_ITCM4_ECC_ERR_INT_EN 0x300
+#define HNS3_IMP_ITCM4_ECC_ERR_INT_EN_MASK 0x300
+#define HNS3_IMP_RD_POISON_ERR_INT_EN 0x0100
+#define HNS3_IMP_RD_POISON_ERR_INT_EN_MASK 0x0100
+
+#define HNS3_CMDQ_NIC_ECC_ERR_INT_EN 0xFFFF
+#define HNS3_CMDQ_NIC_ECC_ERR_INT_EN_MASK 0xFFFF
+
+#define HNS3_TQP_ECC_ERR_INT_EN 0x0FFF
+#define HNS3_TQP_ECC_ERR_INT_EN_MASK 0x0FFF
+
+#define HNS3_MSIX_SRAM_ECC_ERR_INT_EN 0x0F000000
+#define HNS3_MSIX_SRAM_ECC_ERR_INT_EN_MASK 0x0F000000
+