net/mlx5: support Rx queue delay drop
[dpdk.git] / drivers / common / mlx5 / mlx5_devx_cmds.h
index 05aa01b..447f76f 100644 (file)
@@ -5,18 +5,11 @@
 #ifndef RTE_PMD_MLX5_DEVX_CMDS_H_
 #define RTE_PMD_MLX5_DEVX_CMDS_H_
 
-#include "mlx5_glue.h"
-#include "mlx5_prm.h"
 #include <rte_compat.h>
+#include <rte_bitops.h>
 
-/*
- * Defines the amount of retries to allocate the first UAR in the page.
- * OFED 5.0.x and Upstream rdma_core before v29 returned the NULL as
- * UAR base address if UAR was not the first object in the UAR page.
- * It caused the PMD failure and we should try to get another UAR
- * till we get the first one with non-NULL base address returned.
- */
-#define MLX5_ALLOC_UAR_RETRY 32
+#include "mlx5_glue.h"
+#include "mlx5_prm.h"
 
 /* This is limitation of libibverbs: in length variable type is u16. */
 #define MLX5_DEVX_MAX_KLM_ENTRIES ((UINT16_MAX - \
@@ -94,6 +87,64 @@ struct mlx5_hca_flow_attr {
        uint32_t tunnel_header_2_3;
 };
 
+/**
+ * Accumulate port PARSE_GRAPH_NODE capabilities from
+ * PARSE_GRAPH_NODE Capabilities and HCA Capabilities 2 tables
+ */
+__extension__
+struct mlx5_hca_flex_attr {
+       uint32_t node_in;
+       uint32_t node_out;
+       uint16_t header_length_mode;
+       uint16_t sample_offset_mode;
+       uint8_t  max_num_arc_in;
+       uint8_t  max_num_arc_out;
+       uint8_t  max_num_sample;
+       uint8_t  max_num_prog_sample:5; /* From HCA CAP 2 */
+       uint8_t  sample_id_in_out:1;
+       uint16_t max_base_header_length;
+       uint8_t  max_sample_base_offset;
+       uint16_t max_next_header_offset;
+       uint8_t  header_length_mask_width;
+};
+
+/* ISO C restricts enumerator values to range of 'int' */
+__extension__
+enum {
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_HEAD          = RTE_BIT32(1),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_MAC           = RTE_BIT32(2),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_IP            = RTE_BIT32(3),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_GRE           = RTE_BIT32(4),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_UDP           = RTE_BIT32(5),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_MPLS          = RTE_BIT32(6),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_TCP           = RTE_BIT32(7),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_VXLAN_GRE     = RTE_BIT32(8),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_GENEVE        = RTE_BIT32(9),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_IPSEC_ESP     = RTE_BIT32(10),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_IPV4          = RTE_BIT32(11),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_IPV6          = RTE_BIT32(12),
+       PARSE_GRAPH_NODE_CAP_SUPPORTED_PROTOCOL_PROGRAMMABLE  = RTE_BIT32(31)
+};
+
+enum {
+       PARSE_GRAPH_NODE_CAP_LENGTH_MODE_FIXED          = RTE_BIT32(0),
+       PARSE_GRAPH_NODE_CAP_LENGTH_MODE_EXPLISIT_FIELD = RTE_BIT32(1),
+       PARSE_GRAPH_NODE_CAP_LENGTH_MODE_BITMASK_FIELD  = RTE_BIT32(2)
+};
+
+/*
+ * DWORD shift is the base for calculating header_length_field_mask
+ * value in the MLX5_GRAPH_NODE_LEN_FIELD mode.
+ */
+#define MLX5_PARSE_GRAPH_NODE_HDR_LEN_SHIFT_DWORD 0x02
+
+static inline uint32_t
+mlx5_hca_parse_graph_node_base_hdr_len_mask
+       (const struct mlx5_hca_flex_attr *attr)
+{
+       return (1 << attr->header_length_mask_width) - 1;
+}
+
 /* HCA supports this number of time periods for LRO. */
 #define MLX5_LRO_NUM_SUPP_PERIODS 4
 
@@ -101,6 +152,8 @@ struct mlx5_hca_flow_attr {
 struct mlx5_hca_attr {
        uint32_t eswitch_manager:1;
        uint32_t flow_counters_dump:1;
+       uint32_t mem_rq_rmp:1;
+       uint32_t log_max_rmp:5;
        uint32_t log_max_rqt_size:5;
        uint32_t parse_graph_flex_node:1;
        uint8_t flow_counter_bulk_alloc_bitmap;
@@ -115,6 +168,7 @@ struct mlx5_hca_attr {
        uint32_t geneve_max_opt_len:1; /* 0x0: 14DW, 0x1: 63DW */
        uint32_t tunnel_stateless_gtp:1;
        uint32_t max_lso_cap;
+       uint32_t scatter_fcs:1;
        uint32_t lro_cap:1;
        uint32_t tunnel_lro_gre:1;
        uint32_t tunnel_lro_vxlan:1;
@@ -124,6 +178,7 @@ struct mlx5_hca_attr {
        uint32_t swp_csum:1;
        uint32_t swp_lso:1;
        uint32_t lro_max_msg_sz_mode:2;
+       uint32_t rq_delay_drop:1;
        uint32_t lro_timer_supported_periods[MLX5_LRO_NUM_SUPP_PERIODS];
        uint16_t lro_min_mss_size;
        uint32_t flex_parser_protocols;
@@ -150,7 +205,8 @@ struct mlx5_hca_attr {
        uint32_t sq_ts_format:2;
        uint32_t steering_format_version:4;
        uint32_t qp_ts_format:2;
-       uint32_t regex:1;
+       uint32_t regexp_params:1;
+       uint32_t regexp_version:3;
        uint32_t reg_c_preserve:1;
        uint32_t ct_offload:1; /* General obj type ASO CT offload supported. */
        uint32_t crypto:1; /* Crypto engine is supported. */
@@ -171,6 +227,7 @@ struct mlx5_hca_attr {
        struct mlx5_hca_qos_attr qos;
        struct mlx5_hca_vdpa_attr vdpa;
        struct mlx5_hca_flow_attr flow;
+       struct mlx5_hca_flex_attr flex;
        int log_max_qp_sz;
        int log_max_cq_sz;
        int log_max_qp;
@@ -196,6 +253,15 @@ struct mlx5_hca_attr {
        uint32_t umr_indirect_mkey_disabled:1;
 };
 
+/* LAG Context. */
+struct mlx5_devx_lag_context {
+       uint32_t fdb_selection_mode:1;
+       uint32_t port_select_mode:3;
+       uint32_t lag_state:3;
+       uint32_t tx_remap_affinity_1:4;
+       uint32_t tx_remap_affinity_2:4;
+};
+
 struct mlx5_devx_wq_attr {
        uint32_t wq_type:4;
        uint32_t wq_signature:1;
@@ -257,6 +323,17 @@ struct mlx5_devx_modify_rq_attr {
        uint32_t lwm:16; /* Contained WQ lwm. */
 };
 
+/* Create RMP attributes structure, used by create RMP operation. */
+struct mlx5_devx_create_rmp_attr {
+       uint32_t rsvd0:8;
+       uint32_t state:4;
+       uint32_t rsvd1:20;
+       uint32_t basic_cyclic_rcv_wqe:1;
+       uint32_t rsvd4:31;
+       uint32_t rsvd8[10];
+       struct mlx5_devx_wq_attr wq_attr;
+};
+
 struct mlx5_rx_hash_field_select {
        uint32_t l3_prot_type:1;
        uint32_t l4_prot_type:1;
@@ -534,6 +611,9 @@ __rte_internal
 int mlx5_devx_cmd_modify_rq(struct mlx5_devx_obj *rq,
                            struct mlx5_devx_modify_rq_attr *rq_attr);
 __rte_internal
+struct mlx5_devx_obj *mlx5_devx_cmd_create_rmp(void *ctx,
+                       struct mlx5_devx_create_rmp_attr *rq_attr, int socket);
+__rte_internal
 struct mlx5_devx_obj *mlx5_devx_cmd_create_tir(void *ctx,
                                           struct mlx5_devx_tir_attr *tir_attr);
 __rte_internal
@@ -584,8 +664,9 @@ int mlx5_devx_cmd_query_parse_samples(struct mlx5_devx_obj *flex_obj,
                                      uint32_t ids[], uint32_t num);
 
 __rte_internal
-struct mlx5_devx_obj *mlx5_devx_cmd_create_flex_parser(void *ctx,
-                                       struct mlx5_devx_graph_node_attr *data);
+struct mlx5_devx_obj *
+mlx5_devx_cmd_create_flex_parser(void *ctx,
+                                struct mlx5_devx_graph_node_attr *data);
 
 __rte_internal
 int mlx5_devx_cmd_register_read(void *ctx, uint16_t reg_id,
@@ -680,4 +761,8 @@ struct mlx5_devx_obj *
 mlx5_devx_cmd_create_crypto_login_obj(void *ctx,
                                      struct mlx5_devx_crypto_login_attr *attr);
 
+__rte_internal
+int
+mlx5_devx_cmd_query_lag(void *ctx,
+                       struct mlx5_devx_lag_context *lag_ctx);
 #endif /* RTE_PMD_MLX5_DEVX_CMDS_H_ */