common/sfc_efx/base: separate target EvQ and IRQ config
[dpdk.git] / drivers / common / sfc_efx / base / efx_regs_mcdi_aoe.h
index aa03e80..c45f678 100644 (file)
@@ -1,12 +1,12 @@
 /* SPDX-License-Identifier: BSD-3-Clause
  *
- * Copyright(c) 2019-2020 Xilinx, Inc.
+ * Copyright(c) 2019-2021 Xilinx, Inc.
  * Copyright(c) 2008-2019 Solarflare Communications Inc.
  */
 
 /*
  * This file is automatically generated. DO NOT EDIT IT.
- * To make changes, edit the .yml files in sfregistry under doc/mcdi/ and
+ * To make changes, edit the .yml files in smartnic_registry under doc/mcdi/ and
  * rebuild this file with "make mcdi_headers_v5".
  */
 
@@ -20,6 +20,7 @@
  * Perform an FC operation
  */
 #define        MC_CMD_FC 0x9
+#define        MC_CMD_FC_MSGSET 0x9
 
 /* MC_CMD_FC_IN msgrequest */
 #define        MC_CMD_FC_IN_LEN 4
 #define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_OFST 16
 #define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_LEN 8
 #define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_LO_OFST 16
+#define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_LO_LEN 4
+#define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_LO_LBN 128
+#define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_LO_WIDTH 32
 #define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_HI_OFST 20
+#define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_HI_LEN 4
+#define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_HI_LBN 160
+#define        MC_CMD_FC_IN_MAC_SET_LINK_ADDR_HI_WIDTH 32
 #define        MC_CMD_FC_IN_MAC_SET_LINK_REJECT_OFST 24
 #define        MC_CMD_FC_IN_MAC_SET_LINK_REJECT_LEN 4
 #define        MC_CMD_FC_IN_MAC_SET_LINK_REJECT_UNICAST_OFST 24
 #define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_OFST 12
 #define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_LEN 8
 #define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_LO_OFST 12
+#define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_LO_LEN 4
+#define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_LO_LBN 96
+#define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_LO_WIDTH 32
 #define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_HI_OFST 16
+#define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_HI_LEN 4
+#define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_HI_LBN 128
+#define        MC_CMD_FC_IN_TIMED_READ_SET_HOST_DMA_ADDRESS_HI_WIDTH 32
 /* AOE address from which to transfer data */
 #define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_OFST 20
 #define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_LEN 8
 #define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_LO_OFST 20
+#define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_LO_LEN 4
+#define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_LO_LBN 160
+#define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_LO_WIDTH 32
 #define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_HI_OFST 24
+#define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_HI_LEN 4
+#define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_HI_LBN 192
+#define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_ADDRESS_HI_WIDTH 32
 /* Length of AOE transfer (total) */
 #define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_LENGTH_OFST 28
 #define        MC_CMD_FC_IN_TIMED_READ_SET_AOE_LENGTH_LEN 4
 #define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_OFST 12
 #define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_LEN 8
 #define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_LO_OFST 12
+#define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_LO_LEN 4
+#define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_LO_LBN 96
+#define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_LO_WIDTH 32
 #define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_HI_OFST 16
+#define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_HI_LEN 4
+#define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_HI_LBN 128
+#define        MC_CMD_FC_IN_CLOCK_SET_TIME_SECONDS_HI_WIDTH 32
 #define        MC_CMD_FC_IN_CLOCK_SET_TIME_NANOSECONDS_OFST 20
 #define        MC_CMD_FC_IN_CLOCK_SET_TIME_NANOSECONDS_LEN 4
 
 #define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_OFST 12
 #define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_LEN 8
 #define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_LO_OFST 12
+#define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_LO_LEN 4
+#define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_LO_LBN 96
+#define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_LO_WIDTH 32
 #define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_HI_OFST 16
+#define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_HI_LEN 4
+#define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_HI_LBN 128
+#define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_CLOCK_ID_HI_WIDTH 32
 /* Port number of PTP packet for which timestamp required */
 #define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_PORT_NUM_OFST 20
 #define        MC_CMD_FC_IN_TIMESTAMP_READ_TRANSMIT_PORT_NUM_LEN 4
 #define        MC_CMD_FC_OUT_GET_VERSION_VERSION_OFST 4
 #define        MC_CMD_FC_OUT_GET_VERSION_VERSION_LEN 8
 #define        MC_CMD_FC_OUT_GET_VERSION_VERSION_LO_OFST 4
+#define        MC_CMD_FC_OUT_GET_VERSION_VERSION_LO_LEN 4
+#define        MC_CMD_FC_OUT_GET_VERSION_VERSION_LO_LBN 32
+#define        MC_CMD_FC_OUT_GET_VERSION_VERSION_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_GET_VERSION_VERSION_HI_OFST 8
+#define        MC_CMD_FC_OUT_GET_VERSION_VERSION_HI_LEN 4
+#define        MC_CMD_FC_OUT_GET_VERSION_VERSION_HI_LBN 64
+#define        MC_CMD_FC_OUT_GET_VERSION_VERSION_HI_WIDTH 32
 
 /* MC_CMD_FC_OUT_TRC_RX_READ msgresponse */
 #define        MC_CMD_FC_OUT_TRC_RX_READ_LEN 8
 #define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_OFST 0
 #define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_LEN 8
 #define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_LO_OFST 0
+#define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_LO_LEN 4
+#define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_LO_LBN 0
+#define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_HI_OFST 4
+#define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_HI_LEN 4
+#define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_HI_LBN 32
+#define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_HI_WIDTH 32
 #define        MC_CMD_FC_OUT_MAC_GET_RX_STATS_STATISTICS_NUM MC_CMD_FC_MAC_RX_NSTATS
 #define        MC_CMD_FC_MAC_RX_STATS_OCTETS 0x0 /* enum */
 #define        MC_CMD_FC_MAC_RX_OCTETS_OK 0x1 /* enum */
 #define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_OFST 0
 #define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_LEN 8
 #define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_LO_OFST 0
+#define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_LO_LEN 4
+#define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_LO_LBN 0
+#define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_HI_OFST 4
+#define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_HI_LEN 4
+#define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_HI_LBN 32
+#define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_HI_WIDTH 32
 #define        MC_CMD_FC_OUT_MAC_GET_TX_STATS_STATISTICS_NUM MC_CMD_FC_MAC_TX_NSTATS
 #define        MC_CMD_FC_MAC_TX_STATS_OCTETS 0x0 /* enum */
 #define        MC_CMD_FC_MAC_TX_OCTETS_OK 0x1 /* enum */
 #define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_OFST 0
 #define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_LEN 8
 #define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_LO_OFST 0
+#define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_LO_LEN 4
+#define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_LO_LBN 0
+#define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_HI_OFST 4
+#define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_HI_LEN 4
+#define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_HI_LBN 32
+#define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_HI_WIDTH 32
 #define        MC_CMD_FC_OUT_MAC_GET_STATS_STATISTICS_NUM MC_CMD_FC_MAC_NSTATS_PER_BLOCK
 
 /* MC_CMD_FC_OUT_MAC msgresponse */
 #define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_OFST 16
 #define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_LEN 8
 #define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_LO_OFST 16
+#define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_LO_LEN 4
+#define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_LO_LBN 128
+#define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_HI_OFST 20
+#define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_HI_LEN 4
+#define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_HI_LBN 160
+#define        MC_CMD_FC_OUT_FPGA_BUILD_RESERVED4_HI_WIDTH 32
 #define        MC_CMD_FC_OUT_FPGA_BUILD_REVISION_LO_OFST 24
 #define        MC_CMD_FC_OUT_FPGA_BUILD_REVISION_LO_LEN 4
 #define        MC_CMD_FC_OUT_FPGA_BUILD_REVISION_HI_OFST 28
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_OFST 8
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_LEN 8
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_LO_OFST 8
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_LO_LEN 4
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_LO_LBN 64
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_HI_OFST 12
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_HI_LEN 4
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_HI_LBN 96
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_ADDRESS_HI_WIDTH 32
 /* Length of address map */
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_OFST 16
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_LEN 8
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_LO_OFST 16
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_LO_LEN 4
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_LO_LBN 128
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_HI_OFST 20
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_HI_LEN 4
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_HI_LBN 160
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LEN_HI_WIDTH 32
 /* Component information field */
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_COMP_INFO_OFST 24
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_COMP_INFO_LEN 4
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_OFST 28
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_LEN 8
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_LO_OFST 28
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_LO_LEN 4
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_LO_LBN 224
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_HI_OFST 32
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_HI_LEN 4
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_HI_LBN 256
+#define        MC_CMD_FC_OUT_READ_MAP_INDEX_LICENSE_DATE_HI_WIDTH 32
 /* Name of the component */
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_NAME_OFST 36
 #define        MC_CMD_FC_OUT_READ_MAP_INDEX_NAME_LEN 1
 #define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_OFST 12
 #define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_LEN 8
 #define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_LO_OFST 12
+#define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_LO_LEN 4
+#define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_LO_LBN 96
+#define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_HI_OFST 16
+#define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_HI_LEN 4
+#define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_HI_LBN 128
+#define        MC_CMD_FC_OUT_UHLINK_MAC_ADDR_HI_WIDTH 32
 
 /* MC_CMD_FC_OUT_UHLINK_RX_EYE msgresponse */
 #define        MC_CMD_FC_OUT_UHLINK_RX_EYE_LEN ((((0-1+(32*MC_CMD_FC_UHLINK_RX_EYE_PER_BLOCK))+1))>>3)
 #define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_OFST 4
 #define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_LEN 8
 #define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_LO_OFST 4
+#define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_LO_LEN 4
+#define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_LO_LBN 32
+#define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_HI_OFST 8
+#define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_HI_LEN 4
+#define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_HI_LBN 64
+#define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_HI_WIDTH 32
 #define        MC_CMD_FC_OUT_UHLINK_READ_RX_EYE_PLOT_ROWS_NUM MC_CMD_FC_UHLINK_RX_EYE_PLOT_ROWS_PER_BLOCK
 
 /* MC_CMD_FC_OUT_UHLINK_RX_TUNE msgresponse */
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_OFST 4
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_LEN 8
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_LO_OFST 4
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_LO_LEN 4
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_LO_LBN 32
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_HI_OFST 8
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_HI_LEN 4
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_HI_LBN 64
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_HOST_DMA_ADDRESS_HI_WIDTH 32
 /* AOE address from which to transfer data */
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_OFST 12
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_LEN 8
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_LO_OFST 12
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_LO_LEN 4
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_LO_LBN 96
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_HI_OFST 16
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_HI_LEN 4
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_HI_LBN 128
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_ADDRESS_HI_WIDTH 32
 /* Length of AOE transfer (total) */
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_LENGTH_OFST 20
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_AOE_LENGTH_LEN 4
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_OFST 36
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_LEN 8
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_LO_OFST 36
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_LO_LEN 4
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_LO_LBN 288
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_HI_OFST 40
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_HI_LEN 4
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_HI_LBN 320
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_START_HI_WIDTH 32
 /* When active, end read time */
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_OFST 44
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_LEN 8
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_LO_OFST 44
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_LO_LEN 4
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_LO_LBN 352
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_HI_OFST 48
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_HI_LEN 4
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_HI_LBN 384
+#define        MC_CMD_FC_OUT_TIMED_READ_GET_CLOCK_END_HI_WIDTH 32
 
 /* MC_CMD_FC_OUT_LOG_ADDR_RANGE msgresponse */
 #define        MC_CMD_FC_OUT_LOG_ADDR_RANGE_LEN 0
 #define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_OFST 4
 #define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_LEN 8
 #define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_LO_OFST 4
+#define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_LO_LEN 4
+#define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_LO_LBN 32
+#define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_HI_OFST 8
+#define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_HI_LEN 4
+#define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_HI_LBN 64
+#define        MC_CMD_FC_OUT_CLOCK_GET_TIME_SECONDS_HI_WIDTH 32
 #define        MC_CMD_FC_OUT_CLOCK_GET_TIME_NANOSECONDS_OFST 12
 #define        MC_CMD_FC_OUT_CLOCK_GET_TIME_NANOSECONDS_LEN 4
 #define        MC_CMD_FC_OUT_CLOCK_GET_TIME_RANGE_OFST 16
 #define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_OFST 0
 #define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_LEN 8
 #define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_LO_OFST 0
+#define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_LO_LEN 4
+#define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_LO_LBN 0
+#define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_LO_WIDTH 32
 #define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_HI_OFST 4
+#define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_HI_LEN 4
+#define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_HI_LBN 32
+#define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_HI_WIDTH 32
 #define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_MINNUM 0
 #define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_MAXNUM 31
 #define        MC_CMD_FC_OUT_TIMESTAMP_READ_SNAPSHOT_TIMESTAMP_MAXNUM_MCDI2 127
  * AOE operations on MC
  */
 #define        MC_CMD_AOE 0xa
+#define        MC_CMD_AOE_MSGSET 0xa
 
 /* MC_CMD_AOE_IN msgrequest */
 #define        MC_CMD_AOE_IN_LEN 4
 #define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_OFST 8
 #define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_LEN 8
 #define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_LO_OFST 8
+#define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_LO_LEN 4
+#define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_LO_LBN 64
+#define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_LO_WIDTH 32
 #define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_HI_OFST 12
+#define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_HI_LEN 4
+#define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_HI_LBN 96
+#define        MC_CMD_AOE_IN_MAC_STATS_DMA_ADDR_HI_WIDTH 32
 #define        MC_CMD_AOE_IN_MAC_STATS_CMD_OFST 16
 #define        MC_CMD_AOE_IN_MAC_STATS_CMD_LEN 4
 #define        MC_CMD_AOE_IN_MAC_STATS_DMA_OFST 16
 #define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_OFST 0
 #define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_LEN 8
 #define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_LO_OFST 0
+#define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_LO_LEN 4
+#define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_LO_LBN 0
+#define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_LO_WIDTH 32
 #define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_HI_OFST 4
+#define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_HI_LEN 4
+#define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_HI_LBN 32
+#define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_HI_WIDTH 32
 #define        MC_CMD_AOE_OUT_MAC_STATS_NO_DMA_STATISTICS_NUM MC_CMD_MAC_NSTATS
 
 /* MC_CMD_AOE_OUT_GET_PHY_MEDIA_INFO msgresponse */