dmadev: add device iterator
[dpdk.git] / drivers / crypto / octeontx2 / otx2_cryptodev.h
index a00f3d6..15ecfe4 100644 (file)
 /* Marvell OCTEON TX2 Crypto PMD device name */
 #define CRYPTODEV_NAME_OCTEONTX2_PMD   crypto_octeontx2
 
-#define OTX2_CPT_MAX_LFS               64
+#define OTX2_CPT_MAX_LFS               128
 #define OTX2_CPT_MAX_QUEUES_PER_VF     64
+#define OTX2_CPT_MAX_BLKS              2
+#define OTX2_CPT_PMD_VERSION           3
+#define OTX2_CPT_REVISION_ID_3         3
 
 /**
  * Device private data
@@ -28,6 +31,10 @@ struct otx2_cpt_vf {
        /**< Number of crypto queues attached */
        uint16_t lf_msixoff[OTX2_CPT_MAX_LFS];
        /**< MSI-X offsets */
+       uint8_t lf_blkaddr[OTX2_CPT_MAX_LFS];
+       /**<  CPT0/1 BLKADDR of LFs */
+       uint8_t cpt_revision;
+       /**<  CPT revision */
        uint8_t err_intr_registered:1;
        /**< Are error interrupts registered? */
        union cpt_eng_caps hw_caps[CPT_MAX_ENG_TYPES];
@@ -35,7 +42,7 @@ struct otx2_cpt_vf {
 };
 
 struct cpt_meta_info {
-       uint64_t deq_op_info[4];
+       uint64_t deq_op_info[5];
        uint64_t comp_code_sz;
        union cpt_res_s cpt_res __rte_aligned(16);
        struct cpt_request_info cpt_req;
@@ -50,4 +57,7 @@ extern int otx2_cpt_logtype;
  */
 extern uint8_t otx2_cryptodev_driver_id;
 
+uint64_t otx2_cpt_default_ff_get(void);
+void otx2_cpt_set_enqdeq_fns(struct rte_cryptodev *dev);
+
 #endif /* _OTX2_CRYPTODEV_H_ */