net/axgbe: support scattered Rx
[dpdk.git] / drivers / mempool / octeontx / octeontx_fpavf.h
index c4b3adc..e27c437 100644 (file)
@@ -14,6 +14,7 @@
 
 #define        FPA_VF_MAX                      32
 #define FPA_GPOOL_MASK                 (FPA_VF_MAX-1)
+#define FPA_GAURA_SHIFT                        4
 
 /* FPA VF register offsets */
 #define FPA_VF_INT(x)                  (0x200ULL | ((x) << 22))
@@ -36,6 +37,7 @@
 #define FPA_VF_FREE_ADDRS_S(x, y, z)   \
        ((x) | (((y) & 0x1ff) << 3) | ((((z) & 1)) << 14))
 
+#define FPA_AURA_IDX(gpool)                    (gpool << FPA_GAURA_SHIFT)
 /* FPA VF register offsets from VF_BAR4, size 2 MByte */
 #define        FPA_VF_MSIX_VEC_ADDR            0x00000
 #define        FPA_VF_MSIX_VEC_CTL             0x00008
@@ -48,7 +50,7 @@
 #define OCTEONTX_FPAVF_BUF_OFFSET      128
 
 /*
- * In Cavium OcteonTX SoC, all accesses to the device registers are
+ * In Cavium OCTEON TX SoC, all accesses to the device registers are
  * implicitly strongly ordered. So, the relaxed version of IO operation is
  * safe to use with out any IO memory barriers.
  */
@@ -86,8 +88,10 @@ do {                                                 \
 
 uintptr_t
 octeontx_fpa_bufpool_create(unsigned int object_size, unsigned int object_count,
-                               unsigned int buf_offset, char **va_start,
-                               int node);
+                               unsigned int buf_offset, int node);
+int
+octeontx_fpavf_pool_set_range(uintptr_t handle, unsigned long memsz,
+                         void *memva, uint16_t gpool);
 int
 octeontx_fpa_bufpool_destroy(uintptr_t handle, int node);
 int
@@ -100,4 +104,11 @@ octeontx_fpa_bufpool_gpool(uintptr_t handle)
 {
        return (uint8_t)handle & FPA_GPOOL_MASK;
 }
+
+static __rte_always_inline uint16_t
+octeontx_fpa_bufpool_gaura(uintptr_t handle)
+{
+       return octeontx_fpa_bufpool_gpool(handle) << FPA_GAURA_SHIFT;
+}
+
 #endif /* __OCTEONTX_FPAVF_H__ */