#ifndef _TF_RESOURCES_H_
#define _TF_RESOURCES_H_
-/** HW Resource types
- */
-enum tf_resource_type_hw {
- /* Common HW resources for all chip variants */
- TF_RESC_TYPE_HW_L2_CTXT_TCAM,
- TF_RESC_TYPE_HW_PROF_FUNC,
- TF_RESC_TYPE_HW_PROF_TCAM,
- TF_RESC_TYPE_HW_EM_PROF_ID,
- TF_RESC_TYPE_HW_EM_REC,
- TF_RESC_TYPE_HW_WC_TCAM_PROF_ID,
- TF_RESC_TYPE_HW_WC_TCAM,
- TF_RESC_TYPE_HW_METER_PROF,
- TF_RESC_TYPE_HW_METER_INST,
- TF_RESC_TYPE_HW_MIRROR,
- TF_RESC_TYPE_HW_UPAR,
- /* Wh+/Brd2 specific HW resources */
- TF_RESC_TYPE_HW_SP_TCAM,
- /* Brd2/Brd4 specific HW resources */
- TF_RESC_TYPE_HW_L2_FUNC,
- /* Brd3, Brd4 common HW resources */
- TF_RESC_TYPE_HW_FKB,
- /* Brd4 specific HW resources */
- TF_RESC_TYPE_HW_TBL_SCOPE,
- TF_RESC_TYPE_HW_EPOCH0,
- TF_RESC_TYPE_HW_EPOCH1,
- TF_RESC_TYPE_HW_METADATA,
- TF_RESC_TYPE_HW_CT_STATE,
- TF_RESC_TYPE_HW_RANGE_PROF,
- TF_RESC_TYPE_HW_RANGE_ENTRY,
- TF_RESC_TYPE_HW_LAG_ENTRY,
- TF_RESC_TYPE_HW_MAX
-};
+#define TF_NUM_TBL_SCOPE 16 /* < Number of TBL scopes */
-/** HW Resource types
- */
-enum tf_resource_type_sram {
- TF_RESC_TYPE_SRAM_FULL_ACTION,
- TF_RESC_TYPE_SRAM_MCG,
- TF_RESC_TYPE_SRAM_ENCAP_8B,
- TF_RESC_TYPE_SRAM_ENCAP_16B,
- TF_RESC_TYPE_SRAM_ENCAP_64B,
- TF_RESC_TYPE_SRAM_SP_SMAC,
- TF_RESC_TYPE_SRAM_SP_SMAC_IPV4,
- TF_RESC_TYPE_SRAM_SP_SMAC_IPV6,
- TF_RESC_TYPE_SRAM_COUNTER_64B,
- TF_RESC_TYPE_SRAM_NAT_SPORT,
- TF_RESC_TYPE_SRAM_NAT_DPORT,
- TF_RESC_TYPE_SRAM_NAT_S_IPV4,
- TF_RESC_TYPE_SRAM_NAT_D_IPV4,
- TF_RESC_TYPE_SRAM_MAX
-};
#endif /* _TF_RESOURCES_H_ */