net/mlx5: add Tx configuration and setup
[dpdk.git] / drivers / net / mlx5 / mlx5.c
index 7e0df51..33ca36d 100644 (file)
 /* Device parameter to set the minimum number of Rx queues to enable MPRQ. */
 #define MLX5_RXQS_MIN_MPRQ "rxqs_min_mprq"
 
-/* Device parameter to configure inline send. */
+/* Device parameter to configure inline send. Deprecated, ignored.*/
 #define MLX5_TXQ_INLINE "txq_inline"
 
+/* Device parameter to limit packet size to inline with ordinary SEND. */
+#define MLX5_TXQ_INLINE_MAX "txq_inline_max"
+
+/* Device parameter to configure minimal data size to inline. */
+#define MLX5_TXQ_INLINE_MIN "txq_inline_min"
+
+/* Device parameter to limit packet size to inline with Enhanced MPW. */
+#define MLX5_TXQ_INLINE_MPW "txq_inline_mpw"
+
 /*
  * Device parameter to configure the number of TX queues threshold for
  * enabling inline send.
 
 /*
  * Device parameter to configure the number of TX queues threshold for
- * enabling vectorized Tx.
+ * enabling vectorized Tx, deprecated, ignored (no vectorized Tx routines).
  */
 #define MLX5_TXQS_MAX_VEC "txqs_max_vec"
 
 /* Device parameter to enable multi-packet send WQEs. */
 #define MLX5_TXQ_MPW_EN "txq_mpw_en"
 
-/* Device parameter to include 2 dsegs in the title WQEBB. */
+/*
+ * Device parameter to include 2 dsegs in the title WQEBB.
+ * Deprecated, ignored.
+ */
 #define MLX5_TXQ_MPW_HDR_DSEG_EN "txq_mpw_hdr_dseg_en"
 
-/* Device parameter to limit the size of inlining packet. */
+/*
+ * Device parameter to limit the size of inlining packet.
+ * Deprecated, ignored.
+ */
 #define MLX5_TXQ_MAX_INLINE_LEN "txq_max_inline_len"
 
-/* Device parameter to enable hardware Tx vector. */
+/*
+ * Device parameter to enable hardware Tx vector.
+ * Deprecated, ignored (no vectorized Tx routines anymore).
+ */
 #define MLX5_TX_VEC_EN "tx_vec_en"
 
 /* Device parameter to enable hardware Rx vector. */
@@ -997,19 +1015,29 @@ mlx5_args_check(const char *key, const char *val, void *opaque)
        } else if (strcmp(MLX5_RXQS_MIN_MPRQ, key) == 0) {
                config->mprq.min_rxqs_num = tmp;
        } else if (strcmp(MLX5_TXQ_INLINE, key) == 0) {
-               config->txq_inline = tmp;
+               DRV_LOG(WARNING, "%s: deprecated parameter,"
+                                " converted to txq_inline_max", key);
+               config->txq_inline_max = tmp;
+       } else if (strcmp(MLX5_TXQ_INLINE_MAX, key) == 0) {
+               config->txq_inline_max = tmp;
+       } else if (strcmp(MLX5_TXQ_INLINE_MIN, key) == 0) {
+               config->txq_inline_min = tmp;
+       } else if (strcmp(MLX5_TXQ_INLINE_MPW, key) == 0) {
+               config->txq_inline_mpw = tmp;
        } else if (strcmp(MLX5_TXQS_MIN_INLINE, key) == 0) {
                config->txqs_inline = tmp;
        } else if (strcmp(MLX5_TXQS_MAX_VEC, key) == 0) {
-               config->txqs_vec = tmp;
+               DRV_LOG(WARNING, "%s: deprecated parameter, ignored", key);
        } else if (strcmp(MLX5_TXQ_MPW_EN, key) == 0) {
                config->mps = !!tmp;
        } else if (strcmp(MLX5_TXQ_MPW_HDR_DSEG_EN, key) == 0) {
-               config->mpw_hdr_dseg = !!tmp;
+               DRV_LOG(WARNING, "%s: deprecated parameter, ignored", key);
        } else if (strcmp(MLX5_TXQ_MAX_INLINE_LEN, key) == 0) {
-               config->inline_max_packet_sz = tmp;
+               DRV_LOG(WARNING, "%s: deprecated parameter,"
+                                " converted to txq_inline_mpw", key);
+               config->txq_inline_mpw = tmp;
        } else if (strcmp(MLX5_TX_VEC_EN, key) == 0) {
-               config->tx_vec_en = !!tmp;
+               DRV_LOG(WARNING, "%s: deprecated parameter, ignored", key);
        } else if (strcmp(MLX5_RX_VEC_EN, key) == 0) {
                config->rx_vec_en = !!tmp;
        } else if (strcmp(MLX5_L3_VXLAN_EN, key) == 0) {
@@ -1055,6 +1083,9 @@ mlx5_args(struct mlx5_dev_config *config, struct rte_devargs *devargs)
                MLX5_RX_MPRQ_MAX_MEMCPY_LEN,
                MLX5_RXQS_MIN_MPRQ,
                MLX5_TXQ_INLINE,
+               MLX5_TXQ_INLINE_MIN,
+               MLX5_TXQ_INLINE_MAX,
+               MLX5_TXQ_INLINE_MPW,
                MLX5_TXQS_MIN_INLINE,
                MLX5_TXQS_MAX_VEC,
                MLX5_TXQ_MPW_EN,
@@ -1153,6 +1184,127 @@ out:
        return ret;
 }
 
+/**
+ * Configures the minimal amount of data to inline into WQE
+ * while sending packets.
+ *
+ * - the txq_inline_min has the maximal priority, if this
+ *   key is specified in devargs
+ * - if DevX is enabled the inline mode is queried from the
+ *   device (HCA attributes and NIC vport context if needed).
+ * - otherwise L2 mode (18 bytes) is assumed for ConnectX-4/4LX
+ *   and none (0 bytes) for other NICs
+ *
+ * @param spawn
+ *   Verbs device parameters (name, port, switch_info) to spawn.
+ * @param config
+ *   Device configuration parameters.
+ */
+static void
+mlx5_set_min_inline(struct mlx5_dev_spawn_data *spawn,
+                   struct mlx5_dev_config *config)
+{
+       if (config->txq_inline_min != MLX5_ARG_UNSET) {
+               /* Application defines size of inlined data explicitly. */
+               switch (spawn->pci_dev->id.device_id) {
+               case PCI_DEVICE_ID_MELLANOX_CONNECTX4:
+               case PCI_DEVICE_ID_MELLANOX_CONNECTX4VF:
+               case PCI_DEVICE_ID_MELLANOX_CONNECTX4LX:
+               case PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF:
+                       if (config->txq_inline_min <
+                                      (int)MLX5_INLINE_HSIZE_L2) {
+                               DRV_LOG(DEBUG,
+                                       "txq_inline_mix aligned to minimal"
+                                       " ConnectX-4 required value %d",
+                                       (int)MLX5_INLINE_HSIZE_L2);
+                               config->txq_inline_min = MLX5_INLINE_HSIZE_L2;
+                       }
+                       break;
+               }
+               goto exit;
+       }
+       if (config->hca_attr.eth_net_offloads) {
+               /* We have DevX enabled, inline mode queried successfully. */
+               switch (config->hca_attr.wqe_inline_mode) {
+               case MLX5_CAP_INLINE_MODE_L2:
+                       /* outer L2 header must be inlined. */
+                       config->txq_inline_min = MLX5_INLINE_HSIZE_L2;
+                       goto exit;
+               case MLX5_CAP_INLINE_MODE_NOT_REQUIRED:
+                       /* No inline data are required by NIC. */
+                       config->txq_inline_min = MLX5_INLINE_HSIZE_NONE;
+                       config->hw_vlan_insert =
+                               config->hca_attr.wqe_vlan_insert;
+                       DRV_LOG(DEBUG, "Tx VLAN insertion is supported");
+                       goto exit;
+               case MLX5_CAP_INLINE_MODE_VPORT_CONTEXT:
+                       /* inline mode is defined by NIC vport context. */
+                       if (!config->hca_attr.eth_virt)
+                               break;
+                       switch (config->hca_attr.vport_inline_mode) {
+                       case MLX5_INLINE_MODE_NONE:
+                               config->txq_inline_min =
+                                       MLX5_INLINE_HSIZE_NONE;
+                               goto exit;
+                       case MLX5_INLINE_MODE_L2:
+                               config->txq_inline_min =
+                                       MLX5_INLINE_HSIZE_L2;
+                               goto exit;
+                       case MLX5_INLINE_MODE_IP:
+                               config->txq_inline_min =
+                                       MLX5_INLINE_HSIZE_L3;
+                               goto exit;
+                       case MLX5_INLINE_MODE_TCP_UDP:
+                               config->txq_inline_min =
+                                       MLX5_INLINE_HSIZE_L4;
+                               goto exit;
+                       case MLX5_INLINE_MODE_INNER_L2:
+                               config->txq_inline_min =
+                                       MLX5_INLINE_HSIZE_INNER_L2;
+                               goto exit;
+                       case MLX5_INLINE_MODE_INNER_IP:
+                               config->txq_inline_min =
+                                       MLX5_INLINE_HSIZE_INNER_L3;
+                               goto exit;
+                       case MLX5_INLINE_MODE_INNER_TCP_UDP:
+                               config->txq_inline_min =
+                                       MLX5_INLINE_HSIZE_INNER_L4;
+                               goto exit;
+                       }
+               }
+       }
+       /*
+        * We get here if we are unable to deduce
+        * inline data size with DevX. Try PCI ID
+        * to determine old NICs.
+        */
+       switch (spawn->pci_dev->id.device_id) {
+       case PCI_DEVICE_ID_MELLANOX_CONNECTX4:
+       case PCI_DEVICE_ID_MELLANOX_CONNECTX4VF:
+       case PCI_DEVICE_ID_MELLANOX_CONNECTX4LX:
+       case PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF:
+               config->txq_inline_min = MLX5_INLINE_HSIZE_L2;
+               config->hw_vlan_insert = 0;
+               break;
+       case PCI_DEVICE_ID_MELLANOX_CONNECTX5:
+       case PCI_DEVICE_ID_MELLANOX_CONNECTX5VF:
+       case PCI_DEVICE_ID_MELLANOX_CONNECTX5EX:
+       case PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF:
+               /*
+                * These NICs support VLAN insertion from WQE and
+                * report the wqe_vlan_insert flag. But there is the bug
+                * and PFC control may be broken, so disable feature.
+                */
+               config->hw_vlan_insert = 0;
+               break;
+       default:
+               config->txq_inline_min = MLX5_INLINE_HSIZE_NONE;
+               break;
+       }
+exit:
+       DRV_LOG(DEBUG, "min tx inline configured: %d", config->txq_inline_min);
+}
+
 /**
  * Spawn an Ethernet device from Verbs information.
  *
@@ -1646,6 +1798,8 @@ mlx5_dev_spawn(struct rte_device *dpdk_dev,
 #else
        config.dv_esw_en = 0;
 #endif
+       /* Detect minimal data bytes to inline. */
+       mlx5_set_min_inline(spawn, &config);
        /* Store device configuration on private structure. */
        priv->config = config;
        if (config.dv_flow_en) {
@@ -2016,12 +2170,11 @@ mlx5_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
        dev_config = (struct mlx5_dev_config){
                .hw_padding = 0,
                .mps = MLX5_ARG_UNSET,
-               .tx_vec_en = 1,
                .rx_vec_en = 1,
-               .txq_inline = MLX5_ARG_UNSET,
+               .txq_inline_max = MLX5_ARG_UNSET,
+               .txq_inline_min = MLX5_ARG_UNSET,
+               .txq_inline_mpw = MLX5_ARG_UNSET,
                .txqs_inline = MLX5_ARG_UNSET,
-               .txqs_vec = MLX5_ARG_UNSET,
-               .inline_max_packet_sz = MLX5_ARG_UNSET,
                .vf_nl_en = 1,
                .mr_ext_memseg_en = 1,
                .mprq = {
@@ -2034,9 +2187,6 @@ mlx5_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
        };
        /* Device specific configuration. */
        switch (pci_dev->id.device_id) {
-       case PCI_DEVICE_ID_MELLANOX_CONNECTX5BF:
-               dev_config.txqs_vec = MLX5_VPMD_MAX_TXQS_BLUEFIELD;
-               break;
        case PCI_DEVICE_ID_MELLANOX_CONNECTX4VF:
        case PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF:
        case PCI_DEVICE_ID_MELLANOX_CONNECTX5VF:
@@ -2046,9 +2196,6 @@ mlx5_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
        default:
                break;
        }
-       /* Set architecture-dependent default value if unset. */
-       if (dev_config.txqs_vec == MLX5_ARG_UNSET)
-               dev_config.txqs_vec = MLX5_VPMD_MAX_TXQS;
        for (i = 0; i != ns; ++i) {
                uint32_t restore;