net/bnxt: refactor async event handling
[dpdk.git] / drivers / net / octeontx_ep / otx_ep_ethdev.c
index 8f64275..a243683 100644 (file)
@@ -51,6 +51,46 @@ otx_ep_dev_info_get(struct rte_eth_dev *eth_dev,
        return 0;
 }
 
+static int
+otx_ep_dev_start(struct rte_eth_dev *eth_dev)
+{
+       struct otx_ep_device *otx_epvf;
+       unsigned int q;
+       int ret;
+
+       otx_epvf = (struct otx_ep_device *)OTX_EP_DEV(eth_dev);
+       /* Enable IQ/OQ for this device */
+       ret = otx_epvf->fn_list.enable_io_queues(otx_epvf);
+       if (ret) {
+               otx_ep_err("IOQ enable failed\n");
+               return ret;
+       }
+
+       for (q = 0; q < otx_epvf->nb_rx_queues; q++) {
+               rte_write32(otx_epvf->droq[q]->nb_desc,
+                           otx_epvf->droq[q]->pkts_credit_reg);
+
+               rte_wmb();
+               otx_ep_info("OQ[%d] dbells [%d]\n", q,
+               rte_read32(otx_epvf->droq[q]->pkts_credit_reg));
+       }
+
+       otx_ep_info("dev started\n");
+
+       return 0;
+}
+
+/* Stop device and disable input/output functions */
+static int
+otx_ep_dev_stop(struct rte_eth_dev *eth_dev)
+{
+       struct otx_ep_device *otx_epvf = OTX_EP_DEV(eth_dev);
+
+       otx_epvf->fn_list.disable_io_queues(otx_epvf);
+
+       return 0;
+}
+
 static int
 otx_ep_chip_specific_setup(struct otx_ep_device *otx_epvf)
 {
@@ -96,6 +136,12 @@ otx_epdev_init(struct otx_ep_device *otx_epvf)
 
        otx_epvf->fn_list.setup_device_regs(otx_epvf);
 
+       otx_epvf->eth_dev->rx_pkt_burst = &otx_ep_recv_pkts;
+       if (otx_epvf->chip_id == PCI_DEVID_OCTEONTX_EP_VF)
+               otx_epvf->eth_dev->tx_pkt_burst = &otx_ep_xmit_pkts;
+       else if (otx_epvf->chip_id == PCI_DEVID_OCTEONTX2_EP_NET_VF ||
+                otx_epvf->chip_id == PCI_DEVID_CN98XX_EP_NET_VF)
+               otx_epvf->eth_dev->tx_pkt_burst = &otx2_ep_xmit_pkts;
        ethdev_queues = (uint32_t)(otx_epvf->sriov_info.rings_per_vf);
        otx_epvf->max_rx_queues = ethdev_queues;
        otx_epvf->max_tx_queues = ethdev_queues;
@@ -219,11 +265,85 @@ otx_ep_rx_queue_release(void *rxq)
                otx_ep_err("Failed to delete OQ:%d\n", q_id);
 }
 
+/**
+ * Allocate and initialize SW ring. Initialize associated HW registers.
+ *
+ * @param eth_dev
+ *   Pointer to structure rte_eth_dev
+ *
+ * @param q_no
+ *   Queue number
+ *
+ * @param num_tx_descs
+ *   Number of ringbuffer descriptors
+ *
+ * @param socket_id
+ *   NUMA socket id, used for memory allocations
+ *
+ * @param tx_conf
+ *   Pointer to the structure rte_eth_txconf
+ *
+ * @return
+ *   - On success, return 0
+ *   - On failure, return -errno value
+ */
+static int
+otx_ep_tx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t q_no,
+                      uint16_t num_tx_descs, unsigned int socket_id,
+                      const struct rte_eth_txconf *tx_conf __rte_unused)
+{
+       struct otx_ep_device *otx_epvf = OTX_EP_DEV(eth_dev);
+       int retval;
+
+       if (q_no >= otx_epvf->max_tx_queues) {
+               otx_ep_err("Invalid tx queue number %u\n", q_no);
+               return -EINVAL;
+       }
+       if (num_tx_descs & (num_tx_descs - 1)) {
+               otx_ep_err("Invalid tx desc number should be pow 2  %u\n",
+                          num_tx_descs);
+               return -EINVAL;
+       }
+
+       retval = otx_ep_setup_iqs(otx_epvf, q_no, num_tx_descs, socket_id);
+
+       if (retval) {
+               otx_ep_err("IQ(TxQ) creation failed.\n");
+               return retval;
+       }
+
+       eth_dev->data->tx_queues[q_no] = otx_epvf->instr_queue[q_no];
+       otx_ep_dbg("tx queue[%d] setup\n", q_no);
+       return 0;
+}
+
+/**
+ * Release the transmit queue/ringbuffer. Called by
+ * the upper layers.
+ *
+ * @param txq
+ *    Opaque pointer to the transmit queue to release
+ *
+ * @return
+ *    - nothing
+ */
+static void
+otx_ep_tx_queue_release(void *txq)
+{
+       struct otx_ep_instr_queue *tq = (struct otx_ep_instr_queue *)txq;
+
+       otx_ep_delete_iqs(tq->otx_ep_dev, tq->q_no);
+}
+
 /* Define our ethernet definitions */
 static const struct eth_dev_ops otx_ep_eth_dev_ops = {
        .dev_configure          = otx_ep_dev_configure,
+       .dev_start              = otx_ep_dev_start,
+       .dev_stop               = otx_ep_dev_stop,
        .rx_queue_setup         = otx_ep_rx_queue_setup,
        .rx_queue_release       = otx_ep_rx_queue_release,
+       .tx_queue_setup         = otx_ep_tx_queue_setup,
+       .tx_queue_release       = otx_ep_tx_queue_release,
        .dev_infos_get          = otx_ep_dev_info_get,
 };
 
@@ -237,6 +357,8 @@ otx_epdev_exit(struct rte_eth_dev *eth_dev)
 
        otx_epvf = OTX_EP_DEV(eth_dev);
 
+       otx_epvf->fn_list.disable_io_queues(otx_epvf);
+
        num_queues = otx_epvf->nb_rx_queues;
        for (q = 0; q < num_queues; q++) {
                if (otx_ep_delete_oqs(otx_epvf, q)) {
@@ -246,6 +368,15 @@ otx_epdev_exit(struct rte_eth_dev *eth_dev)
        }
        otx_ep_info("Num OQs:%d freed\n", otx_epvf->nb_rx_queues);
 
+       num_queues = otx_epvf->nb_tx_queues;
+       for (q = 0; q < num_queues; q++) {
+               if (otx_ep_delete_iqs(otx_epvf, q)) {
+                       otx_ep_err("Failed to delete IQ:%d\n", q);
+                       return -EINVAL;
+               }
+       }
+       otx_ep_dbg("Num IQs:%d freed\n", otx_epvf->nb_tx_queues);
+
        return 0;
 }
 
@@ -257,6 +388,8 @@ otx_ep_eth_dev_uninit(struct rte_eth_dev *eth_dev)
        otx_epdev_exit(eth_dev);
 
        eth_dev->dev_ops = NULL;
+       eth_dev->rx_pkt_burst = NULL;
+       eth_dev->tx_pkt_burst = NULL;
 
        return 0;
 }
@@ -330,4 +463,4 @@ static struct rte_pci_driver rte_otx_ep_pmd = {
 RTE_PMD_REGISTER_PCI(net_otx_ep, rte_otx_ep_pmd);
 RTE_PMD_REGISTER_PCI_TABLE(net_otx_ep, pci_id_otx_ep_map);
 RTE_PMD_REGISTER_KMOD_DEP(net_otx_ep, "* igb_uio | vfio-pci");
-RTE_LOG_REGISTER(otx_net_ep_logtype, pmd.net.octeontx_ep, NOTICE);
+RTE_LOG_REGISTER_DEFAULT(otx_net_ep_logtype, NOTICE);