eal/ppc: fix global memory barrier
authorDekel Peled <dekelp@mellanox.com>
Mon, 18 Mar 2019 12:58:13 +0000 (14:58 +0200)
committerThomas Monjalon <thomas@monjalon.net>
Thu, 28 Mar 2019 22:48:28 +0000 (23:48 +0100)
commit8015c5593acc3ed490d75c70ff67961b7e278e38
treea55ffbcb9ca84f8024db9b6e23430dda4ba347c7
parenta1c6b707866d82337ddb7b79e6b316840d8d9a3c
eal/ppc: fix global memory barrier

From previous patch description: "to improve performance on PPC64,
use light weight sync instruction instead of sync instruction."

Excerpt from IBM doc [1], section "Memory barrier instructions":
"The second form of the sync instruction is light-weight sync,
or lwsync.
This form is used to control ordering for storage accesses to system
memory only. It does not create a memory barrier for accesses to
device memory."

This patch removes the use of lwsync, so calls to rte_wmb() and
rte_rmb() will provide correct memory barrier to ensure order of
accesses to system memory and device memory.

[1] https://www.ibm.com/developerworks/systems/articles/powerpc.html

Fixes: d23a6bd04d72 ("eal/ppc: fix memory barrier for IBM POWER")
Cc: stable@dpdk.org
Signed-off-by: Dekel Peled <dekelp@mellanox.com>
lib/librte_eal/common/include/arch/ppc_64/rte_atomic.h