aversive/parts/ATmega48.h

   1 /*
   2  *  Copyright Droids Corporation, Microb Technology, Eirbot (2009)
   3  *
   4  *  This program is free software; you can redistribute it and/or modify
   5  *  it under the terms of the GNU General Public License as published by
   6  *  the Free Software Foundation; either version 2 of the License, or
   7  *  (at your option) any later version.
   8  *
   9  *  This program is distributed in the hope that it will be useful,
  10  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  *  GNU General Public License for more details.
  13  *
  14  *  You should have received a copy of the GNU General Public License
  15  *  along with this program; if not, write to the Free Software
  16  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  17  *
  18  *  Revision : $Id $
  19  *
  20  */
  21
  22 /* WARNING : this file is automatically generated by scripts.
  23  * You should not edit it. If you find something wrong in it,
  24  * write to zer0@droids-corp.org */
  25
  26
  27 /* prescalers timer 0 */
  28 #define TIMER0_PRESCALER_DIV_0          0
  29 #define TIMER0_PRESCALER_DIV_1          1
  30 #define TIMER0_PRESCALER_DIV_8          2
  31 #define TIMER0_PRESCALER_DIV_64         3
  32 #define TIMER0_PRESCALER_DIV_256        4
  33 #define TIMER0_PRESCALER_DIV_1024       5
  34 #define TIMER0_PRESCALER_DIV_FALL       6
  35 #define TIMER0_PRESCALER_DIV_RISE       7
  36
  37 #define TIMER0_PRESCALER_REG_0          0
  38 #define TIMER0_PRESCALER_REG_1          1
  39 #define TIMER0_PRESCALER_REG_2          8
  40 #define TIMER0_PRESCALER_REG_3          64
  41 #define TIMER0_PRESCALER_REG_4          256
  42 #define TIMER0_PRESCALER_REG_5          1024
  43 #define TIMER0_PRESCALER_REG_6          -1
  44 #define TIMER0_PRESCALER_REG_7          -2
  45
  46 /* prescalers timer 1 */
  47 #define TIMER1_PRESCALER_DIV_0          0
  48 #define TIMER1_PRESCALER_DIV_1          1
  49 #define TIMER1_PRESCALER_DIV_8          2
  50 #define TIMER1_PRESCALER_DIV_64         3
  51 #define TIMER1_PRESCALER_DIV_256        4
  52 #define TIMER1_PRESCALER_DIV_1024       5
  53 #define TIMER1_PRESCALER_DIV_FALL       6
  54 #define TIMER1_PRESCALER_DIV_RISE       7
  55
  56 #define TIMER1_PRESCALER_REG_0          0
  57 #define TIMER1_PRESCALER_REG_1          1
  58 #define TIMER1_PRESCALER_REG_2          8
  59 #define TIMER1_PRESCALER_REG_3          64
  60 #define TIMER1_PRESCALER_REG_4          256
  61 #define TIMER1_PRESCALER_REG_5          1024
  62 #define TIMER1_PRESCALER_REG_6          -1
  63 #define TIMER1_PRESCALER_REG_7          -2
  64
  65 /* prescalers timer 2 */
  66 #define TIMER2_PRESCALER_DIV_0          0
  67 #define TIMER2_PRESCALER_DIV_1          1
  68 #define TIMER2_PRESCALER_DIV_8          2
  69 #define TIMER2_PRESCALER_DIV_32         3
  70 #define TIMER2_PRESCALER_DIV_64         4
  71 #define TIMER2_PRESCALER_DIV_128        5
  72 #define TIMER2_PRESCALER_DIV_256        6
  73 #define TIMER2_PRESCALER_DIV_1024       7
  74
  75 #define TIMER2_PRESCALER_REG_0          0
  76 #define TIMER2_PRESCALER_REG_1          1
  77 #define TIMER2_PRESCALER_REG_2          8
  78 #define TIMER2_PRESCALER_REG_3          32
  79 #define TIMER2_PRESCALER_REG_4          64
  80 #define TIMER2_PRESCALER_REG_5          128
  81 #define TIMER2_PRESCALER_REG_6          256
  82 #define TIMER2_PRESCALER_REG_7          1024
  83
  84
  85 /* available timers */
  86 #define TIMER0_AVAILABLE
  87 #define TIMER0A_AVAILABLE
  88 #define TIMER0B_AVAILABLE
  89 #define TIMER1_AVAILABLE
  90 #define TIMER1A_AVAILABLE
  91 #define TIMER1B_AVAILABLE
  92 #define TIMER2_AVAILABLE
  93 #define TIMER2A_AVAILABLE
  94 #define TIMER2B_AVAILABLE
  95
  96 /* overflow interrupt number */
  97 #define SIG_OVERFLOW0_NUM 0
  98 #define SIG_OVERFLOW1_NUM 1
  99 #define SIG_OVERFLOW2_NUM 2
 100 #define SIG_OVERFLOW_TOTAL_NUM 3
 101
 102 /* output compare interrupt number */
 103 #define SIG_OUTPUT_COMPARE0A_NUM 0
 104 #define SIG_OUTPUT_COMPARE0B_NUM 1
 105 #define SIG_OUTPUT_COMPARE1A_NUM 2
 106 #define SIG_OUTPUT_COMPARE1B_NUM 3
 107 #define SIG_OUTPUT_COMPARE2A_NUM 4
 108 #define SIG_OUTPUT_COMPARE2B_NUM 5
 109 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 6
 110
 111 /* Pwm nums */
 112 #define PWM0A_NUM 0
 113 #define PWM0B_NUM 1
 114 #define PWM1A_NUM 2
 115 #define PWM1B_NUM 3
 116 #define PWM2A_NUM 4
 117 #define PWM2B_NUM 5
 118 #define PWM_TOTAL_NUM 6
 119
 120 /* input capture interrupt number */
 121 #define SIG_INPUT_CAPTURE1_NUM 0
 122 #define SIG_INPUT_CAPTURE_TOTAL_NUM 1
 123
 124
 125 /* ADMUX */
 126 #define MUX0_REG             ADMUX
 127 #define MUX1_REG             ADMUX
 128 #define MUX2_REG             ADMUX
 129 #define MUX3_REG             ADMUX
 130 #define ADLAR_REG            ADMUX
 131 #define REFS0_REG            ADMUX
 132 #define REFS1_REG            ADMUX
 133
 134 /* WDTCSR */
 135 #define WDP0_REG             WDTCSR
 136 #define WDP1_REG             WDTCSR
 137 #define WDP2_REG             WDTCSR
 138 #define WDE_REG              WDTCSR
 139 #define WDCE_REG             WDTCSR
 140 #define WDP3_REG             WDTCSR
 141 #define WDIE_REG             WDTCSR
 142 #define WDIF_REG             WDTCSR
 143
 144 /* EEDR */
 145 #define EEDR0_REG            EEDR
 146 #define EEDR1_REG            EEDR
 147 #define EEDR2_REG            EEDR
 148 #define EEDR3_REG            EEDR
 149 #define EEDR4_REG            EEDR
 150 #define EEDR5_REG            EEDR
 151 #define EEDR6_REG            EEDR
 152 #define EEDR7_REG            EEDR
 153
 154 /* ACSR */
 155 #define ACIS0_REG            ACSR
 156 #define ACIS1_REG            ACSR
 157 #define ACIC_REG             ACSR
 158 #define ACIE_REG             ACSR
 159 #define ACI_REG              ACSR
 160 #define ACO_REG              ACSR
 161 #define ACBG_REG             ACSR
 162 #define ACD_REG              ACSR
 163
 164 /* OCR2B */
 165 #define OCR2B_0_REG          OCR2B
 166 #define OCR2B_1_REG          OCR2B
 167 #define OCR2B_2_REG          OCR2B
 168 #define OCR2B_3_REG          OCR2B
 169 #define OCR2B_4_REG          OCR2B
 170 #define OCR2B_5_REG          OCR2B
 171 #define OCR2B_6_REG          OCR2B
 172 #define OCR2B_7_REG          OCR2B
 173
 174 /* OCR2A */
 175 #define OCR2A_0_REG          OCR2A
 176 #define OCR2A_1_REG          OCR2A
 177 #define OCR2A_2_REG          OCR2A
 178 #define OCR2A_3_REG          OCR2A
 179 #define OCR2A_4_REG          OCR2A
 180 #define OCR2A_5_REG          OCR2A
 181 #define OCR2A_6_REG          OCR2A
 182 #define OCR2A_7_REG          OCR2A
 183
 184 /* SPDR */
 185 #define SPDR0_REG            SPDR
 186 #define SPDR1_REG            SPDR
 187 #define SPDR2_REG            SPDR
 188 #define SPDR3_REG            SPDR
 189 #define SPDR4_REG            SPDR
 190 #define SPDR5_REG            SPDR
 191 #define SPDR6_REG            SPDR
 192 #define SPDR7_REG            SPDR
 193
 194 /* SPSR */
 195 #define SPI2X_REG            SPSR
 196 #define WCOL_REG             SPSR
 197 #define SPIF_REG             SPSR
 198
 199 /* SPH */
 200 #define SP8_REG              SPH
 201 #define SP9_REG              SPH
 202
 203 /* ICR1L */
 204 #define ICR1L0_REG           ICR1L
 205 #define ICR1L1_REG           ICR1L
 206 #define ICR1L2_REG           ICR1L
 207 #define ICR1L3_REG           ICR1L
 208 #define ICR1L4_REG           ICR1L
 209 #define ICR1L5_REG           ICR1L
 210 #define ICR1L6_REG           ICR1L
 211 #define ICR1L7_REG           ICR1L
 212
 213 /* PRR */
 214 #define PRADC_REG            PRR
 215 #define PRUSART0_REG         PRR
 216 #define PRSPI_REG            PRR
 217 #define PRTIM1_REG           PRR
 218 #define PRTIM0_REG           PRR
 219 #define PRTIM2_REG           PRR
 220 #define PRTWI_REG            PRR
 221
 222 /* UCSR0A */
 223 #define MPCM0_REG            UCSR0A
 224 #define U2X0_REG             UCSR0A
 225 #define UPE0_REG             UCSR0A
 226 #define DOR0_REG             UCSR0A
 227 #define FE0_REG              UCSR0A
 228 #define UDRE0_REG            UCSR0A
 229 #define TXC0_REG             UCSR0A
 230 #define RXC0_REG             UCSR0A
 231
 232 /* PORTD */
 233 #define PORTD0_REG           PORTD
 234 #define PORTD1_REG           PORTD
 235 #define PORTD2_REG           PORTD
 236 #define PORTD3_REG           PORTD
 237 #define PORTD4_REG           PORTD
 238 #define PORTD5_REG           PORTD
 239 #define PORTD6_REG           PORTD
 240 #define PORTD7_REG           PORTD
 241
 242 /* UCSR0B */
 243 #define TXB80_REG            UCSR0B
 244 #define RXB80_REG            UCSR0B
 245 #define UCSZ02_REG           UCSR0B
 246 #define TXEN0_REG            UCSR0B
 247 #define RXEN0_REG            UCSR0B
 248 #define UDRIE0_REG           UCSR0B
 249 #define TXCIE0_REG           UCSR0B
 250 #define RXCIE0_REG           UCSR0B
 251
 252 /* PORTB */
 253 #define PORTB0_REG           PORTB
 254 #define PORTB1_REG           PORTB
 255 #define PORTB2_REG           PORTB
 256 #define PORTB3_REG           PORTB
 257 #define PORTB4_REG           PORTB
 258 #define PORTB5_REG           PORTB
 259 #define PORTB6_REG           PORTB
 260 #define PORTB7_REG           PORTB
 261
 262 /* PORTC */
 263 #define PORTC0_REG           PORTC
 264 #define PORTC1_REG           PORTC
 265 #define PORTC2_REG           PORTC
 266 #define PORTC3_REG           PORTC
 267 #define PORTC4_REG           PORTC
 268 #define PORTC5_REG           PORTC
 269 #define PORTC6_REG           PORTC
 270
 271 /* UDR0 */
 272 #define UDR0_0_REG           UDR0
 273 #define UDR0_1_REG           UDR0
 274 #define UDR0_2_REG           UDR0
 275 #define UDR0_3_REG           UDR0
 276 #define UDR0_4_REG           UDR0
 277 #define UDR0_5_REG           UDR0
 278 #define UDR0_6_REG           UDR0
 279 #define UDR0_7_REG           UDR0
 280
 281 /* EICRA */
 282 #define ISC00_REG            EICRA
 283 #define ISC01_REG            EICRA
 284 #define ISC10_REG            EICRA
 285 #define ISC11_REG            EICRA
 286
 287 /* DIDR0 */
 288 #define ADC0D_REG            DIDR0
 289 #define ADC1D_REG            DIDR0
 290 #define ADC2D_REG            DIDR0
 291 #define ADC3D_REG            DIDR0
 292 #define ADC4D_REG            DIDR0
 293 #define ADC5D_REG            DIDR0
 294
 295 /* DIDR1 */
 296 #define AIN0D_REG            DIDR1
 297 #define AIN1D_REG            DIDR1
 298
 299 /* ASSR */
 300 #define TCR2BUB_REG          ASSR
 301 #define TCR2AUB_REG          ASSR
 302 #define OCR2BUB_REG          ASSR
 303 #define OCR2AUB_REG          ASSR
 304 #define TCN2UB_REG           ASSR
 305 #define AS2_REG              ASSR
 306 #define EXCLK_REG            ASSR
 307
 308 /* CLKPR */
 309 #define CLKPS0_REG           CLKPR
 310 #define CLKPS1_REG           CLKPR
 311 #define CLKPS2_REG           CLKPR
 312 #define CLKPS3_REG           CLKPR
 313 #define CLKPCE_REG           CLKPR
 314
 315 /* SREG */
 316 #define C_REG                SREG
 317 #define Z_REG                SREG
 318 #define N_REG                SREG
 319 #define V_REG                SREG
 320 #define S_REG                SREG
 321 #define H_REG                SREG
 322 #define T_REG                SREG
 323 #define I_REG                SREG
 324
 325 /* DDRB */
 326 #define DDB0_REG             DDRB
 327 #define DDB1_REG             DDRB
 328 #define DDB2_REG             DDRB
 329 #define DDB3_REG             DDRB
 330 #define DDB4_REG             DDRB
 331 #define DDB5_REG             DDRB
 332 #define DDB6_REG             DDRB
 333 #define DDB7_REG             DDRB
 334
 335 /* DDRC */
 336 #define DDC0_REG             DDRC
 337 #define DDC1_REG             DDRC
 338 #define DDC2_REG             DDRC
 339 #define DDC3_REG             DDRC
 340 #define DDC4_REG             DDRC
 341 #define DDC5_REG             DDRC
 342 #define DDC6_REG             DDRC
 343
 344 /* TCCR1A */
 345 #define WGM10_REG            TCCR1A
 346 #define WGM11_REG            TCCR1A
 347 #define COM1B0_REG           TCCR1A
 348 #define COM1B1_REG           TCCR1A
 349 #define COM1A0_REG           TCCR1A
 350 #define COM1A1_REG           TCCR1A
 351
 352 /* TCCR1C */
 353 #define FOC1B_REG            TCCR1C
 354 #define FOC1A_REG            TCCR1C
 355
 356 /* TCCR1B */
 357 #define CS10_REG             TCCR1B
 358 #define CS11_REG             TCCR1B
 359 #define CS12_REG             TCCR1B
 360 #define WGM12_REG            TCCR1B
 361 #define WGM13_REG            TCCR1B
 362 #define ICES1_REG            TCCR1B
 363 #define ICNC1_REG            TCCR1B
 364
 365 /* OSCCAL */
 366 #define CAL0_REG             OSCCAL
 367 #define CAL1_REG             OSCCAL
 368 #define CAL2_REG             OSCCAL
 369 #define CAL3_REG             OSCCAL
 370 #define CAL4_REG             OSCCAL
 371 #define CAL5_REG             OSCCAL
 372 #define CAL6_REG             OSCCAL
 373 #define CAL7_REG             OSCCAL
 374
 375 /* GPIOR1 */
 376 #define GPIOR10_REG          GPIOR1
 377 #define GPIOR11_REG          GPIOR1
 378 #define GPIOR12_REG          GPIOR1
 379 #define GPIOR13_REG          GPIOR1
 380 #define GPIOR14_REG          GPIOR1
 381 #define GPIOR15_REG          GPIOR1
 382 #define GPIOR16_REG          GPIOR1
 383 #define GPIOR17_REG          GPIOR1
 384
 385 /* GPIOR0 */
 386 #define GPIOR00_REG          GPIOR0
 387 #define GPIOR01_REG          GPIOR0
 388 #define GPIOR02_REG          GPIOR0
 389 #define GPIOR03_REG          GPIOR0
 390 #define GPIOR04_REG          GPIOR0
 391 #define GPIOR05_REG          GPIOR0
 392 #define GPIOR06_REG          GPIOR0
 393 #define GPIOR07_REG          GPIOR0
 394
 395 /* GPIOR2 */
 396 #define GPIOR20_REG          GPIOR2
 397 #define GPIOR21_REG          GPIOR2
 398 #define GPIOR22_REG          GPIOR2
 399 #define GPIOR23_REG          GPIOR2
 400 #define GPIOR24_REG          GPIOR2
 401 #define GPIOR25_REG          GPIOR2
 402 #define GPIOR26_REG          GPIOR2
 403 #define GPIOR27_REG          GPIOR2
 404
 405 /* PCICR */
 406 #define PCIE0_REG            PCICR
 407 #define PCIE1_REG            PCICR
 408 #define PCIE2_REG            PCICR
 409
 410 /* TCNT2 */
 411 #define TCNT2_0_REG          TCNT2
 412 #define TCNT2_1_REG          TCNT2
 413 #define TCNT2_2_REG          TCNT2
 414 #define TCNT2_3_REG          TCNT2
 415 #define TCNT2_4_REG          TCNT2
 416 #define TCNT2_5_REG          TCNT2
 417 #define TCNT2_6_REG          TCNT2
 418 #define TCNT2_7_REG          TCNT2
 419
 420 /* TCNT0 */
 421 #define TCNT0_0_REG          TCNT0
 422 #define TCNT0_1_REG          TCNT0
 423 #define TCNT0_2_REG          TCNT0
 424 #define TCNT0_3_REG          TCNT0
 425 #define TCNT0_4_REG          TCNT0
 426 #define TCNT0_5_REG          TCNT0
 427 #define TCNT0_6_REG          TCNT0
 428 #define TCNT0_7_REG          TCNT0
 429
 430 /* TWAR */
 431 #define TWGCE_REG            TWAR
 432 #define TWA0_REG             TWAR
 433 #define TWA1_REG             TWAR
 434 #define TWA2_REG             TWAR
 435 #define TWA3_REG             TWAR
 436 #define TWA4_REG             TWAR
 437 #define TWA5_REG             TWAR
 438 #define TWA6_REG             TWAR
 439
 440 /* TCCR0B */
 441 #define CS00_REG             TCCR0B
 442 #define CS01_REG             TCCR0B
 443 #define CS02_REG             TCCR0B
 444 #define WGM02_REG            TCCR0B
 445 #define FOC0B_REG            TCCR0B
 446 #define FOC0A_REG            TCCR0B
 447
 448 /* TCCR0A */
 449 #define WGM00_REG            TCCR0A
 450 #define WGM01_REG            TCCR0A
 451 #define COM0B0_REG           TCCR0A
 452 #define COM0B1_REG           TCCR0A
 453 #define COM0A0_REG           TCCR0A
 454 #define COM0A1_REG           TCCR0A
 455
 456 /* TIFR2 */
 457 #define TOV2_REG             TIFR2
 458 #define OCF2A_REG            TIFR2
 459 #define OCF2B_REG            TIFR2
 460
 461 /* TIFR0 */
 462 #define TOV0_REG             TIFR0
 463 #define OCF0A_REG            TIFR0
 464 #define OCF0B_REG            TIFR0
 465
 466 /* TIFR1 */
 467 #define TOV1_REG             TIFR1
 468 #define OCF1A_REG            TIFR1
 469 #define OCF1B_REG            TIFR1
 470 #define ICF1_REG             TIFR1
 471
 472 /* GTCCR */
 473 #define PSRSYNC_REG          GTCCR
 474 #define TSM_REG              GTCCR
 475 #define PSRASY_REG           GTCCR
 476
 477 /* TWBR */
 478 #define TWBR0_REG            TWBR
 479 #define TWBR1_REG            TWBR
 480 #define TWBR2_REG            TWBR
 481 #define TWBR3_REG            TWBR
 482 #define TWBR4_REG            TWBR
 483 #define TWBR5_REG            TWBR
 484 #define TWBR6_REG            TWBR
 485 #define TWBR7_REG            TWBR
 486
 487 /* ICR1H */
 488 #define ICR1H0_REG           ICR1H
 489 #define ICR1H1_REG           ICR1H
 490 #define ICR1H2_REG           ICR1H
 491 #define ICR1H3_REG           ICR1H
 492 #define ICR1H4_REG           ICR1H
 493 #define ICR1H5_REG           ICR1H
 494 #define ICR1H6_REG           ICR1H
 495 #define ICR1H7_REG           ICR1H
 496
 497 /* OCR1BL */
 498 #define OCR1BL0_REG          OCR1BL
 499 #define OCR1BL1_REG          OCR1BL
 500 #define OCR1BL2_REG          OCR1BL
 501 #define OCR1BL3_REG          OCR1BL
 502 #define OCR1BL4_REG          OCR1BL
 503 #define OCR1BL5_REG          OCR1BL
 504 #define OCR1BL6_REG          OCR1BL
 505 #define OCR1BL7_REG          OCR1BL
 506
 507 /* PCIFR */
 508 #define PCIF0_REG            PCIFR
 509 #define PCIF1_REG            PCIFR
 510 #define PCIF2_REG            PCIFR
 511
 512 /* SPL */
 513 #define SP0_REG              SPL
 514 #define SP1_REG              SPL
 515 #define SP2_REG              SPL
 516 #define SP3_REG              SPL
 517 #define SP4_REG              SPL
 518 #define SP5_REG              SPL
 519 #define SP6_REG              SPL
 520 #define SP7_REG              SPL
 521
 522 /* OCR1BH */
 523 #define OCR1BH0_REG          OCR1BH
 524 #define OCR1BH1_REG          OCR1BH
 525 #define OCR1BH2_REG          OCR1BH
 526 #define OCR1BH3_REG          OCR1BH
 527 #define OCR1BH4_REG          OCR1BH
 528 #define OCR1BH5_REG          OCR1BH
 529 #define OCR1BH6_REG          OCR1BH
 530 #define OCR1BH7_REG          OCR1BH
 531
 532 /* EECR */
 533 #define EERE_REG             EECR
 534 #define EEPE_REG             EECR
 535 #define EEMPE_REG            EECR
 536 #define EERIE_REG            EECR
 537 #define EEPM0_REG            EECR
 538 #define EEPM1_REG            EECR
 539
 540 /* SMCR */
 541 #define SE_REG               SMCR
 542 #define SM0_REG              SMCR
 543 #define SM1_REG              SMCR
 544 #define SM2_REG              SMCR
 545
 546 /* TWCR */
 547 #define TWIE_REG             TWCR
 548 #define TWEN_REG             TWCR
 549 #define TWWC_REG             TWCR
 550 #define TWSTO_REG            TWCR
 551 #define TWSTA_REG            TWCR
 552 #define TWEA_REG             TWCR
 553 #define TWINT_REG            TWCR
 554
 555 /* TCCR2A */
 556 #define WGM20_REG            TCCR2A
 557 #define WGM21_REG            TCCR2A
 558 #define COM2B0_REG           TCCR2A
 559 #define COM2B1_REG           TCCR2A
 560 #define COM2A0_REG           TCCR2A
 561 #define COM2A1_REG           TCCR2A
 562
 563 /* TCCR2B */
 564 #define CS20_REG             TCCR2B
 565 #define CS21_REG             TCCR2B
 566 #define CS22_REG             TCCR2B
 567 #define WGM22_REG            TCCR2B
 568 #define FOC2B_REG            TCCR2B
 569 #define FOC2A_REG            TCCR2B
 570
 571 /* UBRR0H */
 572 #define UBRR8_REG            UBRR0H
 573 #define UBRR9_REG            UBRR0H
 574 #define UBRR10_REG           UBRR0H
 575 #define UBRR11_REG           UBRR0H
 576
 577 /* UBRR0L */
 578 #define UBRR0_REG            UBRR0L
 579 #define UBRR1_REG            UBRR0L
 580 #define UBRR2_REG            UBRR0L
 581 #define UBRR3_REG            UBRR0L
 582 #define UBRR4_REG            UBRR0L
 583 #define UBRR5_REG            UBRR0L
 584 #define UBRR6_REG            UBRR0L
 585 #define UBRR7_REG            UBRR0L
 586
 587 /* TWSR */
 588 #define TWPS0_REG            TWSR
 589 #define TWPS1_REG            TWSR
 590 #define TWS3_REG             TWSR
 591 #define TWS4_REG             TWSR
 592 #define TWS5_REG             TWSR
 593 #define TWS6_REG             TWSR
 594 #define TWS7_REG             TWSR
 595
 596 /* EEARL */
 597 #define EEAR0_REG            EEARL
 598 #define EEAR1_REG            EEARL
 599 #define EEAR2_REG            EEARL
 600 #define EEAR3_REG            EEARL
 601 #define EEAR4_REG            EEARL
 602 #define EEAR5_REG            EEARL
 603 #define EEAR6_REG            EEARL
 604 #define EEAR7_REG            EEARL
 605
 606 /* MCUCR */
 607 #define PUD_REG              MCUCR
 608
 609 /* MCUSR */
 610 #define PORF_REG             MCUSR
 611 #define EXTRF_REG            MCUSR
 612 #define BORF_REG             MCUSR
 613 #define WDRF_REG             MCUSR
 614
 615 /* TWDR */
 616 #define TWD0_REG             TWDR
 617 #define TWD1_REG             TWDR
 618 #define TWD2_REG             TWDR
 619 #define TWD3_REG             TWDR
 620 #define TWD4_REG             TWDR
 621 #define TWD5_REG             TWDR
 622 #define TWD6_REG             TWDR
 623 #define TWD7_REG             TWDR
 624
 625 /* OCR1AH */
 626 #define OCR1AH0_REG          OCR1AH
 627 #define OCR1AH1_REG          OCR1AH
 628 #define OCR1AH2_REG          OCR1AH
 629 #define OCR1AH3_REG          OCR1AH
 630 #define OCR1AH4_REG          OCR1AH
 631 #define OCR1AH5_REG          OCR1AH
 632 #define OCR1AH6_REG          OCR1AH
 633 #define OCR1AH7_REG          OCR1AH
 634
 635 /* ADCSRA */
 636 #define ADPS0_REG            ADCSRA
 637 #define ADPS1_REG            ADCSRA
 638 #define ADPS2_REG            ADCSRA
 639 #define ADIE_REG             ADCSRA
 640 #define ADIF_REG             ADCSRA
 641 #define ADATE_REG            ADCSRA
 642 #define ADSC_REG             ADCSRA
 643 #define ADEN_REG             ADCSRA
 644
 645 /* ADCSRB */
 646 #define ADTS0_REG            ADCSRB
 647 #define ADTS1_REG            ADCSRB
 648 #define ADTS2_REG            ADCSRB
 649 #define ACME_REG             ADCSRB
 650
 651 /* OCR0A */
 652 #define OCROA_0_REG          OCR0A
 653 #define OCROA_1_REG          OCR0A
 654 #define OCROA_2_REG          OCR0A
 655 #define OCROA_3_REG          OCR0A
 656 #define OCROA_4_REG          OCR0A
 657 #define OCROA_5_REG          OCR0A
 658 #define OCROA_6_REG          OCR0A
 659 #define OCROA_7_REG          OCR0A
 660
 661 /* OCR0B */
 662 #define OCR0B_0_REG          OCR0B
 663 #define OCR0B_1_REG          OCR0B
 664 #define OCR0B_2_REG          OCR0B
 665 #define OCR0B_3_REG          OCR0B
 666 #define OCR0B_4_REG          OCR0B
 667 #define OCR0B_5_REG          OCR0B
 668 #define OCR0B_6_REG          OCR0B
 669 #define OCR0B_7_REG          OCR0B
 670
 671 /* TCNT1L */
 672 #define TCNT1L0_REG          TCNT1L
 673 #define TCNT1L1_REG          TCNT1L
 674 #define TCNT1L2_REG          TCNT1L
 675 #define TCNT1L3_REG          TCNT1L
 676 #define TCNT1L4_REG          TCNT1L
 677 #define TCNT1L5_REG          TCNT1L
 678 #define TCNT1L6_REG          TCNT1L
 679 #define TCNT1L7_REG          TCNT1L
 680
 681 /* DDRD */
 682 #define DDD0_REG             DDRD
 683 #define DDD1_REG             DDRD
 684 #define DDD2_REG             DDRD
 685 #define DDD3_REG             DDRD
 686 #define DDD4_REG             DDRD
 687 #define DDD5_REG             DDRD
 688 #define DDD6_REG             DDRD
 689 #define DDD7_REG             DDRD
 690
 691 /* UCSR0C */
 692 #define UCPOL0_REG           UCSR0C
 693 #define UCSZ00_REG           UCSR0C
 694 #define UCSZ01_REG           UCSR0C
 695 #define USBS0_REG            UCSR0C
 696 #define UPM00_REG            UCSR0C
 697 #define UPM01_REG            UCSR0C
 698 #define UMSEL00_REG          UCSR0C
 699 #define UMSEL01_REG          UCSR0C
 700
 701 /* SPMCSR */
 702 #define SELFPRGEN_REG        SPMCSR
 703 #define PGERS_REG            SPMCSR
 704 #define PGWRT_REG            SPMCSR
 705 #define BLBSET_REG           SPMCSR
 706 #define RWWSRE_REG           SPMCSR
 707 #define RWWSB_REG            SPMCSR
 708 #define SPMIE_REG            SPMCSR
 709
 710 /* TCNT1H */
 711 #define TCNT1H0_REG          TCNT1H
 712 #define TCNT1H1_REG          TCNT1H
 713 #define TCNT1H2_REG          TCNT1H
 714 #define TCNT1H3_REG          TCNT1H
 715 #define TCNT1H4_REG          TCNT1H
 716 #define TCNT1H5_REG          TCNT1H
 717 #define TCNT1H6_REG          TCNT1H
 718 #define TCNT1H7_REG          TCNT1H
 719
 720 /* ADCL */
 721 #define ADCL0_REG            ADCL
 722 #define ADCL1_REG            ADCL
 723 #define ADCL2_REG            ADCL
 724 #define ADCL3_REG            ADCL
 725 #define ADCL4_REG            ADCL
 726 #define ADCL5_REG            ADCL
 727 #define ADCL6_REG            ADCL
 728 #define ADCL7_REG            ADCL
 729
 730 /* ADCH */
 731 #define ADCH0_REG            ADCH
 732 #define ADCH1_REG            ADCH
 733 #define ADCH2_REG            ADCH
 734 #define ADCH3_REG            ADCH
 735 #define ADCH4_REG            ADCH
 736 #define ADCH5_REG            ADCH
 737 #define ADCH6_REG            ADCH
 738 #define ADCH7_REG            ADCH
 739
 740 /* TIMSK2 */
 741 #define TOIE2_REG            TIMSK2
 742 #define OCIE2A_REG           TIMSK2
 743 #define OCIE2B_REG           TIMSK2
 744
 745 /* EIMSK */
 746 #define INT0_REG             EIMSK
 747 #define INT1_REG             EIMSK
 748
 749 /* TIMSK0 */
 750 #define TOIE0_REG            TIMSK0
 751 #define OCIE0A_REG           TIMSK0
 752 #define OCIE0B_REG           TIMSK0
 753
 754 /* TIMSK1 */
 755 #define TOIE1_REG            TIMSK1
 756 #define OCIE1A_REG           TIMSK1
 757 #define OCIE1B_REG           TIMSK1
 758 #define ICIE1_REG            TIMSK1
 759
 760 /* PCMSK0 */
 761 #define PCINT0_REG           PCMSK0
 762 #define PCINT1_REG           PCMSK0
 763 #define PCINT2_REG           PCMSK0
 764 #define PCINT3_REG           PCMSK0
 765 #define PCINT4_REG           PCMSK0
 766 #define PCINT5_REG           PCMSK0
 767 #define PCINT6_REG           PCMSK0
 768 #define PCINT7_REG           PCMSK0
 769
 770 /* PCMSK1 */
 771 #define PCINT8_REG           PCMSK1
 772 #define PCINT9_REG           PCMSK1
 773 #define PCINT10_REG          PCMSK1
 774 #define PCINT11_REG          PCMSK1
 775 #define PCINT12_REG          PCMSK1
 776 #define PCINT13_REG          PCMSK1
 777 #define PCINT14_REG          PCMSK1
 778
 779 /* PCMSK2 */
 780 #define PCINT16_REG          PCMSK2
 781 #define PCINT17_REG          PCMSK2
 782 #define PCINT18_REG          PCMSK2
 783 #define PCINT19_REG          PCMSK2
 784 #define PCINT20_REG          PCMSK2
 785 #define PCINT21_REG          PCMSK2
 786 #define PCINT22_REG          PCMSK2
 787 #define PCINT23_REG          PCMSK2
 788
 789 /* PINC */
 790 #define PINC0_REG            PINC
 791 #define PINC1_REG            PINC
 792 #define PINC2_REG            PINC
 793 #define PINC3_REG            PINC
 794 #define PINC4_REG            PINC
 795 #define PINC5_REG            PINC
 796 #define PINC6_REG            PINC
 797
 798 /* PINB */
 799 #define PINB0_REG            PINB
 800 #define PINB1_REG            PINB
 801 #define PINB2_REG            PINB
 802 #define PINB3_REG            PINB
 803 #define PINB4_REG            PINB
 804 #define PINB5_REG            PINB
 805 #define PINB6_REG            PINB
 806 #define PINB7_REG            PINB
 807
 808 /* EIFR */
 809 #define INTF0_REG            EIFR
 810 #define INTF1_REG            EIFR
 811
 812 /* PIND */
 813 #define PIND0_REG            PIND
 814 #define PIND1_REG            PIND
 815 #define PIND2_REG            PIND
 816 #define PIND3_REG            PIND
 817 #define PIND4_REG            PIND
 818 #define PIND5_REG            PIND
 819 #define PIND6_REG            PIND
 820 #define PIND7_REG            PIND
 821
 822 /* TWAMR */
 823 #define TWAM0_REG            TWAMR
 824 #define TWAM1_REG            TWAMR
 825 #define TWAM2_REG            TWAMR
 826 #define TWAM3_REG            TWAMR
 827 #define TWAM4_REG            TWAMR
 828 #define TWAM5_REG            TWAMR
 829 #define TWAM6_REG            TWAMR
 830
 831 /* OCR1AL */
 832 #define OCR1AL0_REG          OCR1AL
 833 #define OCR1AL1_REG          OCR1AL
 834 #define OCR1AL2_REG          OCR1AL
 835 #define OCR1AL3_REG          OCR1AL
 836 #define OCR1AL4_REG          OCR1AL
 837 #define OCR1AL5_REG          OCR1AL
 838 #define OCR1AL6_REG          OCR1AL
 839 #define OCR1AL7_REG          OCR1AL
 840
 841 /* SPCR */
 842 #define SPR0_REG             SPCR
 843 #define SPR1_REG             SPCR
 844 #define CPHA_REG             SPCR
 845 #define CPOL_REG             SPCR
 846 #define MSTR_REG             SPCR
 847 #define DORD_REG             SPCR
 848 #define SPE_REG              SPCR
 849 #define SPIE_REG             SPCR
 850
 851 /* pins mapping */
 852 #define ICP1_PORT PORTB
 853 #define ICP1_BIT 0
 854 #define CLKO_PORT PORTB
 855 #define CLKO_BIT 0
 856 #define PCINT0_PORT PORTB
 857 #define PCINT0_BIT 0
 858
 859 #define OC1A_PORT PORTB
 860 #define OC1A_BIT 1
 861 #define PCINT1_PORT PORTB
 862 #define PCINT1_BIT 1
 863
 864 #define SS_PORT PORTB
 865 #define SS_BIT 2
 866 #define OC1B_PORT PORTB
 867 #define OC1B_BIT 2
 868 #define PCINT2_PORT PORTB
 869 #define PCINT2_BIT 2
 870
 871 #define MOSI_PORT PORTB
 872 #define MOSI_BIT 3
 873 #define OC2A_PORT PORTB
 874 #define OC2A_BIT 3
 875 #define PCINT3_PORT PORTB
 876 #define PCINT3_BIT 3
 877
 878 #define MISO_PORT PORTB
 879 #define MISO_BIT 4
 880 #define PCINT4_PORT PORTB
 881 #define PCINT4_BIT 4
 882
 883 #define SCK_PORT PORTB
 884 #define SCK_BIT 5
 885 #define PCINT5_PORT PORTB
 886 #define PCINT5_BIT 5
 887
 888 #define XTAL1_PORT PORTB
 889 #define XTAL1_BIT 6
 890 #define TOSC1_PORT PORTB
 891 #define TOSC1_BIT 6
 892 #define PCINT6_PORT PORTB
 893 #define PCINT6_BIT 6
 894
 895 #define XTAL2_PORT PORTB
 896 #define XTAL2_BIT 7
 897 #define TOSC2_PORT PORTB
 898 #define TOSC2_BIT 7
 899 #define PCINT7_PORT PORTB
 900 #define PCINT7_BIT 7
 901
 902 #define ADC0_PORT PORTC
 903 #define ADC0_BIT 0
 904 #define PCINT8_PORT PORTC
 905 #define PCINT8_BIT 0
 906
 907 #define ADC1_PORT PORTC
 908 #define ADC1_BIT 1
 909 #define PCINT9_PORT PORTC
 910 #define PCINT9_BIT 1
 911
 912 #define ADC2_PORT PORTC
 913 #define ADC2_BIT 2
 914 #define PCINT10_PORT PORTC
 915 #define PCINT10_BIT 2
 916
 917 #define ADC3_PORT PORTC
 918 #define ADC3_BIT 3
 919 #define PCINT11_PORT PORTC
 920 #define PCINT11_BIT 3
 921
 922 #define ADC4_PORT PORTC
 923 #define ADC4_BIT 4
 924 #define SDA_PORT PORTC
 925 #define SDA_BIT 4
 926 #define PCINT12_PORT PORTC
 927 #define PCINT12_BIT 4
 928
 929 #define ADC5_PORT PORTC
 930 #define ADC5_BIT 5
 931 #define SCL_PORT PORTC
 932 #define SCL_BIT 5
 933 #define PCINT13_PORT PORTC
 934 #define PCINT13_BIT 5
 935
 936 #define RESET_PORT PORTC
 937 #define RESET_BIT 6
 938 #define PCINT14_PORT PORTC
 939 #define PCINT14_BIT 6
 940
 941 #define RXD_PORT PORTD
 942 #define RXD_BIT 0
 943 #define PCINT16_PORT PORTD
 944 #define PCINT16_BIT 0
 945
 946 #define TXD_PORT PORTD
 947 #define TXD_BIT 1
 948 #define PCINT17_PORT PORTD
 949 #define PCINT17_BIT 1
 950
 951 #define INT0_PORT PORTD
 952 #define INT0_BIT 2
 953 #define PCINT18_PORT PORTD
 954 #define PCINT18_BIT 2
 955
 956 #define PCINT19_PORT PORTD
 957 #define PCINT19_BIT 3
 958 #define OC2B_PORT PORTD
 959 #define OC2B_BIT 3
 960 #define INT1_PORT PORTD
 961 #define INT1_BIT 3
 962
 963 #define XCK_PORT PORTD
 964 #define XCK_BIT 4
 965 #define T0_PORT PORTD
 966 #define T0_BIT 4
 967 #define PCINT20_PORT PORTD
 968 #define PCINT20_BIT 4
 969
 970 #define T1_PORT PORTD
 971 #define T1_BIT 5
 972 #define OC0B_PORT PORTD
 973 #define OC0B_BIT 5
 974 #define PCINT21_PORT PORTD
 975 #define PCINT21_BIT 5
 976
 977 #define AIN0_PORT PORTD
 978 #define AIN0_BIT 6
 979 #define OC0A_PORT PORTD
 980 #define OC0A_BIT 6
 981 #define PCINT22_PORT PORTD
 982 #define PCINT22_BIT 6
 983
 984 #define AIN1_PORT PORTD
 985 #define AIN1_BIT 7
 986 #define PCINT23_PORT PORTD
 987 #define PCINT23_BIT 7
 988
 989