/* SPDX-License-Identifier: BSD-3-Clause
*
* Copyright (c) 2016 Freescale Semiconductor, Inc. All rights reserved.
- * Copyright 2016-2018 NXP
+ * Copyright 2016-2019 NXP
*
*/
#include <unistd.h>
#include <sys/ioctl.h>
#include <sys/stat.h>
#include <sys/mman.h>
-#include <sys/syscall.h>
#include <sys/epoll.h>
-#include<sys/eventfd.h>
+#include <sys/eventfd.h>
+#include <sys/syscall.h>
#include <rte_mbuf.h>
-#include <rte_ethdev_driver.h>
+#include <ethdev_driver.h>
#include <rte_malloc.h>
#include <rte_memcpy.h>
#include <rte_string_fns.h>
/* Variable to store DPAA2 EQCR size */
uint8_t dpaa2_eqcr_size;
+/* Variable to hold the portal_key, once created.*/
+static pthread_key_t dpaa2_portal_key;
+
/*Stashing Macros default for LS208x*/
static int dpaa2_core_cluster_base = 0x04;
static int dpaa2_cluster_sz = 2;
* Cluster 4 (ID = x07) : CPU14, CPU15;
*/
+static int
+dpaa2_get_core_id(void)
+{
+ rte_cpuset_t cpuset;
+ int i, ret, cpu_id = -1;
+
+ ret = pthread_getaffinity_np(pthread_self(), sizeof(cpu_set_t),
+ &cpuset);
+ if (ret) {
+ DPAA2_BUS_ERR("pthread_getaffinity_np() failed");
+ return ret;
+ }
+
+ for (i = 0; i < RTE_MAX_LCORE; i++) {
+ if (CPU_ISSET(i, &cpuset)) {
+ if (cpu_id == -1)
+ cpu_id = i;
+ else
+ /* Multiple cpus are affined */
+ return -1;
+ }
+ }
+
+ return cpu_id;
+}
+
static int
dpaa2_core_cluster_sdest(int cpu_id)
{
return dpaa2_core_cluster_base + x;
}
-#ifdef RTE_LIBRTE_PMD_DPAA2_EVENTDEV
-static void dpaa2_affine_dpio_intr_to_respective_core(int32_t dpio_id)
+#ifdef RTE_EVENT_DPAA2
+static void
+dpaa2_affine_dpio_intr_to_respective_core(int32_t dpio_id, int cpu_id)
{
#define STRING_LEN 28
#define COMMAND_LEN 50
return;
}
- cpu_mask = cpu_mask << rte_lcore_id();
+ cpu_mask = cpu_mask << cpu_id;
snprintf(command, COMMAND_LEN, "echo %X > /proc/irq/%s/smp_affinity",
cpu_mask, token);
ret = system(command);
int threshold = 0x3, timeout = 0xFF;
dpio_epoll_fd = epoll_create(1);
- ret = rte_dpaa2_intr_enable(&dpio_dev->intr_handle, 0);
+ ret = rte_dpaa2_intr_enable(dpio_dev->intr_handle, 0);
if (ret) {
DPAA2_BUS_ERR("Interrupt registeration failed");
return -1;
qbman_swp_dqrr_thrshld_write(dpio_dev->sw_portal, threshold);
qbman_swp_intr_timeout_write(dpio_dev->sw_portal, timeout);
- eventfd = dpio_dev->intr_handle.fd;
+ eventfd = rte_intr_fd_get(dpio_dev->intr_handle);
epoll_ev.events = EPOLLIN | EPOLLPRI | EPOLLET;
epoll_ev.data.fd = eventfd;
}
dpio_dev->epoll_fd = dpio_epoll_fd;
- dpaa2_affine_dpio_intr_to_respective_core(dpio_dev->hw_id);
-
return 0;
}
+
+static void dpaa2_dpio_intr_deinit(struct dpaa2_dpio_dev *dpio_dev)
+{
+ int ret;
+
+ ret = rte_dpaa2_intr_disable(dpio_dev->intr_handle, 0);
+ if (ret)
+ DPAA2_BUS_ERR("DPIO interrupt disable failed");
+
+ close(dpio_dev->epoll_fd);
+}
#endif
static int
{
int sdest, ret;
- /* Set the Stashing Destination */
- if (cpu_id < 0) {
- cpu_id = rte_get_master_lcore();
- if (cpu_id < 0) {
- DPAA2_BUS_ERR("Getting CPU Index failed");
- return -1;
- }
- }
/* Set the STASH Destination depending on Current CPU ID.
* Valid values of SDEST are 4,5,6,7. Where,
*/
-
sdest = dpaa2_core_cluster_sdest(cpu_id);
DPAA2_BUS_DEBUG("Portal= %d CPU= %u SDEST= %d",
dpio_dev->index, cpu_id, sdest);
return -1;
}
-#ifdef RTE_LIBRTE_PMD_DPAA2_EVENTDEV
+#ifdef RTE_EVENT_DPAA2
if (dpaa2_dpio_intr_init(dpio_dev)) {
DPAA2_BUS_ERR("Interrupt registration failed for dpio");
return -1;
}
+ dpaa2_affine_dpio_intr_to_respective_core(dpio_dev->hw_id, cpu_id);
#endif
return 0;
}
-struct dpaa2_dpio_dev *dpaa2_get_qbman_swp(int cpu_id)
+static void dpaa2_put_qbman_swp(struct dpaa2_dpio_dev *dpio_dev)
+{
+ if (dpio_dev) {
+#ifdef RTE_EVENT_DPAA2
+ dpaa2_dpio_intr_deinit(dpio_dev);
+#endif
+ rte_atomic16_clear(&dpio_dev->ref_count);
+ }
+}
+
+static struct dpaa2_dpio_dev *dpaa2_get_qbman_swp(void)
{
struct dpaa2_dpio_dev *dpio_dev = NULL;
+ int cpu_id;
int ret;
/* Get DPIO dev handle from list using index */
if (dpio_dev && rte_atomic16_test_and_set(&dpio_dev->ref_count))
break;
}
- if (!dpio_dev)
+ if (!dpio_dev) {
+ DPAA2_BUS_ERR("No software portal resource left");
return NULL;
+ }
- DPAA2_BUS_DEBUG("New Portal %p (%d) affined thread - %lu",
- dpio_dev, dpio_dev->index, syscall(SYS_gettid));
+ DPAA2_BUS_DEBUG("New Portal %p (%d) affined thread - %u",
+ dpio_dev, dpio_dev->index, rte_gettid());
- ret = dpaa2_configure_stashing(dpio_dev, cpu_id);
- if (ret)
- DPAA2_BUS_ERR("dpaa2_configure_stashing failed");
+ /* Set the Stashing Destination */
+ cpu_id = dpaa2_get_core_id();
+ if (cpu_id < 0) {
+ DPAA2_BUS_WARN("Thread not affined to a single core");
+ if (dpaa2_svr_family != SVR_LX2160A)
+ qbman_swp_update(dpio_dev->sw_portal, 1);
+ } else {
+ ret = dpaa2_configure_stashing(dpio_dev, cpu_id);
+ if (ret) {
+ DPAA2_BUS_ERR("dpaa2_configure_stashing failed");
+ rte_atomic16_clear(&dpio_dev->ref_count);
+ return NULL;
+ }
+ }
+
+ ret = pthread_setspecific(dpaa2_portal_key, (void *)dpio_dev);
+ if (ret) {
+ DPAA2_BUS_ERR("pthread_setspecific failed with ret: %d", ret);
+ dpaa2_put_qbman_swp(dpio_dev);
+ return NULL;
+ }
return dpio_dev;
}
int
dpaa2_affine_qbman_swp(void)
{
- unsigned int lcore_id = rte_lcore_id();
- uint64_t tid = syscall(SYS_gettid);
-
- if (lcore_id == LCORE_ID_ANY)
- lcore_id = rte_get_master_lcore();
- /* if the core id is not supported */
- else if (lcore_id >= RTE_MAX_LCORE)
- return -1;
-
- if (dpaa2_io_portal[lcore_id].dpio_dev) {
- DPAA2_BUS_DP_INFO("DPAA Portal=%p (%d) is being shared"
- " between thread %" PRIu64 " and current "
- "%" PRIu64 "\n",
- dpaa2_io_portal[lcore_id].dpio_dev,
- dpaa2_io_portal[lcore_id].dpio_dev->index,
- dpaa2_io_portal[lcore_id].net_tid,
- tid);
- RTE_PER_LCORE(_dpaa2_io).dpio_dev
- = dpaa2_io_portal[lcore_id].dpio_dev;
- rte_atomic16_inc(&dpaa2_io_portal
- [lcore_id].dpio_dev->ref_count);
- dpaa2_io_portal[lcore_id].net_tid = tid;
-
- DPAA2_BUS_DP_DEBUG("Old Portal=%p (%d) affined thread - "
- "%" PRIu64 "\n",
- dpaa2_io_portal[lcore_id].dpio_dev,
- dpaa2_io_portal[lcore_id].dpio_dev->index,
- tid);
- return 0;
- }
+ struct dpaa2_dpio_dev *dpio_dev;
+ uint64_t tid = rte_gettid();
/* Populate the dpaa2_io_portal structure */
- dpaa2_io_portal[lcore_id].dpio_dev = dpaa2_get_qbman_swp(lcore_id);
-
- if (dpaa2_io_portal[lcore_id].dpio_dev) {
- RTE_PER_LCORE(_dpaa2_io).dpio_dev
- = dpaa2_io_portal[lcore_id].dpio_dev;
- dpaa2_io_portal[lcore_id].net_tid = tid;
+ if (!RTE_PER_LCORE(_dpaa2_io).dpio_dev) {
+ dpio_dev = dpaa2_get_qbman_swp();
+ if (!dpio_dev) {
+ DPAA2_BUS_ERR("Error in software portal allocation");
+ return -1;
+ }
+ RTE_PER_LCORE(_dpaa2_io).dpio_dev = dpio_dev;
- return 0;
- } else {
- return -1;
+ DPAA2_BUS_INFO(
+ "DPAA Portal=%p (%d) is affined to thread %" PRIu64,
+ dpio_dev, dpio_dev->index, tid);
}
+ return 0;
}
int
dpaa2_affine_qbman_ethrx_swp(void)
{
- unsigned int lcore_id = rte_lcore_id();
- uint64_t tid = syscall(SYS_gettid);
+ struct dpaa2_dpio_dev *dpio_dev;
+ uint64_t tid = rte_gettid();
- if (lcore_id == LCORE_ID_ANY)
- lcore_id = rte_get_master_lcore();
- /* if the core id is not supported */
- else if (lcore_id >= RTE_MAX_LCORE)
- return -1;
+ /* Populate the dpaa2_io_portal structure */
+ if (!RTE_PER_LCORE(_dpaa2_io).ethrx_dpio_dev) {
+ dpio_dev = dpaa2_get_qbman_swp();
+ if (!dpio_dev) {
+ DPAA2_BUS_ERR("Error in software portal allocation");
+ return -1;
+ }
+ RTE_PER_LCORE(_dpaa2_io).ethrx_dpio_dev = dpio_dev;
- if (dpaa2_io_portal[lcore_id].ethrx_dpio_dev) {
- DPAA2_BUS_DP_INFO(
- "DPAA Portal=%p (%d) is being shared between thread"
- " %" PRIu64 " and current %" PRIu64 "\n",
- dpaa2_io_portal[lcore_id].ethrx_dpio_dev,
- dpaa2_io_portal[lcore_id].ethrx_dpio_dev->index,
- dpaa2_io_portal[lcore_id].sec_tid,
- tid);
- RTE_PER_LCORE(_dpaa2_io).ethrx_dpio_dev
- = dpaa2_io_portal[lcore_id].ethrx_dpio_dev;
- rte_atomic16_inc(&dpaa2_io_portal
- [lcore_id].ethrx_dpio_dev->ref_count);
- dpaa2_io_portal[lcore_id].sec_tid = tid;
-
- DPAA2_BUS_DP_DEBUG(
- "Old Portal=%p (%d) affined thread"
- " - %" PRIu64 "\n",
- dpaa2_io_portal[lcore_id].ethrx_dpio_dev,
- dpaa2_io_portal[lcore_id].ethrx_dpio_dev->index,
- tid);
- return 0;
+ DPAA2_BUS_INFO(
+ "DPAA Portal=%p (%d) is affined for eth rx to thread %"
+ PRIu64, dpio_dev, dpio_dev->index, tid);
}
+ return 0;
+}
- /* Populate the dpaa2_io_portal structure */
- dpaa2_io_portal[lcore_id].ethrx_dpio_dev =
- dpaa2_get_qbman_swp(lcore_id);
-
- if (dpaa2_io_portal[lcore_id].ethrx_dpio_dev) {
- RTE_PER_LCORE(_dpaa2_io).ethrx_dpio_dev
- = dpaa2_io_portal[lcore_id].ethrx_dpio_dev;
- dpaa2_io_portal[lcore_id].sec_tid = tid;
- return 0;
- } else {
- return -1;
- }
+static void dpaa2_portal_finish(void *arg)
+{
+ RTE_SET_USED(arg);
+
+ dpaa2_put_qbman_swp(RTE_PER_LCORE(_dpaa2_io).dpio_dev);
+ dpaa2_put_qbman_swp(RTE_PER_LCORE(_dpaa2_io).ethrx_dpio_dev);
+
+ pthread_setspecific(dpaa2_portal_key, NULL);
}
static int
struct vfio_region_info reg_info = { .argsz = sizeof(reg_info)};
struct qbman_swp_desc p_des;
struct dpio_attr attr;
+ int ret;
if (obj_info->num_regions < NUM_DPIO_REGIONS) {
DPAA2_BUS_ERR("Not sufficient number of DPIO regions");
dpio_dev->hw_id = object_id;
rte_atomic16_init(&dpio_dev->ref_count);
/* Using single portal for all devices */
- dpio_dev->mc_portal = rte_mcp_ptr_list[MC_PORTAL_INDEX];
+ dpio_dev->mc_portal = dpaa2_get_mcp_ptr(MC_PORTAL_INDEX);
+
+ /* Allocate interrupt instance */
+ dpio_dev->intr_handle =
+ rte_intr_instance_alloc(RTE_INTR_INSTANCE_F_SHARED);
+ if (!dpio_dev->intr_handle) {
+ DPAA2_BUS_ERR("Failed to allocate intr handle");
+ goto err;
+ }
- dpio_dev->dpio = malloc(sizeof(struct fsl_mc_io));
+ dpio_dev->dpio = rte_zmalloc(NULL, sizeof(struct fsl_mc_io),
+ RTE_CACHE_LINE_SIZE);
if (!dpio_dev->dpio) {
DPAA2_BUS_ERR("Memory allocation failure");
goto err;
p_des.cinh_bar = (void *)(dpio_dev->qbman_portal_ci_paddr);
p_des.irq = -1;
p_des.qman_version = attr.qbman_version;
+ p_des.eqcr_mode = qman_eqcr_vb_ring;
+ p_des.cena_access_mode = qman_cena_fastest_access;
dpio_dev->sw_portal = qbman_swp_init(&p_des);
if (dpio_dev->sw_portal == NULL) {
io_space_count++;
dpio_dev->index = io_space_count;
- if (rte_dpaa2_vfio_setup_intr(&dpio_dev->intr_handle, vdev_fd, 1)) {
+ if (rte_dpaa2_vfio_setup_intr(dpio_dev->intr_handle, vdev_fd, 1)) {
DPAA2_BUS_ERR("Fail to setup interrupt for %d",
dpio_dev->hw_id);
goto err;
}
+ dpio_dev->eqresp = rte_zmalloc(NULL, MAX_EQ_RESP_ENTRIES *
+ (sizeof(struct qbman_result) +
+ sizeof(struct eqresp_metadata)),
+ RTE_CACHE_LINE_SIZE);
+ if (!dpio_dev->eqresp) {
+ DPAA2_BUS_ERR("Memory allocation failed for eqresp");
+ goto err;
+ }
+ dpio_dev->eqresp_meta = (struct eqresp_metadata *)(dpio_dev->eqresp +
+ MAX_EQ_RESP_ENTRIES);
+
+
TAILQ_INSERT_TAIL(&dpio_dev_list, dpio_dev, next);
+ if (!dpaa2_portal_key) {
+ /* create the key, supplying a function that'll be invoked
+ * when a portal affined thread will be deleted.
+ */
+ ret = pthread_key_create(&dpaa2_portal_key,
+ dpaa2_portal_finish);
+ if (ret) {
+ DPAA2_BUS_DEBUG("Unable to create pthread key (%d)",
+ ret);
+ goto err;
+ }
+ }
+
return 0;
err:
if (dpio_dev->dpio) {
- dpio_disable(dpio_dev->dpio, CMD_PRI_LOW, dpio_dev->token);
- dpio_close(dpio_dev->dpio, CMD_PRI_LOW, dpio_dev->token);
- free(dpio_dev->dpio);
+ if (dpio_dev->token) {
+ dpio_disable(dpio_dev->dpio, CMD_PRI_LOW,
+ dpio_dev->token);
+ dpio_close(dpio_dev->dpio, CMD_PRI_LOW,
+ dpio_dev->token);
+ }
+
+ rte_free(dpio_dev->eqresp);
+ rte_free(dpio_dev->dpio);
}
+
+ rte_intr_instance_free(dpio_dev->intr_handle);
rte_free(dpio_dev);
+
+ /* For each element in the list, cleanup */
+ TAILQ_FOREACH(dpio_dev, &dpio_dev_list, next) {
+ if (dpio_dev->dpio) {
+ dpio_disable(dpio_dev->dpio, CMD_PRI_LOW,
+ dpio_dev->token);
+ dpio_close(dpio_dev->dpio, CMD_PRI_LOW,
+ dpio_dev->token);
+ rte_free(dpio_dev->dpio);
+ }
+ rte_intr_instance_free(dpio_dev->intr_handle);
+ rte_free(dpio_dev);
+ }
+
+ /* Preventing re-use of the list with old entries */
+ TAILQ_INIT(&dpio_dev_list);
+
return -1;
}
return -1;
}
+uint32_t
+dpaa2_free_eq_descriptors(void)
+{
+ struct dpaa2_dpio_dev *dpio_dev = DPAA2_PER_LCORE_DPIO;
+ struct qbman_result *eqresp;
+ struct eqresp_metadata *eqresp_meta;
+ struct dpaa2_queue *txq;
+
+ while (dpio_dev->eqresp_ci != dpio_dev->eqresp_pi) {
+ eqresp = &dpio_dev->eqresp[dpio_dev->eqresp_ci];
+ eqresp_meta = &dpio_dev->eqresp_meta[dpio_dev->eqresp_ci];
+
+ if (!qbman_result_eqresp_rspid(eqresp))
+ break;
+
+ if (qbman_result_eqresp_rc(eqresp)) {
+ txq = eqresp_meta->dpaa2_q;
+ txq->cb_eqresp_free(dpio_dev->eqresp_ci);
+ }
+ qbman_result_eqresp_set_rspid(eqresp, 0);
+
+ dpio_dev->eqresp_ci + 1 < MAX_EQ_RESP_ENTRIES ?
+ dpio_dev->eqresp_ci++ : (dpio_dev->eqresp_ci = 0);
+ }
+
+ /* Return 1 less entry so that PI and CI are never same in a
+ * case there all the EQ responses are in use.
+ */
+ if (dpio_dev->eqresp_ci > dpio_dev->eqresp_pi)
+ return dpio_dev->eqresp_ci - dpio_dev->eqresp_pi - 1;
+ else
+ return dpio_dev->eqresp_ci - dpio_dev->eqresp_pi +
+ MAX_EQ_RESP_ENTRIES - 1;
+}
+
static struct rte_dpaa2_object rte_dpaa2_dpio_obj = {
.dev_type = DPAA2_IO,
.create = dpaa2_create_dpio_device,