weak pack
[aversive.git] / include / aversive / parts / ATmega1281.h
1 /*  
2  *  Copyright Droids Corporation, Microb Technology, Eirbot (2009)
3  * 
4  *  This program is free software; you can redistribute it and/or modify
5  *  it under the terms of the GNU General Public License as published by
6  *  the Free Software Foundation; either version 2 of the License, or
7  *  (at your option) any later version.
8  *
9  *  This program is distributed in the hope that it will be useful,
10  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
11  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
12  *  GNU General Public License for more details.
13  *
14  *  You should have received a copy of the GNU General Public License
15  *  along with this program; if not, write to the Free Software
16  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
17  *
18  *  Revision : $Id $
19  *
20  */
21
22 /* WARNING : this file is automatically generated by scripts.
23  * You should not edit it. If you find something wrong in it,
24  * write to zer0@droids-corp.org */
25
26
27 /* prescalers timer 0 */
28 #define TIMER0_PRESCALER_DIV_0          0
29 #define TIMER0_PRESCALER_DIV_1          1
30 #define TIMER0_PRESCALER_DIV_8          2
31 #define TIMER0_PRESCALER_DIV_64         3
32 #define TIMER0_PRESCALER_DIV_256        4
33 #define TIMER0_PRESCALER_DIV_1024       5
34 #define TIMER0_PRESCALER_DIV_FALL       6
35 #define TIMER0_PRESCALER_DIV_RISE       7
36
37 #define TIMER0_PRESCALER_REG_0          0
38 #define TIMER0_PRESCALER_REG_1          1
39 #define TIMER0_PRESCALER_REG_2          8
40 #define TIMER0_PRESCALER_REG_3          64
41 #define TIMER0_PRESCALER_REG_4          256
42 #define TIMER0_PRESCALER_REG_5          1024
43 #define TIMER0_PRESCALER_REG_6          -1
44 #define TIMER0_PRESCALER_REG_7          -2
45
46 /* prescalers timer 1 */
47 #define TIMER1_PRESCALER_DIV_0          0
48 #define TIMER1_PRESCALER_DIV_1          1
49 #define TIMER1_PRESCALER_DIV_8          2
50 #define TIMER1_PRESCALER_DIV_64         3
51 #define TIMER1_PRESCALER_DIV_256        4
52 #define TIMER1_PRESCALER_DIV_1024       5
53 #define TIMER1_PRESCALER_DIV_FALL       6
54 #define TIMER1_PRESCALER_DIV_RISE       7
55
56 #define TIMER1_PRESCALER_REG_0          0
57 #define TIMER1_PRESCALER_REG_1          1
58 #define TIMER1_PRESCALER_REG_2          8
59 #define TIMER1_PRESCALER_REG_3          64
60 #define TIMER1_PRESCALER_REG_4          256
61 #define TIMER1_PRESCALER_REG_5          1024
62 #define TIMER1_PRESCALER_REG_6          -1
63 #define TIMER1_PRESCALER_REG_7          -2
64
65 /* prescalers timer 2 */
66 #define TIMER2_PRESCALER_DIV_0          0
67 #define TIMER2_PRESCALER_DIV_1          1
68 #define TIMER2_PRESCALER_DIV_8          2
69 #define TIMER2_PRESCALER_DIV_32         3
70 #define TIMER2_PRESCALER_DIV_64         4
71 #define TIMER2_PRESCALER_DIV_128        5
72 #define TIMER2_PRESCALER_DIV_256        6
73 #define TIMER2_PRESCALER_DIV_1024       7
74
75 #define TIMER2_PRESCALER_REG_0          0
76 #define TIMER2_PRESCALER_REG_1          1
77 #define TIMER2_PRESCALER_REG_2          8
78 #define TIMER2_PRESCALER_REG_3          32
79 #define TIMER2_PRESCALER_REG_4          64
80 #define TIMER2_PRESCALER_REG_5          128
81 #define TIMER2_PRESCALER_REG_6          256
82 #define TIMER2_PRESCALER_REG_7          1024
83
84 /* prescalers timer 3 */
85 #define TIMER3_PRESCALER_DIV_0          0
86 #define TIMER3_PRESCALER_DIV_1          1
87 #define TIMER3_PRESCALER_DIV_8          2
88 #define TIMER3_PRESCALER_DIV_64         3
89 #define TIMER3_PRESCALER_DIV_256        4
90 #define TIMER3_PRESCALER_DIV_1024       5
91 #define TIMER3_PRESCALER_DIV_FALL       6
92 #define TIMER3_PRESCALER_DIV_RISE       7
93
94 #define TIMER3_PRESCALER_REG_0          0
95 #define TIMER3_PRESCALER_REG_1          1
96 #define TIMER3_PRESCALER_REG_2          8
97 #define TIMER3_PRESCALER_REG_3          64
98 #define TIMER3_PRESCALER_REG_4          256
99 #define TIMER3_PRESCALER_REG_5          1024
100 #define TIMER3_PRESCALER_REG_6          -1
101 #define TIMER3_PRESCALER_REG_7          -2
102
103 /* prescalers timer 4 */
104 #define TIMER4_PRESCALER_DIV_0          0
105 #define TIMER4_PRESCALER_DIV_1          1
106 #define TIMER4_PRESCALER_DIV_8          2
107 #define TIMER4_PRESCALER_DIV_64         3
108 #define TIMER4_PRESCALER_DIV_256        4
109 #define TIMER4_PRESCALER_DIV_1024       5
110 #define TIMER4_PRESCALER_DIV_FALL       6
111 #define TIMER4_PRESCALER_DIV_RISE       7
112
113 #define TIMER4_PRESCALER_REG_0          0
114 #define TIMER4_PRESCALER_REG_1          1
115 #define TIMER4_PRESCALER_REG_2          8
116 #define TIMER4_PRESCALER_REG_3          64
117 #define TIMER4_PRESCALER_REG_4          256
118 #define TIMER4_PRESCALER_REG_5          1024
119 #define TIMER4_PRESCALER_REG_6          -1
120 #define TIMER4_PRESCALER_REG_7          -2
121
122 /* prescalers timer 5 */
123 #define TIMER5_PRESCALER_DIV_0          0
124 #define TIMER5_PRESCALER_DIV_1          1
125 #define TIMER5_PRESCALER_DIV_8          2
126 #define TIMER5_PRESCALER_DIV_64         3
127 #define TIMER5_PRESCALER_DIV_256        4
128 #define TIMER5_PRESCALER_DIV_1024       5
129 #define TIMER5_PRESCALER_DIV_FALL       6
130 #define TIMER5_PRESCALER_DIV_RISE       7
131
132 #define TIMER5_PRESCALER_REG_0          0
133 #define TIMER5_PRESCALER_REG_1          1
134 #define TIMER5_PRESCALER_REG_2          8
135 #define TIMER5_PRESCALER_REG_3          64
136 #define TIMER5_PRESCALER_REG_4          256
137 #define TIMER5_PRESCALER_REG_5          1024
138 #define TIMER5_PRESCALER_REG_6          -1
139 #define TIMER5_PRESCALER_REG_7          -2
140
141
142 /* available timers */
143 #define TIMER0_AVAILABLE
144 #define TIMER0A_AVAILABLE
145 #define TIMER0B_AVAILABLE
146 #define TIMER1_AVAILABLE
147 #define TIMER1A_AVAILABLE
148 #define TIMER1B_AVAILABLE
149 #define TIMER1C_AVAILABLE
150 #define TIMER2_AVAILABLE
151 #define TIMER2A_AVAILABLE
152 #define TIMER2B_AVAILABLE
153 #define TIMER3_AVAILABLE
154 #define TIMER3A_AVAILABLE
155 #define TIMER3B_AVAILABLE
156 #define TIMER3C_AVAILABLE
157 #define TIMER4_AVAILABLE
158 #define TIMER4A_AVAILABLE
159 #define TIMER4B_AVAILABLE
160 #define TIMER4C_AVAILABLE
161 #define TIMER5_AVAILABLE
162 #define TIMER5A_AVAILABLE
163 #define TIMER5B_AVAILABLE
164 #define TIMER5C_AVAILABLE
165
166 /* overflow interrupt number */
167 #define SIG_OVERFLOW0_NUM 0
168 #define SIG_OVERFLOW1_NUM 1
169 #define SIG_OVERFLOW2_NUM 2
170 #define SIG_OVERFLOW3_NUM 3
171 #define SIG_OVERFLOW4_NUM 4
172 #define SIG_OVERFLOW5_NUM 5
173 #define SIG_OVERFLOW_TOTAL_NUM 6
174
175 /* output compare interrupt number */
176 #define SIG_OUTPUT_COMPARE0A_NUM 0
177 #define SIG_OUTPUT_COMPARE0B_NUM 1
178 #define SIG_OUTPUT_COMPARE1A_NUM 2
179 #define SIG_OUTPUT_COMPARE1B_NUM 3
180 #define SIG_OUTPUT_COMPARE1C_NUM 4
181 #define SIG_OUTPUT_COMPARE2A_NUM 5
182 #define SIG_OUTPUT_COMPARE2B_NUM 6
183 #define SIG_OUTPUT_COMPARE3A_NUM 7
184 #define SIG_OUTPUT_COMPARE3B_NUM 8
185 #define SIG_OUTPUT_COMPARE3C_NUM 9
186 #define SIG_OUTPUT_COMPARE4A_NUM 10
187 #define SIG_OUTPUT_COMPARE4B_NUM 11
188 #define SIG_OUTPUT_COMPARE4C_NUM 12
189 #define SIG_OUTPUT_COMPARE5A_NUM 13
190 #define SIG_OUTPUT_COMPARE5B_NUM 14
191 #define SIG_OUTPUT_COMPARE5C_NUM 15
192 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 16
193
194 /* Pwm nums */
195 #define PWM0A_NUM 0
196 #define PWM0B_NUM 1
197 #define PWM1A_NUM 2
198 #define PWM1B_NUM 3
199 #define PWM1C_NUM 4
200 #define PWM2A_NUM 5
201 #define PWM2B_NUM 6
202 #define PWM3A_NUM 7
203 #define PWM3B_NUM 8
204 #define PWM3C_NUM 9
205 #define PWM4A_NUM 10
206 #define PWM4B_NUM 11
207 #define PWM4C_NUM 12
208 #define PWM5A_NUM 13
209 #define PWM5B_NUM 14
210 #define PWM5C_NUM 15
211 #define PWM_TOTAL_NUM 16
212
213 /* input capture interrupt number */
214 #define SIG_INPUT_CAPTURE1_NUM 0
215 #define SIG_INPUT_CAPTURE3_NUM 1
216 #define SIG_INPUT_CAPTURE4_NUM 2
217 #define SIG_INPUT_CAPTURE5_NUM 3
218 #define SIG_INPUT_CAPTURE_TOTAL_NUM 4
219
220
221 /* OCR0A */
222 #define OCROA_0_REG          OCR0A
223 #define OCROA_1_REG          OCR0A
224 #define OCROA_2_REG          OCR0A
225 #define OCROA_3_REG          OCR0A
226 #define OCROA_4_REG          OCR0A
227 #define OCROA_5_REG          OCR0A
228 #define OCROA_6_REG          OCR0A
229 #define OCROA_7_REG          OCR0A
230
231 /* ADMUX */
232 #define MUX0_REG             ADMUX
233 #define MUX1_REG             ADMUX
234 #define MUX2_REG             ADMUX
235 #define MUX3_REG             ADMUX
236 #define MUX4_REG             ADMUX
237 #define ADLAR_REG            ADMUX
238 #define REFS0_REG            ADMUX
239 #define REFS1_REG            ADMUX
240
241 /* WDTCSR */
242 #define WDP0_REG             WDTCSR
243 #define WDP1_REG             WDTCSR
244 #define WDP2_REG             WDTCSR
245 #define WDE_REG              WDTCSR
246 #define WDCE_REG             WDTCSR
247 #define WDP3_REG             WDTCSR
248 #define WDIE_REG             WDTCSR
249 #define WDIF_REG             WDTCSR
250
251 /* EEDR */
252 #define EEDR0_REG            EEDR
253 #define EEDR1_REG            EEDR
254 #define EEDR2_REG            EEDR
255 #define EEDR3_REG            EEDR
256 #define EEDR4_REG            EEDR
257 #define EEDR5_REG            EEDR
258 #define EEDR6_REG            EEDR
259 #define EEDR7_REG            EEDR
260
261 /* ACSR */
262 #define ACIS0_REG            ACSR
263 #define ACIS1_REG            ACSR
264 #define ACIC_REG             ACSR
265 #define ACIE_REG             ACSR
266 #define ACI_REG              ACSR
267 #define ACO_REG              ACSR
268 #define ACBG_REG             ACSR
269 #define ACD_REG              ACSR
270
271 /* RAMPZ */
272 #define RAMPZ0_REG           RAMPZ
273 #define RAMPZ1_REG           RAMPZ
274
275 /* OCR2B */
276 #define OCR2B_0_REG          OCR2B
277 #define OCR2B_1_REG          OCR2B
278 #define OCR2B_2_REG          OCR2B
279 #define OCR2B_3_REG          OCR2B
280 #define OCR2B_4_REG          OCR2B
281 #define OCR2B_5_REG          OCR2B
282 #define OCR2B_6_REG          OCR2B
283 #define OCR2B_7_REG          OCR2B
284
285 /* OCR2A */
286 #define OCR2A_0_REG          OCR2A
287 #define OCR2A_1_REG          OCR2A
288 #define OCR2A_2_REG          OCR2A
289 #define OCR2A_3_REG          OCR2A
290 #define OCR2A_4_REG          OCR2A
291 #define OCR2A_5_REG          OCR2A
292 #define OCR2A_6_REG          OCR2A
293 #define OCR2A_7_REG          OCR2A
294
295 /* SPDR */
296 #define SPDR0_REG            SPDR
297 #define SPDR1_REG            SPDR
298 #define SPDR2_REG            SPDR
299 #define SPDR3_REG            SPDR
300 #define SPDR4_REG            SPDR
301 #define SPDR5_REG            SPDR
302 #define SPDR6_REG            SPDR
303 #define SPDR7_REG            SPDR
304
305 /* SPSR */
306 #define SPI2X_REG            SPSR
307 #define WCOL_REG             SPSR
308 #define SPIF_REG             SPSR
309
310 /* ICR1H */
311 #define ICR1H0_REG           ICR1H
312 #define ICR1H1_REG           ICR1H
313 #define ICR1H2_REG           ICR1H
314 #define ICR1H3_REG           ICR1H
315 #define ICR1H4_REG           ICR1H
316 #define ICR1H5_REG           ICR1H
317 #define ICR1H6_REG           ICR1H
318 #define ICR1H7_REG           ICR1H
319
320 /* ICR1L */
321 #define ICR1L0_REG           ICR1L
322 #define ICR1L1_REG           ICR1L
323 #define ICR1L2_REG           ICR1L
324 #define ICR1L3_REG           ICR1L
325 #define ICR1L4_REG           ICR1L
326 #define ICR1L5_REG           ICR1L
327 #define ICR1L6_REG           ICR1L
328 #define ICR1L7_REG           ICR1L
329
330 /* EEARH */
331 #define EEAR8_REG            EEARH
332 #define EEAR9_REG            EEARH
333 #define EEAR10_REG           EEARH
334 #define EEAR11_REG           EEARH
335
336 /* TCNT1L */
337 #define TCNT1L0_REG          TCNT1L
338 #define TCNT1L1_REG          TCNT1L
339 #define TCNT1L2_REG          TCNT1L
340 #define TCNT1L3_REG          TCNT1L
341 #define TCNT1L4_REG          TCNT1L
342 #define TCNT1L5_REG          TCNT1L
343 #define TCNT1L6_REG          TCNT1L
344 #define TCNT1L7_REG          TCNT1L
345
346 /* PORTG */
347 #define PORTG0_REG           PORTG
348 #define PORTG1_REG           PORTG
349 #define PORTG2_REG           PORTG
350 #define PORTG3_REG           PORTG
351 #define PORTG4_REG           PORTG
352 #define PORTG5_REG           PORTG
353
354 /* UCSR0C */
355 #define UCPOL0_REG           UCSR0C
356 #define UCSZ00_REG           UCSR0C
357 #define UCSZ01_REG           UCSR0C
358 #define USBS0_REG            UCSR0C
359 #define UPM00_REG            UCSR0C
360 #define UPM01_REG            UCSR0C
361 #define UMSEL00_REG          UCSR0C
362 #define UMSEL01_REG          UCSR0C
363
364 /* UCSR0B */
365 #define TXB80_REG            UCSR0B
366 #define RXB80_REG            UCSR0B
367 #define UCSZ02_REG           UCSR0B
368 #define TXEN0_REG            UCSR0B
369 #define RXEN0_REG            UCSR0B
370 #define UDRIE0_REG           UCSR0B
371 #define TXCIE0_REG           UCSR0B
372 #define RXCIE0_REG           UCSR0B
373
374 /* TCNT1H */
375 #define TCNT1H0_REG          TCNT1H
376 #define TCNT1H1_REG          TCNT1H
377 #define TCNT1H2_REG          TCNT1H
378 #define TCNT1H3_REG          TCNT1H
379 #define TCNT1H4_REG          TCNT1H
380 #define TCNT1H5_REG          TCNT1H
381 #define TCNT1H6_REG          TCNT1H
382 #define TCNT1H7_REG          TCNT1H
383
384 /* PORTC */
385 #define PORTC0_REG           PORTC
386 #define PORTC1_REG           PORTC
387 #define PORTC2_REG           PORTC
388 #define PORTC3_REG           PORTC
389 #define PORTC4_REG           PORTC
390 #define PORTC5_REG           PORTC
391 #define PORTC6_REG           PORTC
392 #define PORTC7_REG           PORTC
393
394 /* PORTA */
395 #define PORTA0_REG           PORTA
396 #define PORTA1_REG           PORTA
397 #define PORTA2_REG           PORTA
398 #define PORTA3_REG           PORTA
399 #define PORTA4_REG           PORTA
400 #define PORTA5_REG           PORTA
401 #define PORTA6_REG           PORTA
402 #define PORTA7_REG           PORTA
403
404 /* GPIOR1 */
405 #define GPIOR10_REG          GPIOR1
406 #define GPIOR11_REG          GPIOR1
407 #define GPIOR12_REG          GPIOR1
408 #define GPIOR13_REG          GPIOR1
409 #define GPIOR14_REG          GPIOR1
410 #define GPIOR15_REG          GPIOR1
411 #define GPIOR16_REG          GPIOR1
412 #define GPIOR17_REG          GPIOR1
413
414 /* EIMSK */
415 #define INT0_REG             EIMSK
416 #define INT1_REG             EIMSK
417 #define INT2_REG             EIMSK
418 #define INT3_REG             EIMSK
419 #define INT4_REG             EIMSK
420 #define INT5_REG             EIMSK
421 #define INT6_REG             EIMSK
422 #define INT7_REG             EIMSK
423
424 /* UDR1 */
425 #define UDR1_0_REG           UDR1
426 #define UDR1_1_REG           UDR1
427 #define UDR1_2_REG           UDR1
428 #define UDR1_3_REG           UDR1
429 #define UDR1_4_REG           UDR1
430 #define UDR1_5_REG           UDR1
431 #define UDR1_6_REG           UDR1
432 #define UDR1_7_REG           UDR1
433
434 /* UDR0 */
435 #define UDR0_0_REG           UDR0
436 #define UDR0_1_REG           UDR0
437 #define UDR0_2_REG           UDR0
438 #define UDR0_3_REG           UDR0
439 #define UDR0_4_REG           UDR0
440 #define UDR0_5_REG           UDR0
441 #define UDR0_6_REG           UDR0
442 #define UDR0_7_REG           UDR0
443
444 /* EICRB */
445 #define ISC40_REG            EICRB
446 #define ISC41_REG            EICRB
447 #define ISC50_REG            EICRB
448 #define ISC51_REG            EICRB
449 #define ISC60_REG            EICRB
450 #define ISC61_REG            EICRB
451 #define ISC70_REG            EICRB
452 #define ISC71_REG            EICRB
453
454 /* EICRA */
455 #define ISC00_REG            EICRA
456 #define ISC01_REG            EICRA
457 #define ISC10_REG            EICRA
458 #define ISC11_REG            EICRA
459 #define ISC20_REG            EICRA
460 #define ISC21_REG            EICRA
461 #define ISC30_REG            EICRA
462 #define ISC31_REG            EICRA
463
464 /* DIDR0 */
465 #define ADC0D_REG            DIDR0
466 #define ADC1D_REG            DIDR0
467 #define ADC2D_REG            DIDR0
468 #define ADC3D_REG            DIDR0
469 #define ADC4D_REG            DIDR0
470 #define ADC5D_REG            DIDR0
471 #define ADC6D_REG            DIDR0
472 #define ADC7D_REG            DIDR0
473
474 /* DIDR1 */
475 #define AIN0D_REG            DIDR1
476 #define AIN1D_REG            DIDR1
477
478 /* DIDR2 */
479 #define ADC8D_REG            DIDR2
480 #define ADC9D_REG            DIDR2
481 #define ADC10D_REG           DIDR2
482 #define ADC11D_REG           DIDR2
483 #define ADC12D_REG           DIDR2
484 #define ADC13D_REG           DIDR2
485 #define ADC14D_REG           DIDR2
486 #define ADC15D_REG           DIDR2
487
488 /* DDRF */
489 #define DDF0_REG             DDRF
490 #define DDF1_REG             DDRF
491 #define DDF2_REG             DDRF
492 #define DDF3_REG             DDRF
493 #define DDF4_REG             DDRF
494 #define DDF5_REG             DDRF
495 #define DDF6_REG             DDRF
496 #define DDF7_REG             DDRF
497
498 /* ASSR */
499 #define TCR2BUB_REG          ASSR
500 #define TCR2AUB_REG          ASSR
501 #define OCR2BUB_REG          ASSR
502 #define OCR2AUB_REG          ASSR
503 #define TCN2UB_REG           ASSR
504 #define AS2_REG              ASSR
505 #define EXCLK_REG            ASSR
506
507 /* CLKPR */
508 #define CLKPS0_REG           CLKPR
509 #define CLKPS1_REG           CLKPR
510 #define CLKPS2_REG           CLKPR
511 #define CLKPS3_REG           CLKPR
512 #define CLKPCE_REG           CLKPR
513
514 /* OCR0B */
515 #define OCR0B_0_REG          OCR0B
516 #define OCR0B_1_REG          OCR0B
517 #define OCR0B_2_REG          OCR0B
518 #define OCR0B_3_REG          OCR0B
519 #define OCR0B_4_REG          OCR0B
520 #define OCR0B_5_REG          OCR0B
521 #define OCR0B_6_REG          OCR0B
522 #define OCR0B_7_REG          OCR0B
523
524 /* SREG */
525 #define C_REG                SREG
526 #define Z_REG                SREG
527 #define N_REG                SREG
528 #define V_REG                SREG
529 #define S_REG                SREG
530 #define H_REG                SREG
531 #define T_REG                SREG
532 #define I_REG                SREG
533
534 /* UBRR1L */
535 #define UBRR_0_REG           UBRR1L
536 #define UBRR_1_REG           UBRR1L
537 #define UBRR_2_REG           UBRR1L
538 #define UBRR_3_REG           UBRR1L
539 #define UBRR_4_REG           UBRR1L
540 #define UBRR_5_REG           UBRR1L
541 #define UBRR_6_REG           UBRR1L
542 #define UBRR_7_REG           UBRR1L
543
544 /* DDRC */
545 #define DDC0_REG             DDRC
546 #define DDC1_REG             DDRC
547 #define DDC2_REG             DDRC
548 #define DDC3_REG             DDRC
549 #define DDC4_REG             DDRC
550 #define DDC5_REG             DDRC
551 #define DDC6_REG             DDRC
552 #define DDC7_REG             DDRC
553
554 /* OCR3AL */
555 #define OCR3AL0_REG          OCR3AL
556 #define OCR3AL1_REG          OCR3AL
557 #define OCR3AL2_REG          OCR3AL
558 #define OCR3AL3_REG          OCR3AL
559 #define OCR3AL4_REG          OCR3AL
560 #define OCR3AL5_REG          OCR3AL
561 #define OCR3AL6_REG          OCR3AL
562 #define OCR3AL7_REG          OCR3AL
563
564 /* DDRA */
565 #define DDA0_REG             DDRA
566 #define DDA1_REG             DDRA
567 #define DDA2_REG             DDRA
568 #define DDA3_REG             DDRA
569 #define DDA4_REG             DDRA
570 #define DDA5_REG             DDRA
571 #define DDA6_REG             DDRA
572 #define DDA7_REG             DDRA
573
574 /* UBRR1H */
575 #define UBRR_8_REG           UBRR1H
576 #define UBRR_9_REG           UBRR1H
577 #define UBRR_10_REG          UBRR1H
578 #define UBRR_11_REG          UBRR1H
579
580 /* DDRG */
581 #define DDG0_REG             DDRG
582 #define DDG1_REG             DDRG
583 #define DDG2_REG             DDRG
584 #define DDG3_REG             DDRG
585 #define DDG4_REG             DDRG
586 #define DDG5_REG             DDRG
587
588 /* OCR3AH */
589 #define OCR3AH0_REG          OCR3AH
590 #define OCR3AH1_REG          OCR3AH
591 #define OCR3AH2_REG          OCR3AH
592 #define OCR3AH3_REG          OCR3AH
593 #define OCR3AH4_REG          OCR3AH
594 #define OCR3AH5_REG          OCR3AH
595 #define OCR3AH6_REG          OCR3AH
596 #define OCR3AH7_REG          OCR3AH
597
598 /* TCCR1B */
599 #define CS10_REG             TCCR1B
600 #define CS11_REG             TCCR1B
601 #define CS12_REG             TCCR1B
602 #define WGM12_REG            TCCR1B
603 #define WGM13_REG            TCCR1B
604 #define ICES1_REG            TCCR1B
605 #define ICNC1_REG            TCCR1B
606
607 /* OSCCAL */
608 #define CAL0_REG             OSCCAL
609 #define CAL1_REG             OSCCAL
610 #define CAL2_REG             OSCCAL
611 #define CAL3_REG             OSCCAL
612 #define CAL4_REG             OSCCAL
613 #define CAL5_REG             OSCCAL
614 #define CAL6_REG             OSCCAL
615 #define CAL7_REG             OSCCAL
616
617 /* DDRD */
618 #define DDD0_REG             DDRD
619 #define DDD1_REG             DDRD
620 #define DDD2_REG             DDRD
621 #define DDD3_REG             DDRD
622 #define DDD4_REG             DDRD
623 #define DDD5_REG             DDRD
624 #define DDD6_REG             DDRD
625 #define DDD7_REG             DDRD
626
627 /* TCNT5H */
628 #define TCNT5H0_REG          TCNT5H
629 #define TCNT5H1_REG          TCNT5H
630 #define TCNT5H2_REG          TCNT5H
631 #define TCNT5H3_REG          TCNT5H
632 #define TCNT5H4_REG          TCNT5H
633 #define TCNT5H5_REG          TCNT5H
634 #define TCNT5H6_REG          TCNT5H
635 #define TCNT5H7_REG          TCNT5H
636
637 /* GPIOR0 */
638 #define GPIOR00_REG          GPIOR0
639 #define GPIOR01_REG          GPIOR0
640 #define GPIOR02_REG          GPIOR0
641 #define GPIOR03_REG          GPIOR0
642 #define GPIOR04_REG          GPIOR0
643 #define GPIOR05_REG          GPIOR0
644 #define GPIOR06_REG          GPIOR0
645 #define GPIOR07_REG          GPIOR0
646
647 /* GPIOR2 */
648 #define GPIOR20_REG          GPIOR2
649 #define GPIOR21_REG          GPIOR2
650 #define GPIOR22_REG          GPIOR2
651 #define GPIOR23_REG          GPIOR2
652 #define GPIOR24_REG          GPIOR2
653 #define GPIOR25_REG          GPIOR2
654 #define GPIOR26_REG          GPIOR2
655 #define GPIOR27_REG          GPIOR2
656
657 /* TCNT5L */
658 #define TCNT5L0_REG          TCNT5L
659 #define TCNT5L1_REG          TCNT5L
660 #define TCNT5L2_REG          TCNT5L
661 #define TCNT5L3_REG          TCNT5L
662 #define TCNT5L4_REG          TCNT5L
663 #define TCNT5L5_REG          TCNT5L
664 #define TCNT5L6_REG          TCNT5L
665 #define TCNT5L7_REG          TCNT5L
666
667 /* PCICR */
668 #define PCIE0_REG            PCICR
669 #define PCIE1_REG            PCICR
670 #define PCIE2_REG            PCICR
671
672 /* TCNT2 */
673 #define TCNT2_0_REG          TCNT2
674 #define TCNT2_1_REG          TCNT2
675 #define TCNT2_2_REG          TCNT2
676 #define TCNT2_3_REG          TCNT2
677 #define TCNT2_4_REG          TCNT2
678 #define TCNT2_5_REG          TCNT2
679 #define TCNT2_6_REG          TCNT2
680 #define TCNT2_7_REG          TCNT2
681
682 /* TCNT0 */
683 #define TCNT0_0_REG          TCNT0
684 #define TCNT0_1_REG          TCNT0
685 #define TCNT0_2_REG          TCNT0
686 #define TCNT0_3_REG          TCNT0
687 #define TCNT0_4_REG          TCNT0
688 #define TCNT0_5_REG          TCNT0
689 #define TCNT0_6_REG          TCNT0
690 #define TCNT0_7_REG          TCNT0
691
692 /* TWAR */
693 #define TWGCE_REG            TWAR
694 #define TWA0_REG             TWAR
695 #define TWA1_REG             TWAR
696 #define TWA2_REG             TWAR
697 #define TWA3_REG             TWAR
698 #define TWA4_REG             TWAR
699 #define TWA5_REG             TWAR
700 #define TWA6_REG             TWAR
701
702 /* TCCR0B */
703 #define CS00_REG             TCCR0B
704 #define CS01_REG             TCCR0B
705 #define CS02_REG             TCCR0B
706 #define WGM02_REG            TCCR0B
707 #define FOC0B_REG            TCCR0B
708 #define FOC0A_REG            TCCR0B
709
710 /* TCCR0A */
711 #define WGM00_REG            TCCR0A
712 #define WGM01_REG            TCCR0A
713 #define COM0B0_REG           TCCR0A
714 #define COM0B1_REG           TCCR0A
715 #define COM0A0_REG           TCCR0A
716 #define COM0A1_REG           TCCR0A
717
718 /* TIFR4 */
719 #define TOV4_REG             TIFR4
720 #define OCF4A_REG            TIFR4
721 #define OCF4B_REG            TIFR4
722 #define OCF4C_REG            TIFR4
723 #define ICF4_REG             TIFR4
724
725 /* TIFR5 */
726 #define TOV5_REG             TIFR5
727 #define OCF5A_REG            TIFR5
728 #define OCF5B_REG            TIFR5
729 #define OCF5C_REG            TIFR5
730 #define ICF5_REG             TIFR5
731
732 /* TIFR2 */
733 #define TOV2_REG             TIFR2
734 #define OCF2A_REG            TIFR2
735 #define OCF2B_REG            TIFR2
736
737 /* TIFR3 */
738 #define TOV3_REG             TIFR3
739 #define OCF3A_REG            TIFR3
740 #define OCF3B_REG            TIFR3
741 #define OCF3C_REG            TIFR3
742 #define ICF3_REG             TIFR3
743
744 /* SPCR */
745 #define SPR0_REG             SPCR
746 #define SPR1_REG             SPCR
747 #define CPHA_REG             SPCR
748 #define CPOL_REG             SPCR
749 #define MSTR_REG             SPCR
750 #define DORD_REG             SPCR
751 #define SPE_REG              SPCR
752 #define SPIE_REG             SPCR
753
754 /* TIFR1 */
755 #define TOV1_REG             TIFR1
756 #define OCF1A_REG            TIFR1
757 #define OCF1B_REG            TIFR1
758 #define OCF1C_REG            TIFR1
759 #define ICF1_REG             TIFR1
760
761 /* OCR4AH */
762 #define OCR4AH0_REG          OCR4AH
763 #define OCR4AH1_REG          OCR4AH
764 #define OCR4AH2_REG          OCR4AH
765 #define OCR4AH3_REG          OCR4AH
766 #define OCR4AH4_REG          OCR4AH
767 #define OCR4AH5_REG          OCR4AH
768 #define OCR4AH6_REG          OCR4AH
769 #define OCR4AH7_REG          OCR4AH
770
771 /* OCR5CH */
772 #define OCR5CH0_REG          OCR5CH
773 #define OCR5CH1_REG          OCR5CH
774 #define OCR5CH2_REG          OCR5CH
775 #define OCR5CH3_REG          OCR5CH
776 #define OCR5CH4_REG          OCR5CH
777 #define OCR5CH5_REG          OCR5CH
778 #define OCR5CH6_REG          OCR5CH
779 #define OCR5CH7_REG          OCR5CH
780
781 /* OCR4AL */
782 #define OCR4AL0_REG          OCR4AL
783 #define OCR4AL1_REG          OCR4AL
784 #define OCR4AL2_REG          OCR4AL
785 #define OCR4AL3_REG          OCR4AL
786 #define OCR4AL4_REG          OCR4AL
787 #define OCR4AL5_REG          OCR4AL
788 #define OCR4AL6_REG          OCR4AL
789 #define OCR4AL7_REG          OCR4AL
790
791 /* OCR5CL */
792 #define OCR5CL0_REG          OCR5CL
793 #define OCR5CL1_REG          OCR5CL
794 #define OCR5CL2_REG          OCR5CL
795 #define OCR5CL3_REG          OCR5CL
796 #define OCR5CL4_REG          OCR5CL
797 #define OCR5CL5_REG          OCR5CL
798 #define OCR5CL6_REG          OCR5CL
799 #define OCR5CL7_REG          OCR5CL
800
801 /* OCR3CH */
802 #define OCR3CH0_REG          OCR3CH
803 #define OCR3CH1_REG          OCR3CH
804 #define OCR3CH2_REG          OCR3CH
805 #define OCR3CH3_REG          OCR3CH
806 #define OCR3CH4_REG          OCR3CH
807 #define OCR3CH5_REG          OCR3CH
808 #define OCR3CH6_REG          OCR3CH
809 #define OCR3CH7_REG          OCR3CH
810
811 /* OCR3CL */
812 #define OCR3CL0_REG          OCR3CL
813 #define OCR3CL1_REG          OCR3CL
814 #define OCR3CL2_REG          OCR3CL
815 #define OCR3CL3_REG          OCR3CL
816 #define OCR3CL4_REG          OCR3CL
817 #define OCR3CL5_REG          OCR3CL
818 #define OCR3CL6_REG          OCR3CL
819 #define OCR3CL7_REG          OCR3CL
820
821 /* GTCCR */
822 #define PSRSYNC_REG          GTCCR
823 #define TSM_REG              GTCCR
824 #define PSRASY_REG           GTCCR
825
826 /* TWBR */
827 #define TWBR0_REG            TWBR
828 #define TWBR1_REG            TWBR
829 #define TWBR2_REG            TWBR
830 #define TWBR3_REG            TWBR
831 #define TWBR4_REG            TWBR
832 #define TWBR5_REG            TWBR
833 #define TWBR6_REG            TWBR
834 #define TWBR7_REG            TWBR
835
836 /* SPH */
837 #define SP8_REG              SPH
838 #define SP9_REG              SPH
839 #define SP10_REG             SPH
840 #define SP11_REG             SPH
841 #define SP12_REG             SPH
842 #define SP13_REG             SPH
843 #define SP14_REG             SPH
844 #define SP15_REG             SPH
845
846 /* TCCR3C */
847 #define FOC3C_REG            TCCR3C
848 #define FOC3B_REG            TCCR3C
849 #define FOC3A_REG            TCCR3C
850
851 /* TCCR3B */
852 #define CS30_REG             TCCR3B
853 #define CS31_REG             TCCR3B
854 #define CS32_REG             TCCR3B
855 #define WGM32_REG            TCCR3B
856 #define WGM33_REG            TCCR3B
857 #define ICES3_REG            TCCR3B
858 #define ICNC3_REG            TCCR3B
859
860 /* TCCR3A */
861 #define WGM30_REG            TCCR3A
862 #define WGM31_REG            TCCR3A
863 #define COM3C0_REG           TCCR3A
864 #define COM3C1_REG           TCCR3A
865 #define COM3B0_REG           TCCR3A
866 #define COM3B1_REG           TCCR3A
867 #define COM3A0_REG           TCCR3A
868 #define COM3A1_REG           TCCR3A
869
870 /* PORTF */
871 #define PORTF0_REG           PORTF
872 #define PORTF1_REG           PORTF
873 #define PORTF2_REG           PORTF
874 #define PORTF3_REG           PORTF
875 #define PORTF4_REG           PORTF
876 #define PORTF5_REG           PORTF
877 #define PORTF6_REG           PORTF
878 #define PORTF7_REG           PORTF
879
880 /* PCMSK1 */
881 #define PCINT8_REG           PCMSK1
882 #define PCINT9_REG           PCMSK1
883 #define PCINT10_REG          PCMSK1
884 #define PCINT11_REG          PCMSK1
885 #define PCINT12_REG          PCMSK1
886 #define PCINT13_REG          PCMSK1
887 #define PCINT14_REG          PCMSK1
888 #define PCINT15_REG          PCMSK1
889
890 /* OCR1BL */
891 #define OCR1BL0_REG          OCR1BL
892 #define OCR1BL1_REG          OCR1BL
893 #define OCR1BL2_REG          OCR1BL
894 #define OCR1BL3_REG          OCR1BL
895 #define OCR1BL4_REG          OCR1BL
896 #define OCR1BL5_REG          OCR1BL
897 #define OCR1BL6_REG          OCR1BL
898 #define OCR1BL7_REG          OCR1BL
899
900 /* TCNT3H */
901 #define TCNT3H0_REG          TCNT3H
902 #define TCNT3H1_REG          TCNT3H
903 #define TCNT3H2_REG          TCNT3H
904 #define TCNT3H3_REG          TCNT3H
905 #define TCNT3H4_REG          TCNT3H
906 #define TCNT3H5_REG          TCNT3H
907 #define TCNT3H6_REG          TCNT3H
908 #define TCNT3H7_REG          TCNT3H
909
910 /* OCR1BH */
911 #define OCR1BH0_REG          OCR1BH
912 #define OCR1BH1_REG          OCR1BH
913 #define OCR1BH2_REG          OCR1BH
914 #define OCR1BH3_REG          OCR1BH
915 #define OCR1BH4_REG          OCR1BH
916 #define OCR1BH5_REG          OCR1BH
917 #define OCR1BH6_REG          OCR1BH
918 #define OCR1BH7_REG          OCR1BH
919
920 /* TCNT3L */
921 #define TCNT3L0_REG          TCNT3L
922 #define TCNT3L1_REG          TCNT3L
923 #define TCNT3L2_REG          TCNT3L
924 #define TCNT3L3_REG          TCNT3L
925 #define TCNT3L4_REG          TCNT3L
926 #define TCNT3L5_REG          TCNT3L
927 #define TCNT3L6_REG          TCNT3L
928 #define TCNT3L7_REG          TCNT3L
929
930 /* ICR5L */
931 #define ICR5L0_REG           ICR5L
932 #define ICR5L1_REG           ICR5L
933 #define ICR5L2_REG           ICR5L
934 #define ICR5L3_REG           ICR5L
935 #define ICR5L4_REG           ICR5L
936 #define ICR5L5_REG           ICR5L
937 #define ICR5L6_REG           ICR5L
938 #define ICR5L7_REG           ICR5L
939
940 /* SPL */
941 #define SP0_REG              SPL
942 #define SP1_REG              SPL
943 #define SP2_REG              SPL
944 #define SP3_REG              SPL
945 #define SP4_REG              SPL
946 #define SP5_REG              SPL
947 #define SP6_REG              SPL
948 #define SP7_REG              SPL
949
950 /* ICR5H */
951 #define ICR5H0_REG           ICR5H
952 #define ICR5H1_REG           ICR5H
953 #define ICR5H2_REG           ICR5H
954 #define ICR5H3_REG           ICR5H
955 #define ICR5H4_REG           ICR5H
956 #define ICR5H5_REG           ICR5H
957 #define ICR5H6_REG           ICR5H
958 #define ICR5H7_REG           ICR5H
959
960 /* MCUSR */
961 #define JTRF_REG             MCUSR
962 #define PORF_REG             MCUSR
963 #define EXTRF_REG            MCUSR
964 #define BORF_REG             MCUSR
965 #define WDRF_REG             MCUSR
966
967 /* EECR */
968 #define EERE_REG             EECR
969 #define EEPE_REG             EECR
970 #define EEMPE_REG            EECR
971 #define EERIE_REG            EECR
972 #define EEPM0_REG            EECR
973 #define EEPM1_REG            EECR
974
975 /* SMCR */
976 #define SE_REG               SMCR
977 #define SM0_REG              SMCR
978 #define SM1_REG              SMCR
979 #define SM2_REG              SMCR
980
981 /* TWCR */
982 #define TWIE_REG             TWCR
983 #define TWEN_REG             TWCR
984 #define TWWC_REG             TWCR
985 #define TWSTO_REG            TWCR
986 #define TWSTA_REG            TWCR
987 #define TWEA_REG             TWCR
988 #define TWINT_REG            TWCR
989
990 /* PCIFR */
991 #define PCIF0_REG            PCIFR
992 #define PCIF1_REG            PCIFR
993 #define PCIF2_REG            PCIFR
994
995 /* TCCR2A */
996 #define WGM20_REG            TCCR2A
997 #define WGM21_REG            TCCR2A
998 #define COM2B0_REG           TCCR2A
999 #define COM2B1_REG           TCCR2A
1000 #define COM2A0_REG           TCCR2A
1001 #define COM2A1_REG           TCCR2A
1002
1003 /* TCCR2B */
1004 #define CS20_REG             TCCR2B
1005 #define CS21_REG             TCCR2B
1006 #define CS22_REG             TCCR2B
1007 #define WGM22_REG            TCCR2B
1008 #define FOC2B_REG            TCCR2B
1009 #define FOC2A_REG            TCCR2B
1010
1011 /* UBRR0H */
1012 #define UBRR8_REG            UBRR0H
1013 #define UBRR9_REG            UBRR0H
1014 #define UBRR10_REG           UBRR0H
1015 #define UBRR11_REG           UBRR0H
1016
1017 /* PING */
1018 #define PING0_REG            PING
1019 #define PING1_REG            PING
1020 #define PING2_REG            PING
1021 #define PING3_REG            PING
1022 #define PING4_REG            PING
1023 #define PING5_REG            PING
1024
1025 /* UBRR0L */
1026 #define UBRR0_REG            UBRR0L
1027 #define UBRR1_REG            UBRR0L
1028 #define UBRR2_REG            UBRR0L
1029 #define UBRR3_REG            UBRR0L
1030 #define UBRR4_REG            UBRR0L
1031 #define UBRR5_REG            UBRR0L
1032 #define UBRR6_REG            UBRR0L
1033 #define UBRR7_REG            UBRR0L
1034
1035 /* TWSR */
1036 #define TWPS0_REG            TWSR
1037 #define TWPS1_REG            TWSR
1038 #define TWS3_REG             TWSR
1039 #define TWS4_REG             TWSR
1040 #define TWS5_REG             TWSR
1041 #define TWS6_REG             TWSR
1042 #define TWS7_REG             TWSR
1043
1044 /* ICR4H */
1045 #define ICR4H0_REG           ICR4H
1046 #define ICR4H1_REG           ICR4H
1047 #define ICR4H2_REG           ICR4H
1048 #define ICR4H3_REG           ICR4H
1049 #define ICR4H4_REG           ICR4H
1050 #define ICR4H5_REG           ICR4H
1051 #define ICR4H6_REG           ICR4H
1052 #define ICR4H7_REG           ICR4H
1053
1054 /* EEARL */
1055 #define EEAR0_REG            EEARL
1056 #define EEAR1_REG            EEARL
1057 #define EEAR2_REG            EEARL
1058 #define EEAR3_REG            EEARL
1059 #define EEAR4_REG            EEARL
1060 #define EEAR5_REG            EEARL
1061 #define EEAR6_REG            EEARL
1062 #define EEAR7_REG            EEARL
1063
1064 /* PCMSK2 */
1065 #define PCINT16_REG          PCMSK2
1066 #define PCINT17_REG          PCMSK2
1067 #define PCINT18_REG          PCMSK2
1068 #define PCINT19_REG          PCMSK2
1069 #define PCINT20_REG          PCMSK2
1070 #define PCINT21_REG          PCMSK2
1071 #define PCINT22_REG          PCMSK2
1072 #define PCINT23_REG          PCMSK2
1073
1074 /* ICR4L */
1075 #define ICR4L0_REG           ICR4L
1076 #define ICR4L1_REG           ICR4L
1077 #define ICR4L2_REG           ICR4L
1078 #define ICR4L3_REG           ICR4L
1079 #define ICR4L4_REG           ICR4L
1080 #define ICR4L5_REG           ICR4L
1081 #define ICR4L6_REG           ICR4L
1082 #define ICR4L7_REG           ICR4L
1083
1084 /* MCUCR */
1085 #define JTD_REG              MCUCR
1086 #define IVCE_REG             MCUCR
1087 #define IVSEL_REG            MCUCR
1088 #define PUD_REG              MCUCR
1089
1090 /* PINC */
1091 #define PINC0_REG            PINC
1092 #define PINC1_REG            PINC
1093 #define PINC2_REG            PINC
1094 #define PINC3_REG            PINC
1095 #define PINC4_REG            PINC
1096 #define PINC5_REG            PINC
1097 #define PINC6_REG            PINC
1098 #define PINC7_REG            PINC
1099
1100 /* OCR1CL */
1101 #define OCR1CL0_REG          OCR1CL
1102 #define OCR1CL1_REG          OCR1CL
1103 #define OCR1CL2_REG          OCR1CL
1104 #define OCR1CL3_REG          OCR1CL
1105 #define OCR1CL4_REG          OCR1CL
1106 #define OCR1CL5_REG          OCR1CL
1107 #define OCR1CL6_REG          OCR1CL
1108 #define OCR1CL7_REG          OCR1CL
1109
1110 /* TCNT4L */
1111 #define TCNT4L0_REG          TCNT4L
1112 #define TCNT4L1_REG          TCNT4L
1113 #define TCNT4L2_REG          TCNT4L
1114 #define TCNT4L3_REG          TCNT4L
1115 #define TCNT4L4_REG          TCNT4L
1116 #define TCNT4L5_REG          TCNT4L
1117 #define TCNT4L6_REG          TCNT4L
1118 #define TCNT4L7_REG          TCNT4L
1119
1120 /* OCR1CH */
1121 #define OCR1CH0_REG          OCR1CH
1122 #define OCR1CH1_REG          OCR1CH
1123 #define OCR1CH2_REG          OCR1CH
1124 #define OCR1CH3_REG          OCR1CH
1125 #define OCR1CH4_REG          OCR1CH
1126 #define OCR1CH5_REG          OCR1CH
1127 #define OCR1CH6_REG          OCR1CH
1128 #define OCR1CH7_REG          OCR1CH
1129
1130 /* TCNT4H */
1131 #define TCNT4H0_REG          TCNT4H
1132 #define TCNT4H1_REG          TCNT4H
1133 #define TCNT4H2_REG          TCNT4H
1134 #define TCNT4H3_REG          TCNT4H
1135 #define TCNT4H4_REG          TCNT4H
1136 #define TCNT4H5_REG          TCNT4H
1137 #define TCNT4H6_REG          TCNT4H
1138 #define TCNT4H7_REG          TCNT4H
1139
1140 /* OCDR */
1141 #define OCDR0_REG            OCDR
1142 #define OCDR1_REG            OCDR
1143 #define OCDR2_REG            OCDR
1144 #define OCDR3_REG            OCDR
1145 #define OCDR4_REG            OCDR
1146 #define OCDR5_REG            OCDR
1147 #define OCDR6_REG            OCDR
1148 #define OCDR7_REG            OCDR
1149
1150 /* PINA */
1151 #define PINA0_REG            PINA
1152 #define PINA1_REG            PINA
1153 #define PINA2_REG            PINA
1154 #define PINA3_REG            PINA
1155 #define PINA4_REG            PINA
1156 #define PINA5_REG            PINA
1157 #define PINA6_REG            PINA
1158 #define PINA7_REG            PINA
1159
1160 /* UCSR1B */
1161 #define TXB81_REG            UCSR1B
1162 #define RXB81_REG            UCSR1B
1163 #define UCSZ12_REG           UCSR1B
1164 #define TXEN1_REG            UCSR1B
1165 #define RXEN1_REG            UCSR1B
1166 #define UDRIE1_REG           UCSR1B
1167 #define TXCIE1_REG           UCSR1B
1168 #define RXCIE1_REG           UCSR1B
1169
1170 /* UCSR1C */
1171 #define UCPOL1_REG           UCSR1C
1172 #define UCSZ10_REG           UCSR1C
1173 #define UCSZ11_REG           UCSR1C
1174 #define USBS1_REG            UCSR1C
1175 #define UPM10_REG            UCSR1C
1176 #define UPM11_REG            UCSR1C
1177 #define UMSEL10_REG          UCSR1C
1178 #define UMSEL11_REG          UCSR1C
1179
1180 /* UCSR1A */
1181 #define MPCM1_REG            UCSR1A
1182 #define U2X1_REG             UCSR1A
1183 #define UPE1_REG             UCSR1A
1184 #define DOR1_REG             UCSR1A
1185 #define FE1_REG              UCSR1A
1186 #define UDRE1_REG            UCSR1A
1187 #define TXC1_REG             UCSR1A
1188 #define RXC1_REG             UCSR1A
1189
1190 /* DDRB */
1191 #define DDB0_REG             DDRB
1192 #define DDB1_REG             DDRB
1193 #define DDB2_REG             DDRB
1194 #define DDB3_REG             DDRB
1195 #define DDB4_REG             DDRB
1196 #define DDB5_REG             DDRB
1197 #define DDB6_REG             DDRB
1198 #define DDB7_REG             DDRB
1199
1200 /* TWDR */
1201 #define TWD0_REG             TWDR
1202 #define TWD1_REG             TWDR
1203 #define TWD2_REG             TWDR
1204 #define TWD3_REG             TWDR
1205 #define TWD4_REG             TWDR
1206 #define TWD5_REG             TWDR
1207 #define TWD6_REG             TWDR
1208 #define TWD7_REG             TWDR
1209
1210 /* TCCR5A */
1211 #define WGM50_REG            TCCR5A
1212 #define WGM51_REG            TCCR5A
1213 #define COM5C0_REG           TCCR5A
1214 #define COM5C1_REG           TCCR5A
1215 #define COM5B0_REG           TCCR5A
1216 #define COM5B1_REG           TCCR5A
1217 #define COM5A0_REG           TCCR5A
1218 #define COM5A1_REG           TCCR5A
1219
1220 /* TWAMR */
1221 #define TWAM0_REG            TWAMR
1222 #define TWAM1_REG            TWAMR
1223 #define TWAM2_REG            TWAMR
1224 #define TWAM3_REG            TWAMR
1225 #define TWAM4_REG            TWAMR
1226 #define TWAM5_REG            TWAMR
1227 #define TWAM6_REG            TWAMR
1228
1229 /* TCCR5C */
1230 #define FOC5C_REG            TCCR5C
1231 #define FOC5B_REG            TCCR5C
1232 #define FOC5A_REG            TCCR5C
1233
1234 /* TCCR5B */
1235 #define CS50_REG             TCCR5B
1236 #define CS51_REG             TCCR5B
1237 #define CS52_REG             TCCR5B
1238 #define WGM52_REG            TCCR5B
1239 #define WGM53_REG            TCCR5B
1240 #define ICES5_REG            TCCR5B
1241 #define ICNC5_REG            TCCR5B
1242
1243 /* ADCSRA */
1244 #define ADPS0_REG            ADCSRA
1245 #define ADPS1_REG            ADCSRA
1246 #define ADPS2_REG            ADCSRA
1247 #define ADIE_REG             ADCSRA
1248 #define ADIF_REG             ADCSRA
1249 #define ADATE_REG            ADCSRA
1250 #define ADSC_REG             ADCSRA
1251 #define ADEN_REG             ADCSRA
1252
1253 /* ADCSRB */
1254 #define ACME_REG             ADCSRB
1255 #define ADTS0_REG            ADCSRB
1256 #define ADTS1_REG            ADCSRB
1257 #define ADTS2_REG            ADCSRB
1258 #define MUX5_REG             ADCSRB
1259
1260 /* OCR5AL */
1261 #define OCR5AL0_REG          OCR5AL
1262 #define OCR5AL1_REG          OCR5AL
1263 #define OCR5AL2_REG          OCR5AL
1264 #define OCR5AL3_REG          OCR5AL
1265 #define OCR5AL4_REG          OCR5AL
1266 #define OCR5AL5_REG          OCR5AL
1267 #define OCR5AL6_REG          OCR5AL
1268 #define OCR5AL7_REG          OCR5AL
1269
1270 /* TCCR1A */
1271 #define WGM10_REG            TCCR1A
1272 #define WGM11_REG            TCCR1A
1273 #define COM1C0_REG           TCCR1A
1274 #define COM1C1_REG           TCCR1A
1275 #define COM1B0_REG           TCCR1A
1276 #define COM1B1_REG           TCCR1A
1277 #define COM1A0_REG           TCCR1A
1278 #define COM1A1_REG           TCCR1A
1279
1280 /* OCR4CH */
1281 #define OCR4CH0_REG          OCR4CH
1282 #define OCR4CH1_REG          OCR4CH
1283 #define OCR4CH2_REG          OCR4CH
1284 #define OCR4CH3_REG          OCR4CH
1285 #define OCR4CH4_REG          OCR4CH
1286 #define OCR4CH5_REG          OCR4CH
1287 #define OCR4CH6_REG          OCR4CH
1288 #define OCR4CH7_REG          OCR4CH
1289
1290 /* OCR5AH */
1291 #define OCR5AH0_REG          OCR5AH
1292 #define OCR5AH1_REG          OCR5AH
1293 #define OCR5AH2_REG          OCR5AH
1294 #define OCR5AH3_REG          OCR5AH
1295 #define OCR5AH4_REG          OCR5AH
1296 #define OCR5AH5_REG          OCR5AH
1297 #define OCR5AH6_REG          OCR5AH
1298 #define OCR5AH7_REG          OCR5AH
1299
1300 /* OCR4CL */
1301 #define OCR4CL0_REG          OCR4CL
1302 #define OCR4CL1_REG          OCR4CL
1303 #define OCR4CL2_REG          OCR4CL
1304 #define OCR4CL3_REG          OCR4CL
1305 #define OCR4CL4_REG          OCR4CL
1306 #define OCR4CL5_REG          OCR4CL
1307 #define OCR4CL6_REG          OCR4CL
1308 #define OCR4CL7_REG          OCR4CL
1309
1310 /* UCSR0A */
1311 #define MPCM0_REG            UCSR0A
1312 #define U2X0_REG             UCSR0A
1313 #define UPE0_REG             UCSR0A
1314 #define DOR0_REG             UCSR0A
1315 #define FE0_REG              UCSR0A
1316 #define UDRE0_REG            UCSR0A
1317 #define TXC0_REG             UCSR0A
1318 #define RXC0_REG             UCSR0A
1319
1320 /* TCCR1C */
1321 #define FOC1C_REG            TCCR1C
1322 #define FOC1B_REG            TCCR1C
1323 #define FOC1A_REG            TCCR1C
1324
1325 /* ICR3H */
1326 #define ICR3H0_REG           ICR3H
1327 #define ICR3H1_REG           ICR3H
1328 #define ICR3H2_REG           ICR3H
1329 #define ICR3H3_REG           ICR3H
1330 #define ICR3H4_REG           ICR3H
1331 #define ICR3H5_REG           ICR3H
1332 #define ICR3H6_REG           ICR3H
1333 #define ICR3H7_REG           ICR3H
1334
1335 /* DDRE */
1336 #define DDE0_REG             DDRE
1337 #define DDE1_REG             DDRE
1338 #define DDE2_REG             DDRE
1339 #define DDE3_REG             DDRE
1340 #define DDE4_REG             DDRE
1341 #define DDE5_REG             DDRE
1342 #define DDE6_REG             DDRE
1343 #define DDE7_REG             DDRE
1344
1345 /* PORTD */
1346 #define PORTD0_REG           PORTD
1347 #define PORTD1_REG           PORTD
1348 #define PORTD2_REG           PORTD
1349 #define PORTD3_REG           PORTD
1350 #define PORTD4_REG           PORTD
1351 #define PORTD5_REG           PORTD
1352 #define PORTD6_REG           PORTD
1353 #define PORTD7_REG           PORTD
1354
1355 /* ICR3L */
1356 #define ICR3L0_REG           ICR3L
1357 #define ICR3L1_REG           ICR3L
1358 #define ICR3L2_REG           ICR3L
1359 #define ICR3L3_REG           ICR3L
1360 #define ICR3L4_REG           ICR3L
1361 #define ICR3L5_REG           ICR3L
1362 #define ICR3L6_REG           ICR3L
1363 #define ICR3L7_REG           ICR3L
1364
1365 /* PORTE */
1366 #define PORTE0_REG           PORTE
1367 #define PORTE1_REG           PORTE
1368 #define PORTE2_REG           PORTE
1369 #define PORTE3_REG           PORTE
1370 #define PORTE4_REG           PORTE
1371 #define PORTE5_REG           PORTE
1372 #define PORTE6_REG           PORTE
1373 #define PORTE7_REG           PORTE
1374
1375 /* SPMCSR */
1376 #define SPMEN_REG            SPMCSR
1377 #define PGERS_REG            SPMCSR
1378 #define PGWRT_REG            SPMCSR
1379 #define BLBSET_REG           SPMCSR
1380 #define RWWSRE_REG           SPMCSR
1381 #define SIGRD_REG            SPMCSR
1382 #define RWWSB_REG            SPMCSR
1383 #define SPMIE_REG            SPMCSR
1384
1385 /* PORTB */
1386 #define PORTB0_REG           PORTB
1387 #define PORTB1_REG           PORTB
1388 #define PORTB2_REG           PORTB
1389 #define PORTB3_REG           PORTB
1390 #define PORTB4_REG           PORTB
1391 #define PORTB5_REG           PORTB
1392 #define PORTB6_REG           PORTB
1393 #define PORTB7_REG           PORTB
1394
1395 /* ADCL */
1396 #define ADCL0_REG            ADCL
1397 #define ADCL1_REG            ADCL
1398 #define ADCL2_REG            ADCL
1399 #define ADCL3_REG            ADCL
1400 #define ADCL4_REG            ADCL
1401 #define ADCL5_REG            ADCL
1402 #define ADCL6_REG            ADCL
1403 #define ADCL7_REG            ADCL
1404
1405 /* ADCH */
1406 #define ADCH0_REG            ADCH
1407 #define ADCH1_REG            ADCH
1408 #define ADCH2_REG            ADCH
1409 #define ADCH3_REG            ADCH
1410 #define ADCH4_REG            ADCH
1411 #define ADCH5_REG            ADCH
1412 #define ADCH6_REG            ADCH
1413 #define ADCH7_REG            ADCH
1414
1415 /* OCR5BH */
1416 #define OCR5BH0_REG          OCR5BH
1417 #define OCR5BH1_REG          OCR5BH
1418 #define OCR5BH2_REG          OCR5BH
1419 #define OCR5BH3_REG          OCR5BH
1420 #define OCR5BH4_REG          OCR5BH
1421 #define OCR5BH5_REG          OCR5BH
1422 #define OCR5BH6_REG          OCR5BH
1423 #define OCR5BH7_REG          OCR5BH
1424
1425 /* OCR3BL */
1426 #define OCR3BL0_REG          OCR3BL
1427 #define OCR3BL1_REG          OCR3BL
1428 #define OCR3BL2_REG          OCR3BL
1429 #define OCR3BL3_REG          OCR3BL
1430 #define OCR3BL4_REG          OCR3BL
1431 #define OCR3BL5_REG          OCR3BL
1432 #define OCR3BL6_REG          OCR3BL
1433 #define OCR3BL7_REG          OCR3BL
1434
1435 /* OCR5BL */
1436 #define OCR5BL0_REG          OCR5BL
1437 #define OCR5BL1_REG          OCR5BL
1438 #define OCR5BL2_REG          OCR5BL
1439 #define OCR5BL3_REG          OCR5BL
1440 #define OCR5BL4_REG          OCR5BL
1441 #define OCR5BL5_REG          OCR5BL
1442 #define OCR5BL6_REG          OCR5BL
1443 #define OCR5BL7_REG          OCR5BL
1444
1445 /* OCR3BH */
1446 #define OCR3BH0_REG          OCR3BH
1447 #define OCR3BH1_REG          OCR3BH
1448 #define OCR3BH2_REG          OCR3BH
1449 #define OCR3BH3_REG          OCR3BH
1450 #define OCR3BH4_REG          OCR3BH
1451 #define OCR3BH5_REG          OCR3BH
1452 #define OCR3BH6_REG          OCR3BH
1453 #define OCR3BH7_REG          OCR3BH
1454
1455 /* TIMSK2 */
1456 #define TOIE2_REG            TIMSK2
1457 #define OCIE2A_REG           TIMSK2
1458 #define OCIE2B_REG           TIMSK2
1459
1460 /* TIMSK3 */
1461 #define TOIE3_REG            TIMSK3
1462 #define OCIE3A_REG           TIMSK3
1463 #define OCIE3B_REG           TIMSK3
1464 #define OCIE3C_REG           TIMSK3
1465 #define ICIE3_REG            TIMSK3
1466
1467 /* TIMSK0 */
1468 #define TOIE0_REG            TIMSK0
1469 #define OCIE0A_REG           TIMSK0
1470 #define OCIE0B_REG           TIMSK0
1471
1472 /* TIMSK1 */
1473 #define TOIE1_REG            TIMSK1
1474 #define OCIE1A_REG           TIMSK1
1475 #define OCIE1B_REG           TIMSK1
1476 #define OCIE1C_REG           TIMSK1
1477 #define ICIE1_REG            TIMSK1
1478
1479 /* TIMSK4 */
1480 #define TOIE4_REG            TIMSK4
1481 #define OCIE4A_REG           TIMSK4
1482 #define OCIE4B_REG           TIMSK4
1483 #define OCIE4C_REG           TIMSK4
1484 #define ICIE4_REG            TIMSK4
1485
1486 /* TIMSK5 */
1487 #define TOIE5_REG            TIMSK5
1488 #define OCIE5A_REG           TIMSK5
1489 #define OCIE5B_REG           TIMSK5
1490 #define OCIE5C_REG           TIMSK5
1491 #define ICIE5_REG            TIMSK5
1492
1493 /* TCCR4B */
1494 #define CS40_REG             TCCR4B
1495 #define CS41_REG             TCCR4B
1496 #define CS42_REG             TCCR4B
1497 #define WGM42_REG            TCCR4B
1498 #define WGM43_REG            TCCR4B
1499 #define ICES4_REG            TCCR4B
1500 #define ICNC4_REG            TCCR4B
1501
1502 /* TCCR4C */
1503 #define FOC4C_REG            TCCR4C
1504 #define FOC4B_REG            TCCR4C
1505 #define FOC4A_REG            TCCR4C
1506
1507 /* TCCR4A */
1508 #define WGM40_REG            TCCR4A
1509 #define WGM41_REG            TCCR4A
1510 #define COM4C0_REG           TCCR4A
1511 #define COM4C1_REG           TCCR4A
1512 #define COM4B0_REG           TCCR4A
1513 #define COM4B1_REG           TCCR4A
1514 #define COM4A0_REG           TCCR4A
1515 #define COM4A1_REG           TCCR4A
1516
1517 /* PCMSK0 */
1518 #define PCINT0_REG           PCMSK0
1519 #define PCINT1_REG           PCMSK0
1520 #define PCINT2_REG           PCMSK0
1521 #define PCINT3_REG           PCMSK0
1522 #define PCINT4_REG           PCMSK0
1523 #define PCINT5_REG           PCMSK0
1524 #define PCINT6_REG           PCMSK0
1525 #define PCINT7_REG           PCMSK0
1526
1527 /* XMCRB */
1528 #define XMM0_REG             XMCRB
1529 #define XMM1_REG             XMCRB
1530 #define XMM2_REG             XMCRB
1531 #define XMBK_REG             XMCRB
1532
1533 /* XMCRA */
1534 #define SRW00_REG            XMCRA
1535 #define SRW01_REG            XMCRA
1536 #define SRW10_REG            XMCRA
1537 #define SRW11_REG            XMCRA
1538 #define SRL0_REG             XMCRA
1539 #define SRL1_REG             XMCRA
1540 #define SRL2_REG             XMCRA
1541 #define SRE_REG              XMCRA
1542
1543 /* OCR4BL */
1544 #define OCR4BL0_REG          OCR4BL
1545 #define OCR4BL1_REG          OCR4BL
1546 #define OCR4BL2_REG          OCR4BL
1547 #define OCR4BL3_REG          OCR4BL
1548 #define OCR4BL4_REG          OCR4BL
1549 #define OCR4BL5_REG          OCR4BL
1550 #define OCR4BL6_REG          OCR4BL
1551 #define OCR4BL7_REG          OCR4BL
1552
1553 /* PINB */
1554 #define PINB0_REG            PINB
1555 #define PINB1_REG            PINB
1556 #define PINB2_REG            PINB
1557 #define PINB3_REG            PINB
1558 #define PINB4_REG            PINB
1559 #define PINB5_REG            PINB
1560 #define PINB6_REG            PINB
1561 #define PINB7_REG            PINB
1562
1563 /* EIFR */
1564 #define INTF0_REG            EIFR
1565 #define INTF1_REG            EIFR
1566 #define INTF2_REG            EIFR
1567 #define INTF3_REG            EIFR
1568 #define INTF4_REG            EIFR
1569 #define INTF5_REG            EIFR
1570 #define INTF6_REG            EIFR
1571 #define INTF7_REG            EIFR
1572
1573 /* OCR4BH */
1574 #define OCR4BH0_REG          OCR4BH
1575 #define OCR4BH1_REG          OCR4BH
1576 #define OCR4BH2_REG          OCR4BH
1577 #define OCR4BH3_REG          OCR4BH
1578 #define OCR4BH4_REG          OCR4BH
1579 #define OCR4BH5_REG          OCR4BH
1580 #define OCR4BH6_REG          OCR4BH
1581 #define OCR4BH7_REG          OCR4BH
1582
1583 /* PINF */
1584 #define PINF0_REG            PINF
1585 #define PINF1_REG            PINF
1586 #define PINF2_REG            PINF
1587 #define PINF3_REG            PINF
1588 #define PINF4_REG            PINF
1589 #define PINF5_REG            PINF
1590 #define PINF6_REG            PINF
1591 #define PINF7_REG            PINF
1592
1593 /* PINE */
1594 #define PINE0_REG            PINE
1595 #define PINE1_REG            PINE
1596 #define PINE2_REG            PINE
1597 #define PINE3_REG            PINE
1598 #define PINE4_REG            PINE
1599 #define PINE5_REG            PINE
1600 #define PINE6_REG            PINE
1601 #define PINE7_REG            PINE
1602
1603 /* PIND */
1604 #define PIND0_REG            PIND
1605 #define PIND1_REG            PIND
1606 #define PIND2_REG            PIND
1607 #define PIND3_REG            PIND
1608 #define PIND4_REG            PIND
1609 #define PIND5_REG            PIND
1610 #define PIND6_REG            PIND
1611 #define PIND7_REG            PIND
1612
1613 /* OCR1AH */
1614 #define OCR1AH0_REG          OCR1AH
1615 #define OCR1AH1_REG          OCR1AH
1616 #define OCR1AH2_REG          OCR1AH
1617 #define OCR1AH3_REG          OCR1AH
1618 #define OCR1AH4_REG          OCR1AH
1619 #define OCR1AH5_REG          OCR1AH
1620 #define OCR1AH6_REG          OCR1AH
1621 #define OCR1AH7_REG          OCR1AH
1622
1623 /* PRR0 */
1624 #define PRADC_REG            PRR0
1625 #define PRUSART0_REG         PRR0
1626 #define PRSPI_REG            PRR0
1627 #define PRTIM1_REG           PRR0
1628 #define PRTIM0_REG           PRR0
1629 #define PRTIM2_REG           PRR0
1630 #define PRTWI_REG            PRR0
1631
1632 /* OCR1AL */
1633 #define OCR1AL0_REG          OCR1AL
1634 #define OCR1AL1_REG          OCR1AL
1635 #define OCR1AL2_REG          OCR1AL
1636 #define OCR1AL3_REG          OCR1AL
1637 #define OCR1AL4_REG          OCR1AL
1638 #define OCR1AL5_REG          OCR1AL
1639 #define OCR1AL6_REG          OCR1AL
1640 #define OCR1AL7_REG          OCR1AL
1641
1642 /* TIFR0 */
1643 #define TOV0_REG             TIFR0
1644 #define OCF0A_REG            TIFR0
1645 #define OCF0B_REG            TIFR0
1646
1647 /* PRR1 */
1648 #define PRUSART1_REG         PRR1
1649 #define PRUSART2_REG         PRR1
1650 #define PRUSART3_REG         PRR1
1651 #define PRTIM3_REG           PRR1
1652 #define PRTIM4_REG           PRR1
1653 #define PRTIM5_REG           PRR1
1654
1655 /* pins mapping */
1656 #define AD0_PORT PORTA
1657 #define AD0_BIT 0
1658
1659 #define AD1_PORT PORTA
1660 #define AD1_BIT 1
1661
1662 #define AD2_PORT PORTA
1663 #define AD2_BIT 2
1664
1665 #define AD3_PORT PORTA
1666 #define AD3_BIT 3
1667
1668 #define AD4_PORT PORTA
1669 #define AD4_BIT 4
1670
1671 #define AD5_PORT PORTA
1672 #define AD5_BIT 5
1673
1674 #define AD6_PORT PORTA
1675 #define AD6_BIT 6
1676
1677 #define AD7_PORT PORTA
1678 #define AD7_BIT 7
1679
1680 #define SS_PORT PORTB
1681 #define SS_BIT 0
1682 #define PCINT0_PORT PORTB
1683 #define PCINT0_BIT 0
1684
1685 #define SCK_PORT PORTB
1686 #define SCK_BIT 1
1687 #define PCINT1_PORT PORTB
1688 #define PCINT1_BIT 1
1689
1690 #define MOSI_PORT PORTB
1691 #define MOSI_BIT 2
1692 #define PCINT2_PORT PORTB
1693 #define PCINT2_BIT 2
1694
1695 #define MISO_PORT PORTB
1696 #define MISO_BIT 3
1697 #define PCINT3_PORT PORTB
1698 #define PCINT3_BIT 3
1699
1700 #define OC2_PORT PORTB
1701 #define OC2_BIT 4
1702 #define PCINT4_PORT PORTB
1703 #define PCINT4_BIT 4
1704
1705 #define OC1A_PORT PORTB
1706 #define OC1A_BIT 5
1707 #define PCINT5_PORT PORTB
1708 #define PCINT5_BIT 5
1709
1710 #define OC1B_PORT PORTB
1711 #define OC1B_BIT 6
1712 #define PCINT6_PORT PORTB
1713 #define PCINT6_BIT 6
1714
1715 #define OC0A_PORT PORTB
1716 #define OC0A_BIT 7
1717 #define OC1C_PORT PORTB
1718 #define OC1C_BIT 7
1719 #define PCINT7_PORT PORTB
1720 #define PCINT7_BIT 7
1721
1722 #define A8_PORT PORTC
1723 #define A8_BIT 0
1724
1725 #define A9_PORT PORTC
1726 #define A9_BIT 1
1727
1728 #define A10_PORT PORTC
1729 #define A10_BIT 2
1730
1731 #define A11_PORT PORTC
1732 #define A11_BIT 3
1733
1734 #define A12_PORT PORTC
1735 #define A12_BIT 4
1736
1737 #define A13_PORT PORTC
1738 #define A13_BIT 5
1739
1740 #define A14_PORT PORTC
1741 #define A14_BIT 6
1742
1743 #define A15_PORT PORTC
1744 #define A15_BIT 7
1745
1746 #define SCL_PORT PORTD
1747 #define SCL_BIT 0
1748 #define INT0_PORT PORTD
1749 #define INT0_BIT 0
1750
1751 #define SDA_PORT PORTD
1752 #define SDA_BIT 1
1753 #define INT1_PORT PORTD
1754 #define INT1_BIT 1
1755
1756 #define RXD1_PORT PORTD
1757 #define RXD1_BIT 2
1758 #define INT2_PORT PORTD
1759 #define INT2_BIT 2
1760
1761 #define TXD1_PORT PORTD
1762 #define TXD1_BIT 3
1763 #define INT3_PORT PORTD
1764 #define INT3_BIT 3
1765
1766 #define ICP1_PORT PORTD
1767 #define ICP1_BIT 4
1768
1769 #define XCK1_PORT PORTD
1770 #define XCK1_BIT 5
1771
1772 #define T1_PORT PORTD
1773 #define T1_BIT 6
1774
1775 #define T0_PORT PORTD
1776 #define T0_BIT 7
1777
1778 #define RXD0_PORT PORTE
1779 #define RXD0_BIT 0
1780 #define PDI_PORT PORTE
1781 #define PDI_BIT 0
1782 #define PCINT8_PORT PORTE
1783 #define PCINT8_BIT 0
1784
1785 #define TXD0_PORT PORTE
1786 #define TXD0_BIT 1
1787 #define PDO_PORT PORTE
1788 #define PDO_BIT 1
1789
1790 #define XCK0_PORT PORTE
1791 #define XCK0_BIT 2
1792 #define AIN0_PORT PORTE
1793 #define AIN0_BIT 2
1794
1795 #define OC3A_PORT PORTE
1796 #define OC3A_BIT 3
1797 #define AIN1_PORT PORTE
1798 #define AIN1_BIT 3
1799
1800 #define OC3B_PORT PORTE
1801 #define OC3B_BIT 4
1802 #define INT4_PORT PORTE
1803 #define INT4_BIT 4
1804
1805 #define OC3C_PORT PORTE
1806 #define OC3C_BIT 5
1807 #define INT5_PORT PORTE
1808 #define INT5_BIT 5
1809
1810 #define T3_PORT PORTE
1811 #define T3_BIT 6
1812 #define INT6_PORT PORTE
1813 #define INT6_BIT 6
1814
1815 #define ICP3_PORT PORTE
1816 #define ICP3_BIT 7
1817 #define INT7_PORT PORTE
1818 #define INT7_BIT 7
1819 #define CLKO_PORT PORTE
1820 #define CLKO_BIT 7
1821
1822 #define ADC0_PORT PORTF
1823 #define ADC0_BIT 0
1824
1825 #define ADC1_PORT PORTF
1826 #define ADC1_BIT 1
1827
1828 #define ADC2_PORT PORTF
1829 #define ADC2_BIT 2
1830
1831 #define ADC3_PORT PORTF
1832 #define ADC3_BIT 3
1833
1834 #define ADC4_PORT PORTF
1835 #define ADC4_BIT 4
1836 #define TCK_PORT PORTF
1837 #define TCK_BIT 4
1838
1839 #define ADC5_PORT PORTF
1840 #define ADC5_BIT 5
1841 #define TMS_PORT PORTF
1842 #define TMS_BIT 5
1843
1844 #define ADC6_PORT PORTF
1845 #define ADC6_BIT 6
1846 #define TD0_PORT PORTF
1847 #define TD0_BIT 6
1848
1849 #define ADC7_PORT PORTF
1850 #define ADC7_BIT 7
1851 #define TDI_PORT PORTF
1852 #define TDI_BIT 7
1853
1854 #define WR_PORT PORTG
1855 #define WR_BIT 0
1856
1857 #define RD_PORT PORTG
1858 #define RD_BIT 1
1859
1860 #define ALE_PORT PORTG
1861 #define ALE_BIT 2
1862
1863 #define TOSC2_PORT PORTG
1864 #define TOSC2_BIT 3
1865
1866 #define TOSC1_PORT PORTG
1867 #define TOSC1_BIT 4
1868
1869 #define OC0B_PORT PORTG
1870 #define OC0B_BIT 5
1871
1872