debug cpld
[aversive.git] / include / aversive / parts / ATxmega64A1.h
1 /*  
2  *  Copyright Droids Corporation, Microb Technology, Eirbot (2009)
3  * 
4  *  This program is free software; you can redistribute it and/or modify
5  *  it under the terms of the GNU General Public License as published by
6  *  the Free Software Foundation; either version 2 of the License, or
7  *  (at your option) any later version.
8  *
9  *  This program is distributed in the hope that it will be useful,
10  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
11  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
12  *  GNU General Public License for more details.
13  *
14  *  You should have received a copy of the GNU General Public License
15  *  along with this program; if not, write to the Free Software
16  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
17  *
18  *  Revision : $Id $
19  *
20  */
21
22 /* WARNING : this file is automatically generated by scripts.
23  * You should not edit it. If you find something wrong in it,
24  * write to zer0@droids-corp.org */
25
26
27
28 /* available timers */
29
30 /* overflow interrupt number */
31 #define SIG_OVERFLOW_TOTAL_NUM 0
32
33 /* output compare interrupt number */
34 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 0
35
36 /* Pwm nums */
37 #define PWM_TOTAL_NUM 0
38
39 /* input capture interrupt number */
40 #define SIG_INPUT_CAPTURE_TOTAL_NUM 0
41
42
43 /* SPH */
44 #define SP8_REG              SPH
45 #define SP9_REG              SPH
46 #define SP10_REG             SPH
47 #define SP11_REG             SPH
48 #define SP12_REG             SPH
49 #define SP13_REG             SPH
50 #define SP14_REG             SPH
51 #define SP15_REG             SPH
52
53 /* SPL */
54 #define SP0_REG              SPL
55 #define SP1_REG              SPL
56 #define SP2_REG              SPL
57 #define SP3_REG              SPL
58 #define SP4_REG              SPL
59 #define SP5_REG              SPL
60 #define SP6_REG              SPL
61 #define SP7_REG              SPL
62
63 /* SREG */
64 #define C_REG                SREG
65 #define Z_REG                SREG
66 #define N_REG                SREG
67 #define V_REG                SREG
68 #define S_REG                SREG
69 #define H_REG                SREG
70 #define T_REG                SREG
71 #define I_REG                SREG
72
73 /* pins mapping */
74