drivers/bus/fslmc/portal/dpaa2_hw_dpio.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright (c) 2016 Freescale Semiconductor, Inc. All rights reserved.
   5  *   Copyright (c) 2016 NXP. All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Freescale Semiconductor, Inc nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33 #include <unistd.h>
  34 #include <stdio.h>
  35 #include <string.h>
  36 #include <stdlib.h>
  37 #include <fcntl.h>
  38 #include <errno.h>
  39 #include <stdarg.h>
  40 #include <inttypes.h>
  41 #include <signal.h>
  42 #include <pthread.h>
  43 #include <sys/types.h>
  44 #include <sys/queue.h>
  45 #include <sys/ioctl.h>
  46 #include <sys/stat.h>
  47 #include <sys/mman.h>
  48 #include <sys/syscall.h>
  49
  50 #include <rte_mbuf.h>
  51 #include <rte_ethdev.h>
  52 #include <rte_malloc.h>
  53 #include <rte_memcpy.h>
  54 #include <rte_string_fns.h>
  55 #include <rte_cycles.h>
  56 #include <rte_kvargs.h>
  57 #include <rte_dev.h>
  58 #include <rte_ethdev.h>
  59
  60 #include <fslmc_logs.h>
  61 #include <fslmc_vfio.h>
  62 #include "dpaa2_hw_pvt.h"
  63 #include "dpaa2_hw_dpio.h"
  64
  65 #define NUM_HOST_CPUS RTE_MAX_LCORE
  66
  67 struct dpaa2_io_portal_t dpaa2_io_portal[RTE_MAX_LCORE];
  68 RTE_DEFINE_PER_LCORE(struct dpaa2_io_portal_t, _dpaa2_io);
  69
  70 struct swp_active_dqs rte_global_active_dqs_list[NUM_MAX_SWP];
  71
  72 TAILQ_HEAD(dpio_dev_list, dpaa2_dpio_dev);
  73 static struct dpio_dev_list dpio_dev_list
  74         = TAILQ_HEAD_INITIALIZER(dpio_dev_list); /*!< DPIO device list */
  75 static uint32_t io_space_count;
  76
  77 /*Stashing Macros default for LS208x*/
  78 static int dpaa2_core_cluster_base = 0x04;
  79 static int dpaa2_cluster_sz = 2;
  80
  81 /* For LS208X platform There are four clusters with following mapping:
  82  * Cluster 1 (ID = x04) : CPU0, CPU1;
  83  * Cluster 2 (ID = x05) : CPU2, CPU3;
  84  * Cluster 3 (ID = x06) : CPU4, CPU5;
  85  * Cluster 4 (ID = x07) : CPU6, CPU7;
  86  */
  87 /* For LS108X platform There are two clusters with following mapping:
  88  * Cluster 1 (ID = x02) : CPU0, CPU1, CPU2, CPU3;
  89  * Cluster 2 (ID = x03) : CPU4, CPU5, CPU6, CPU7;
  90  */
  91
  92 /* Set the STASH Destination depending on Current CPU ID.
  93  * e.g. Valid values of SDEST are 4,5,6,7. Where,
  94  * CPU 0-1 will have SDEST 4
  95  * CPU 2-3 will have SDEST 5.....and so on.
  96  */
  97 static int
  98 dpaa2_core_cluster_sdest(int cpu_id)
  99 {
 100         int x = cpu_id / dpaa2_cluster_sz;
 101
 102         if (x > 3)
 103                 x = 3;
 104
 105         return dpaa2_core_cluster_base + x;
 106 }
 107
 108 static int
 109 configure_dpio_qbman_swp(struct dpaa2_dpio_dev *dpio_dev)
 110 {
 111         struct qbman_swp_desc p_des;
 112         struct dpio_attr attr;
 113
 114         dpio_dev->dpio = malloc(sizeof(struct fsl_mc_io));
 115         if (!dpio_dev->dpio) {
 116                 PMD_INIT_LOG(ERR, "Memory allocation failure\n");
 117                 return -1;
 118         }
 119
 120         PMD_DRV_LOG(DEBUG, "\t Allocated  DPIO Portal[%p]", dpio_dev->dpio);
 121         dpio_dev->dpio->regs = dpio_dev->mc_portal;
 122         if (dpio_open(dpio_dev->dpio, CMD_PRI_LOW, dpio_dev->hw_id,
 123                       &dpio_dev->token)) {
 124                 PMD_INIT_LOG(ERR, "Failed to allocate IO space\n");
 125                 free(dpio_dev->dpio);
 126                 return -1;
 127         }
 128
 129         if (dpio_reset(dpio_dev->dpio, CMD_PRI_LOW, dpio_dev->token)) {
 130                 PMD_INIT_LOG(ERR, "Failed to reset dpio\n");
 131                 dpio_close(dpio_dev->dpio, CMD_PRI_LOW, dpio_dev->token);
 132                 free(dpio_dev->dpio);
 133                 return -1;
 134         }
 135
 136         if (dpio_enable(dpio_dev->dpio, CMD_PRI_LOW, dpio_dev->token)) {
 137                 PMD_INIT_LOG(ERR, "Failed to Enable dpio\n");
 138                 dpio_close(dpio_dev->dpio, CMD_PRI_LOW, dpio_dev->token);
 139                 free(dpio_dev->dpio);
 140                 return -1;
 141         }
 142
 143         if (dpio_get_attributes(dpio_dev->dpio, CMD_PRI_LOW,
 144                                 dpio_dev->token, &attr)) {
 145                 PMD_INIT_LOG(ERR, "DPIO Get attribute failed\n");
 146                 dpio_disable(dpio_dev->dpio, CMD_PRI_LOW, dpio_dev->token);
 147                 dpio_close(dpio_dev->dpio, CMD_PRI_LOW,  dpio_dev->token);
 148                 free(dpio_dev->dpio);
 149                 return -1;
 150         }
 151
 152         PMD_INIT_LOG(DEBUG, "Qbman Portal ID %d", attr.qbman_portal_id);
 153         PMD_INIT_LOG(DEBUG, "Portal CE adr 0x%lX", attr.qbman_portal_ce_offset);
 154         PMD_INIT_LOG(DEBUG, "Portal CI adr 0x%lX", attr.qbman_portal_ci_offset);
 155
 156         /* Configure & setup SW portal */
 157         p_des.block = NULL;
 158         p_des.idx = attr.qbman_portal_id;
 159         p_des.cena_bar = (void *)(dpio_dev->qbman_portal_ce_paddr);
 160         p_des.cinh_bar = (void *)(dpio_dev->qbman_portal_ci_paddr);
 161         p_des.irq = -1;
 162         p_des.qman_version = attr.qbman_version;
 163
 164         dpio_dev->sw_portal = qbman_swp_init(&p_des);
 165         if (dpio_dev->sw_portal == NULL) {
 166                 PMD_DRV_LOG(ERR, " QBMan SW Portal Init failed\n");
 167                 dpio_close(dpio_dev->dpio, CMD_PRI_LOW, dpio_dev->token);
 168                 free(dpio_dev->dpio);
 169                 return -1;
 170         }
 171
 172         PMD_INIT_LOG(DEBUG, "QBMan SW Portal 0x%p\n", dpio_dev->sw_portal);
 173
 174         return 0;
 175 }
 176
 177 static int
 178 dpaa2_configure_stashing(struct dpaa2_dpio_dev *dpio_dev)
 179 {
 180         int sdest;
 181         int cpu_id, ret;
 182
 183         /* Set the Stashing Destination */
 184         cpu_id = rte_lcore_id();
 185         if (cpu_id < 0) {
 186                 cpu_id = rte_get_master_lcore();
 187                 if (cpu_id < 0) {
 188                         RTE_LOG(ERR, PMD, "\tGetting CPU Index failed\n");
 189                         return -1;
 190                 }
 191         }
 192         /* Set the STASH Destination depending on Current CPU ID.
 193          * Valid values of SDEST are 4,5,6,7. Where,
 194          * CPU 0-1 will have SDEST 4
 195          * CPU 2-3 will have SDEST 5.....and so on.
 196          */
 197
 198         sdest = dpaa2_core_cluster_sdest(cpu_id);
 199         PMD_DRV_LOG(DEBUG, "Portal= %d  CPU= %u SDEST= %d",
 200                     dpio_dev->index, cpu_id, sdest);
 201
 202         ret = dpio_set_stashing_destination(dpio_dev->dpio, CMD_PRI_LOW,
 203                                             dpio_dev->token, sdest);
 204         if (ret) {
 205                 PMD_DRV_LOG(ERR, "%d ERROR in SDEST\n",  ret);
 206                 return -1;
 207         }
 208
 209         return 0;
 210 }
 211
 212 static inline struct dpaa2_dpio_dev *dpaa2_get_qbman_swp(void)
 213 {
 214         struct dpaa2_dpio_dev *dpio_dev = NULL;
 215         int ret;
 216
 217         /* Get DPIO dev handle from list using index */
 218         TAILQ_FOREACH(dpio_dev, &dpio_dev_list, next) {
 219                 if (dpio_dev && rte_atomic16_test_and_set(&dpio_dev->ref_count))
 220                         break;
 221         }
 222         if (!dpio_dev)
 223                 return NULL;
 224
 225         PMD_DRV_LOG(DEBUG, "New Portal=0x%x (%d) affined thread - %lu",
 226                     dpio_dev, dpio_dev->index, syscall(SYS_gettid));
 227
 228         ret = dpaa2_configure_stashing(dpio_dev);
 229         if (ret)
 230                 PMD_DRV_LOG(ERR, "dpaa2_configure_stashing failed");
 231
 232         return dpio_dev;
 233 }
 234
 235 int
 236 dpaa2_affine_qbman_swp(void)
 237 {
 238         unsigned int lcore_id = rte_lcore_id();
 239         uint64_t tid = syscall(SYS_gettid);
 240
 241         if (lcore_id == LCORE_ID_ANY)
 242                 lcore_id = rte_get_master_lcore();
 243         /* if the core id is not supported */
 244         else if (lcore_id >= RTE_MAX_LCORE)
 245                 return -1;
 246
 247         if (dpaa2_io_portal[lcore_id].dpio_dev) {
 248                 PMD_DRV_LOG(INFO, "DPAA Portal=0x%x (%d) is being shared"
 249                             " between thread %lu and current  %lu",
 250                             dpaa2_io_portal[lcore_id].dpio_dev,
 251                             dpaa2_io_portal[lcore_id].dpio_dev->index,
 252                             dpaa2_io_portal[lcore_id].net_tid,
 253                             tid);
 254                 RTE_PER_LCORE(_dpaa2_io).dpio_dev
 255                         = dpaa2_io_portal[lcore_id].dpio_dev;
 256                 rte_atomic16_inc(&dpaa2_io_portal
 257                                  [lcore_id].dpio_dev->ref_count);
 258                 dpaa2_io_portal[lcore_id].net_tid = tid;
 259
 260                 PMD_DRV_LOG(DEBUG, "Old Portal=0x%x (%d) affined thread - %lu",
 261                             dpaa2_io_portal[lcore_id].dpio_dev,
 262                             dpaa2_io_portal[lcore_id].dpio_dev->index,
 263                             tid);
 264                 return 0;
 265         }
 266
 267         /* Populate the dpaa2_io_portal structure */
 268         dpaa2_io_portal[lcore_id].dpio_dev = dpaa2_get_qbman_swp();
 269
 270         if (dpaa2_io_portal[lcore_id].dpio_dev) {
 271                 RTE_PER_LCORE(_dpaa2_io).dpio_dev
 272                         = dpaa2_io_portal[lcore_id].dpio_dev;
 273                 dpaa2_io_portal[lcore_id].net_tid = tid;
 274
 275                 return 0;
 276         } else {
 277                 return -1;
 278         }
 279 }
 280
 281 int
 282 dpaa2_affine_qbman_swp_sec(void)
 283 {
 284         unsigned int lcore_id = rte_lcore_id();
 285         uint64_t tid = syscall(SYS_gettid);
 286
 287         if (lcore_id == LCORE_ID_ANY)
 288                 lcore_id = rte_get_master_lcore();
 289         /* if the core id is not supported */
 290         else if (lcore_id >= RTE_MAX_LCORE)
 291                 return -1;
 292
 293         if (dpaa2_io_portal[lcore_id].sec_dpio_dev) {
 294                 PMD_DRV_LOG(INFO, "DPAA Portal=0x%x (%d) is being shared"
 295                             " between thread %lu and current  %lu",
 296                             dpaa2_io_portal[lcore_id].sec_dpio_dev,
 297                             dpaa2_io_portal[lcore_id].sec_dpio_dev->index,
 298                             dpaa2_io_portal[lcore_id].sec_tid,
 299                             tid);
 300                 RTE_PER_LCORE(_dpaa2_io).sec_dpio_dev
 301                         = dpaa2_io_portal[lcore_id].sec_dpio_dev;
 302                 rte_atomic16_inc(&dpaa2_io_portal
 303                                  [lcore_id].sec_dpio_dev->ref_count);
 304                 dpaa2_io_portal[lcore_id].sec_tid = tid;
 305
 306                 PMD_DRV_LOG(DEBUG, "Old Portal=0x%x (%d) affined thread - %lu",
 307                             dpaa2_io_portal[lcore_id].sec_dpio_dev,
 308                             dpaa2_io_portal[lcore_id].sec_dpio_dev->index,
 309                             tid);
 310                 return 0;
 311         }
 312
 313         /* Populate the dpaa2_io_portal structure */
 314         dpaa2_io_portal[lcore_id].sec_dpio_dev = dpaa2_get_qbman_swp();
 315
 316         if (dpaa2_io_portal[lcore_id].sec_dpio_dev) {
 317                 RTE_PER_LCORE(_dpaa2_io).sec_dpio_dev
 318                         = dpaa2_io_portal[lcore_id].sec_dpio_dev;
 319                 dpaa2_io_portal[lcore_id].sec_tid = tid;
 320                 return 0;
 321         } else {
 322                 return -1;
 323         }
 324 }
 325
 326 int
 327 dpaa2_create_dpio_device(struct fslmc_vfio_device *vdev,
 328                          struct vfio_device_info *obj_info,
 329                 int object_id)
 330 {
 331         struct dpaa2_dpio_dev *dpio_dev;
 332         struct vfio_region_info reg_info = { .argsz = sizeof(reg_info)};
 333
 334         if (obj_info->num_regions < NUM_DPIO_REGIONS) {
 335                 PMD_INIT_LOG(ERR, "ERROR, Not sufficient number "
 336                                 "of DPIO regions.\n");
 337                 return -1;
 338         }
 339
 340         dpio_dev = rte_malloc(NULL, sizeof(struct dpaa2_dpio_dev),
 341                               RTE_CACHE_LINE_SIZE);
 342         if (!dpio_dev) {
 343                 PMD_INIT_LOG(ERR, "Memory allocation failed for DPIO Device\n");
 344                 return -1;
 345         }
 346
 347         PMD_DRV_LOG(INFO, "\t Aloocated DPIO [%p]", dpio_dev);
 348         dpio_dev->dpio = NULL;
 349         dpio_dev->hw_id = object_id;
 350         dpio_dev->vfio_fd = vdev->fd;
 351         rte_atomic16_init(&dpio_dev->ref_count);
 352         /* Using single portal  for all devices */
 353         dpio_dev->mc_portal = rte_mcp_ptr_list[MC_PORTAL_INDEX];
 354
 355         reg_info.index = 0;
 356         if (ioctl(dpio_dev->vfio_fd, VFIO_DEVICE_GET_REGION_INFO, &reg_info)) {
 357                 PMD_INIT_LOG(ERR, "vfio: error getting region info\n");
 358                 rte_free(dpio_dev);
 359                 return -1;
 360         }
 361
 362         PMD_DRV_LOG(DEBUG, "\t  Region Offset = %llx", reg_info.offset);
 363         PMD_DRV_LOG(DEBUG, "\t  Region Size = %llx", reg_info.size);
 364         dpio_dev->ce_size = reg_info.size;
 365         dpio_dev->qbman_portal_ce_paddr = (uint64_t)mmap(NULL, reg_info.size,
 366                                 PROT_WRITE | PROT_READ, MAP_SHARED,
 367                                 dpio_dev->vfio_fd, reg_info.offset);
 368
 369         /* Create Mapping for QBMan Cache Enabled area. This is a fix for
 370          * SMMU fault for DQRR statshing transaction.
 371          */
 372         if (vfio_dmamap_mem_region(dpio_dev->qbman_portal_ce_paddr,
 373                                    reg_info.offset, reg_info.size)) {
 374                 PMD_INIT_LOG(ERR, "DMAMAP for Portal CE area failed.\n");
 375                 rte_free(dpio_dev);
 376                 return -1;
 377         }
 378
 379         reg_info.index = 1;
 380         if (ioctl(dpio_dev->vfio_fd, VFIO_DEVICE_GET_REGION_INFO, &reg_info)) {
 381                 PMD_INIT_LOG(ERR, "vfio: error getting region info\n");
 382                 rte_free(dpio_dev);
 383                 return -1;
 384         }
 385
 386         PMD_DRV_LOG(DEBUG, "\t  Region Offset = %llx", reg_info.offset);
 387         PMD_DRV_LOG(DEBUG, "\t  Region Size = %llx", reg_info.size);
 388         dpio_dev->ci_size = reg_info.size;
 389         dpio_dev->qbman_portal_ci_paddr = (uint64_t)mmap(NULL, reg_info.size,
 390                                 PROT_WRITE | PROT_READ, MAP_SHARED,
 391                                 dpio_dev->vfio_fd, reg_info.offset);
 392
 393         if (configure_dpio_qbman_swp(dpio_dev)) {
 394                 PMD_INIT_LOG(ERR,
 395                              "Fail to configure the dpio qbman portal for %d\n",
 396                              dpio_dev->hw_id);
 397                 rte_free(dpio_dev);
 398                 return -1;
 399         }
 400
 401         io_space_count++;
 402         dpio_dev->index = io_space_count;
 403         TAILQ_INSERT_TAIL(&dpio_dev_list, dpio_dev, next);
 404         PMD_INIT_LOG(DEBUG, "DPAA2:Added [dpio-%d]", object_id);
 405
 406         return 0;
 407 }
 408
 409 void
 410 dpaa2_free_dq_storage(struct queue_storage_info_t *q_storage)
 411 {
 412         int i = 0;
 413
 414         for (i = 0; i < NUM_DQS_PER_QUEUE; i++) {
 415                 if (q_storage->dq_storage[i])
 416                         rte_free(q_storage->dq_storage[i]);
 417         }
 418 }
 419
 420 int
 421 dpaa2_alloc_dq_storage(struct queue_storage_info_t *q_storage)
 422 {
 423         int i = 0;
 424
 425         for (i = 0; i < NUM_DQS_PER_QUEUE; i++) {
 426                 q_storage->dq_storage[i] = rte_malloc(NULL,
 427                         DPAA2_DQRR_RING_SIZE * sizeof(struct qbman_result),
 428                         RTE_CACHE_LINE_SIZE);
 429                 if (!q_storage->dq_storage[i])
 430                         goto fail;
 431         }
 432         return 0;
 433 fail:
 434         i -= 1;
 435         while (i >= 0)
 436                 rte_free(q_storage->dq_storage[i]);
 437
 438         return -1;
 439 }