drivers/net/cxgbe/base/common.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2014-2018 Chelsio Communications.
   3  * All rights reserved.
   4  */
   5
   6 #ifndef __CHELSIO_COMMON_H
   7 #define __CHELSIO_COMMON_H
   8
   9 #include "../cxgbe_compat.h"
  10 #include "t4_hw.h"
  11 #include "t4vf_hw.h"
  12 #include "t4_chip_type.h"
  13 #include "t4fw_interface.h"
  14
  15 #ifdef __cplusplus
  16 extern "C" {
  17 #endif
  18
  19 #define CXGBE_PAGE_SIZE RTE_PGSIZE_4K
  20
  21 #define T4_MEMORY_WRITE 0
  22 #define T4_MEMORY_READ  1
  23
  24 enum {
  25         MAX_NPORTS     = 4,     /* max # of ports */
  26 };
  27
  28 enum {
  29         T5_REGMAP_SIZE = (332 * 1024),
  30 };
  31
  32 enum {
  33         MEMWIN0_APERTURE = 2048,
  34         MEMWIN0_BASE     = 0x1b800,
  35 };
  36
  37 enum dev_master { MASTER_CANT, MASTER_MAY, MASTER_MUST };
  38
  39 enum dev_state { DEV_STATE_UNINIT, DEV_STATE_INIT, DEV_STATE_ERR };
  40
  41 enum cc_pause {
  42         PAUSE_RX      = 1 << 0,
  43         PAUSE_TX      = 1 << 1,
  44         PAUSE_AUTONEG = 1 << 2
  45 };
  46
  47 enum cc_fec {
  48         FEC_AUTO     = 1 << 0,    /* IEEE 802.3 "automatic" */
  49         FEC_RS       = 1 << 1,    /* Reed-Solomon */
  50         FEC_BASER_RS = 1 << 2,    /* BaseR/Reed-Solomon */
  51 };
  52
  53 enum { MEM_EDC0, MEM_EDC1, MEM_MC, MEM_MC0 = MEM_MC, MEM_MC1 };
  54
  55 struct port_stats {
  56         u64 tx_octets;            /* total # of octets in good frames */
  57         u64 tx_frames;            /* all good frames */
  58         u64 tx_bcast_frames;      /* all broadcast frames */
  59         u64 tx_mcast_frames;      /* all multicast frames */
  60         u64 tx_ucast_frames;      /* all unicast frames */
  61         u64 tx_error_frames;      /* all error frames */
  62
  63         u64 tx_frames_64;         /* # of Tx frames in a particular range */
  64         u64 tx_frames_65_127;
  65         u64 tx_frames_128_255;
  66         u64 tx_frames_256_511;
  67         u64 tx_frames_512_1023;
  68         u64 tx_frames_1024_1518;
  69         u64 tx_frames_1519_max;
  70
  71         u64 tx_drop;              /* # of dropped Tx frames */
  72         u64 tx_pause;             /* # of transmitted pause frames */
  73         u64 tx_ppp0;              /* # of transmitted PPP prio 0 frames */
  74         u64 tx_ppp1;              /* # of transmitted PPP prio 1 frames */
  75         u64 tx_ppp2;              /* # of transmitted PPP prio 2 frames */
  76         u64 tx_ppp3;              /* # of transmitted PPP prio 3 frames */
  77         u64 tx_ppp4;              /* # of transmitted PPP prio 4 frames */
  78         u64 tx_ppp5;              /* # of transmitted PPP prio 5 frames */
  79         u64 tx_ppp6;              /* # of transmitted PPP prio 6 frames */
  80         u64 tx_ppp7;              /* # of transmitted PPP prio 7 frames */
  81
  82         u64 rx_octets;            /* total # of octets in good frames */
  83         u64 rx_frames;            /* all good frames */
  84         u64 rx_bcast_frames;      /* all broadcast frames */
  85         u64 rx_mcast_frames;      /* all multicast frames */
  86         u64 rx_ucast_frames;      /* all unicast frames */
  87         u64 rx_too_long;          /* # of frames exceeding MTU */
  88         u64 rx_jabber;            /* # of jabber frames */
  89         u64 rx_fcs_err;           /* # of received frames with bad FCS */
  90         u64 rx_len_err;           /* # of received frames with length error */
  91         u64 rx_symbol_err;        /* symbol errors */
  92         u64 rx_runt;              /* # of short frames */
  93
  94         u64 rx_frames_64;         /* # of Rx frames in a particular range */
  95         u64 rx_frames_65_127;
  96         u64 rx_frames_128_255;
  97         u64 rx_frames_256_511;
  98         u64 rx_frames_512_1023;
  99         u64 rx_frames_1024_1518;
 100         u64 rx_frames_1519_max;
 101
 102         u64 rx_pause;             /* # of received pause frames */
 103         u64 rx_ppp0;              /* # of received PPP prio 0 frames */
 104         u64 rx_ppp1;              /* # of received PPP prio 1 frames */
 105         u64 rx_ppp2;              /* # of received PPP prio 2 frames */
 106         u64 rx_ppp3;              /* # of received PPP prio 3 frames */
 107         u64 rx_ppp4;              /* # of received PPP prio 4 frames */
 108         u64 rx_ppp5;              /* # of received PPP prio 5 frames */
 109         u64 rx_ppp6;              /* # of received PPP prio 6 frames */
 110         u64 rx_ppp7;              /* # of received PPP prio 7 frames */
 111
 112         u64 rx_ovflow0;           /* drops due to buffer-group 0 overflows */
 113         u64 rx_ovflow1;           /* drops due to buffer-group 1 overflows */
 114         u64 rx_ovflow2;           /* drops due to buffer-group 2 overflows */
 115         u64 rx_ovflow3;           /* drops due to buffer-group 3 overflows */
 116         u64 rx_trunc0;            /* buffer-group 0 truncated packets */
 117         u64 rx_trunc1;            /* buffer-group 1 truncated packets */
 118         u64 rx_trunc2;            /* buffer-group 2 truncated packets */
 119         u64 rx_trunc3;            /* buffer-group 3 truncated packets */
 120 };
 121
 122 struct sge_params {
 123         u32 hps;                        /* host page size for our PF/VF */
 124         u32 eq_qpp;                     /* egress queues/page for our PF/VF */
 125         u32 iq_qpp;                     /* egress queues/page for our PF/VF */
 126 };
 127
 128 struct tp_params {
 129         unsigned int ntxchan;        /* # of Tx channels */
 130         unsigned int tre;            /* log2 of core clocks per TP tick */
 131         unsigned int dack_re;        /* DACK timer resolution */
 132         unsigned int la_mask;        /* what events are recorded by TP LA */
 133         unsigned short tx_modq[NCHAN];  /* channel to modulation queue map */
 134
 135         u32 vlan_pri_map;               /* cached TP_VLAN_PRI_MAP */
 136         u32 ingress_config;             /* cached TP_INGRESS_CONFIG */
 137
 138         /* cached TP_OUT_CONFIG compressed error vector
 139          * and passing outer header info for encapsulated packets.
 140          */
 141         int rx_pkt_encap;
 142
 143         /*
 144          * TP_VLAN_PRI_MAP Compressed Filter Tuple field offsets.  This is a
 145          * subset of the set of fields which may be present in the Compressed
 146          * Filter Tuple portion of filters and TCP TCB connections.  The
 147          * fields which are present are controlled by the TP_VLAN_PRI_MAP.
 148          * Since a variable number of fields may or may not be present, their
 149          * shifted field positions within the Compressed Filter Tuple may
 150          * vary, or not even be present if the field isn't selected in
 151          * TP_VLAN_PRI_MAP.  Since some of these fields are needed in various
 152          * places we store their offsets here, or a -1 if the field isn't
 153          * present.
 154          */
 155         int vlan_shift;
 156         int vnic_shift;
 157         int port_shift;
 158         int protocol_shift;
 159         int ethertype_shift;
 160         int macmatch_shift;
 161         int tos_shift;
 162
 163         u64 hash_filter_mask;
 164 };
 165
 166 struct vpd_params {
 167         unsigned int cclk;
 168 };
 169
 170 struct pci_params {
 171         uint16_t        vendor_id;
 172         uint16_t        device_id;
 173         uint32_t        vpd_cap_addr;
 174         uint16_t        speed;
 175         uint8_t         width;
 176 };
 177
 178 /*
 179  * Firmware device log.
 180  */
 181 struct devlog_params {
 182         u32 memtype;                    /* which memory (EDC0, EDC1, MC) */
 183         u32 start;                      /* start of log in firmware memory */
 184         u32 size;                       /* size of log */
 185 };
 186
 187 struct arch_specific_params {
 188         u8 nchan;
 189         u16 mps_rplc_size;
 190         u16 vfcount;
 191         u32 sge_fl_db;
 192         u16 mps_tcam_size;
 193 };
 194
 195 /*
 196  * Global Receive Side Scaling (RSS) parameters in host-native format.
 197  */
 198 struct rss_params {
 199         unsigned int mode;                      /* RSS mode */
 200         union {
 201                 struct {
 202                         uint synmapen:1;        /* SYN Map Enable */
 203                         uint syn4tupenipv6:1;   /* en 4-tuple IPv6 SYNs hash */
 204                         uint syn2tupenipv6:1;   /* en 2-tuple IPv6 SYNs hash */
 205                         uint syn4tupenipv4:1;   /* en 4-tuple IPv4 SYNs hash */
 206                         uint syn2tupenipv4:1;   /* en 2-tuple IPv4 SYNs hash */
 207                         uint ofdmapen:1;        /* Offload Map Enable */
 208                         uint tnlmapen:1;        /* Tunnel Map Enable */
 209                         uint tnlalllookup:1;    /* Tunnel All Lookup */
 210                         uint hashtoeplitz:1;    /* use Toeplitz hash */
 211                 } basicvirtual;
 212         } u;
 213 };
 214
 215 /*
 216  * Maximum resources provisioned for a PCI PF.
 217  */
 218 struct pf_resources {
 219         unsigned int neq;      /* N egress Qs */
 220         unsigned int niqflint; /* N ingress Qs/w free list(s) & intr */
 221 };
 222
 223 /*
 224  * Maximum resources provisioned for a PCI VF.
 225  */
 226 struct vf_resources {
 227         unsigned int nvi;               /* N virtual interfaces */
 228         unsigned int neq;               /* N egress Qs */
 229         unsigned int nethctrl;          /* N egress ETH or CTRL Qs */
 230         unsigned int niqflint;          /* N ingress Qs/w free list(s) & intr */
 231         unsigned int niq;               /* N ingress Qs */
 232         unsigned int tc;                /* PCI-E traffic class */
 233         unsigned int pmask;             /* port access rights mask */
 234         unsigned int nexactf;           /* N exact MPS filters */
 235         unsigned int r_caps;            /* read capabilities */
 236         unsigned int wx_caps;           /* write/execute capabilities */
 237 };
 238
 239 struct adapter_params {
 240         struct sge_params sge;
 241         struct tp_params  tp;
 242         struct vpd_params vpd;
 243         struct pci_params pci;
 244         struct devlog_params devlog;
 245         struct rss_params rss;
 246         struct pf_resources pfres;
 247         struct vf_resources vfres;
 248         enum pcie_memwin drv_memwin;
 249
 250         unsigned int sf_size;             /* serial flash size in bytes */
 251         unsigned int sf_nsec;             /* # of flash sectors */
 252
 253         unsigned int fw_vers;
 254         unsigned int bs_vers;
 255         unsigned int tp_vers;
 256         unsigned int er_vers;
 257
 258         unsigned short mtus[NMTUS];
 259         unsigned short a_wnd[NCCTRL_WIN];
 260         unsigned short b_wnd[NCCTRL_WIN];
 261
 262         unsigned int mc_size;             /* MC memory size */
 263         unsigned int cim_la_size;
 264
 265         unsigned char nports;             /* # of ethernet ports */
 266         unsigned char portvec;
 267
 268         unsigned char hash_filter;
 269
 270         enum chip_type chip;              /* chip code */
 271         struct arch_specific_params arch; /* chip specific params */
 272
 273         bool ulptx_memwrite_dsgl;          /* use of T5 DSGL allowed */
 274         u8 fw_caps_support;               /* 32-bit Port Capabilities */
 275         u8 filter2_wr_support;            /* FW support for FILTER2_WR */
 276         u32 viid_smt_extn_support:1;      /* FW returns vin and smt index */
 277         u32 max_tx_coalesce_num; /* Max # of Tx packets that can be coalesced */
 278 };
 279
 280 /* Firmware Port Capabilities types.
 281  */
 282 typedef u16 fw_port_cap16_t;    /* 16-bit Port Capabilities integral value */
 283 typedef u32 fw_port_cap32_t;    /* 32-bit Port Capabilities integral value */
 284
 285 enum fw_caps {
 286         FW_CAPS_UNKNOWN = 0,    /* 0'ed out initial state */
 287         FW_CAPS16       = 1,    /* old Firmware: 16-bit Port Capabilities */
 288         FW_CAPS32       = 2,    /* new Firmware: 32-bit Port Capabilities */
 289 };
 290
 291 struct link_config {
 292         fw_port_cap32_t pcaps;          /* link capabilities */
 293         fw_port_cap32_t acaps;          /* advertised capabilities */
 294
 295         u32 requested_speed;            /* speed (Mb/s) user has requested */
 296         u32 speed;                      /* actual link speed (Mb/s) */
 297
 298         enum cc_pause requested_fc;     /* flow control user has requested */
 299         enum cc_pause fc;               /* actual link flow control */
 300
 301         enum cc_fec auto_fec;           /* Forward Error Correction
 302                                          * "automatic" (IEEE 802.3)
 303                                          */
 304         enum cc_fec requested_fec;      /* Forward Error Correction requested */
 305         enum cc_fec fec;                /* Forward Error Correction actual */
 306
 307         unsigned char autoneg;          /* autonegotiating? */
 308
 309         unsigned char link_ok;          /* link up? */
 310         unsigned char link_down_rc;     /* link down reason */
 311 };
 312
 313 #include "adapter.h"
 314
 315 void t4_set_reg_field(struct adapter *adap, unsigned int addr, u32 mask,
 316                       u32 val);
 317 int t4_wait_op_done_val(struct adapter *adapter, int reg, u32 mask,
 318                         int polarity,
 319                         int attempts, int delay, u32 *valp);
 320
 321 static inline int t4_wait_op_done(struct adapter *adapter, int reg, u32 mask,
 322                                   int polarity, int attempts, int delay)
 323 {
 324         return t4_wait_op_done_val(adapter, reg, mask, polarity, attempts,
 325                                    delay, NULL);
 326 }
 327
 328 static inline int is_pf4(struct adapter *adap)
 329 {
 330         return adap->pf == 4;
 331 }
 332
 333 #define for_each_port(adapter, iter) \
 334         for (iter = 0; iter < (adapter)->params.nports; ++iter)
 335
 336 static inline int is_hashfilter(const struct adapter *adap)
 337 {
 338         return adap->params.hash_filter;
 339 }
 340
 341 void t4_read_mtu_tbl(struct adapter *adap, u16 *mtus, u8 *mtu_log);
 342 void t4_tp_wr_bits_indirect(struct adapter *adap, unsigned int addr,
 343                             unsigned int mask, unsigned int val);
 344 void t4_intr_enable(struct adapter *adapter);
 345 void t4_intr_disable(struct adapter *adapter);
 346 int t4_link_l1cfg(struct adapter *adap, unsigned int mbox, unsigned int port,
 347                   struct link_config *lc);
 348 void t4_load_mtus(struct adapter *adap, const unsigned short *mtus,
 349                   const unsigned short *alpha, const unsigned short *beta);
 350 int t4_fw_hello(struct adapter *adap, unsigned int mbox, unsigned int evt_mbox,
 351                 enum dev_master master, enum dev_state *state);
 352 int t4_fw_bye(struct adapter *adap, unsigned int mbox);
 353 int t4_fw_reset(struct adapter *adap, unsigned int mbox, int reset);
 354 int t4vf_fw_reset(struct adapter *adap);
 355 int t4_fw_halt(struct adapter *adap, unsigned int mbox, int reset);
 356 int t4_fw_restart(struct adapter *adap, unsigned int mbox, int reset);
 357 int t4_fl_pkt_align(struct adapter *adap);
 358 int t4vf_fl_pkt_align(struct adapter *adap, u32 sge_control, u32 sge_control2);
 359 int t4vf_get_vfres(struct adapter *adap);
 360 int t4_fixup_host_params_compat(struct adapter *adap, unsigned int page_size,
 361                                 unsigned int cache_line_size,
 362                                 enum chip_type chip_compat);
 363 int t4_fixup_host_params(struct adapter *adap, unsigned int page_size,
 364                          unsigned int cache_line_size);
 365 int t4_fw_initialize(struct adapter *adap, unsigned int mbox);
 366 int t4_query_params(struct adapter *adap, unsigned int mbox, unsigned int pf,
 367                     unsigned int vf, unsigned int nparams, const u32 *params,
 368                     u32 *val);
 369 int t4vf_query_params(struct adapter *adap, unsigned int nparams,
 370                       const u32 *params, u32 *vals);
 371 int t4vf_get_dev_params(struct adapter *adap);
 372 int t4vf_get_vpd_params(struct adapter *adap);
 373 int t4vf_get_rss_glb_config(struct adapter *adap);
 374 int t4vf_set_params(struct adapter *adapter, unsigned int nparams,
 375                     const u32 *params, const u32 *vals);
 376 int t4_set_params_timeout(struct adapter *adap, unsigned int mbox,
 377                           unsigned int pf, unsigned int vf,
 378                           unsigned int nparams, const u32 *params,
 379                           const u32 *val, int timeout);
 380 int t4_set_params(struct adapter *adap, unsigned int mbox, unsigned int pf,
 381                   unsigned int vf, unsigned int nparams, const u32 *params,
 382                   const u32 *val);
 383 int t4_alloc_vi_func(struct adapter *adap, unsigned int mbox,
 384                      unsigned int port, unsigned int pf, unsigned int vf,
 385                      unsigned int nmac, u8 *mac, unsigned int *rss_size,
 386                      unsigned int portfunc, unsigned int idstype,
 387                      u8 *vivld, u8 *vin);
 388 int t4_alloc_vi(struct adapter *adap, unsigned int mbox, unsigned int port,
 389                 unsigned int pf, unsigned int vf, unsigned int nmac, u8 *mac,
 390                 unsigned int *rss_size, u8 *vivild, u8 *vin);
 391 int t4_free_vi(struct adapter *adap, unsigned int mbox,
 392                unsigned int pf, unsigned int vf,
 393                unsigned int viid);
 394 int t4_set_rxmode(struct adapter *adap, unsigned int mbox, unsigned int viid,
 395                   int mtu, int promisc, int all_multi, int bcast, int vlanex,
 396                   bool sleep_ok);
 397 int t4_free_raw_mac_filt(struct adapter *adap, unsigned int viid,
 398                          const u8 *addr, const u8 *mask, unsigned int idx,
 399                          u8 lookup_type, u8 port_id, bool sleep_ok);
 400 int t4_alloc_raw_mac_filt(struct adapter *adap, unsigned int viid,
 401                           const u8 *addr, const u8 *mask, unsigned int idx,
 402                           u8 lookup_type, u8 port_id, bool sleep_ok);
 403 int t4_change_mac(struct adapter *adap, unsigned int mbox, unsigned int viid,
 404                   int idx, const u8 *addr, bool persist, bool add_smt);
 405 int t4_enable_vi_params(struct adapter *adap, unsigned int mbox,
 406                         unsigned int viid, bool rx_en, bool tx_en, bool dcb_en);
 407 int t4_enable_vi(struct adapter *adap, unsigned int mbox, unsigned int viid,
 408                  bool rx_en, bool tx_en);
 409 int t4_iq_start_stop(struct adapter *adap, unsigned int mbox, bool start,
 410                      unsigned int pf, unsigned int vf, unsigned int iqid,
 411                      unsigned int fl0id, unsigned int fl1id);
 412 int t4_iq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
 413                unsigned int vf, unsigned int iqtype, unsigned int iqid,
 414                unsigned int fl0id, unsigned int fl1id);
 415 int t4_eth_eq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
 416                    unsigned int vf, unsigned int eqid);
 417 int t4_ctrl_eq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
 418                     unsigned int vf, unsigned int eqid);
 419
 420 static inline unsigned int core_ticks_per_usec(const struct adapter *adap)
 421 {
 422         return adap->params.vpd.cclk / 1000;
 423 }
 424
 425 static inline unsigned int us_to_core_ticks(const struct adapter *adap,
 426                                             unsigned int us)
 427 {
 428         return (us * adap->params.vpd.cclk) / 1000;
 429 }
 430
 431 static inline unsigned int core_ticks_to_us(const struct adapter *adapter,
 432                                             unsigned int ticks)
 433 {
 434         /* add Core Clock / 2 to round ticks to nearest uS */
 435         return ((ticks * 1000 + adapter->params.vpd.cclk / 2) /
 436                 adapter->params.vpd.cclk);
 437 }
 438
 439 int t4_wr_mbox_meat_timeout(struct adapter *adap, int mbox, const void *cmd,
 440                             int size, void *rpl, bool sleep_ok, int timeout);
 441 int t4_wr_mbox_meat(struct adapter *adap, int mbox,
 442                     const void __attribute__((__may_alias__)) *cmd, int size,
 443                     void *rpl, bool sleep_ok);
 444
 445 static inline int t4_wr_mbox_timeout(struct adapter *adap, int mbox,
 446                                      const void *cmd, int size, void *rpl,
 447                                      int timeout)
 448 {
 449         return t4_wr_mbox_meat_timeout(adap, mbox, cmd, size, rpl, true,
 450                                        timeout);
 451 }
 452
 453 int t4_get_core_clock(struct adapter *adapter, struct vpd_params *p);
 454
 455 static inline int t4_wr_mbox(struct adapter *adap, int mbox, const void *cmd,
 456                              int size, void *rpl)
 457 {
 458         return t4_wr_mbox_meat(adap, mbox, cmd, size, rpl, true);
 459 }
 460
 461 static inline int t4_wr_mbox_ns(struct adapter *adap, int mbox, const void *cmd,
 462                                 int size, void *rpl)
 463 {
 464         return t4_wr_mbox_meat(adap, mbox, cmd, size, rpl, false);
 465 }
 466
 467 int t4vf_wr_mbox_core(struct adapter *, const void *, int, void *, bool);
 468
 469 static inline int t4vf_wr_mbox(struct adapter *adapter, const void *cmd,
 470                                int size, void *rpl)
 471 {
 472         return t4vf_wr_mbox_core(adapter, cmd, size, rpl, true);
 473 }
 474
 475 static inline int t4vf_wr_mbox_ns(struct adapter *adapter, const void *cmd,
 476                                   int size, void *rpl)
 477 {
 478         return t4vf_wr_mbox_core(adapter, cmd, size, rpl, false);
 479 }
 480
 481
 482 void t4_read_indirect(struct adapter *adap, unsigned int addr_reg,
 483                       unsigned int data_reg, u32 *vals, unsigned int nregs,
 484                       unsigned int start_idx);
 485 void t4_write_indirect(struct adapter *adap, unsigned int addr_reg,
 486                        unsigned int data_reg, const u32 *vals,
 487                        unsigned int nregs, unsigned int start_idx);
 488
 489 int t4_get_vpd_params(struct adapter *adapter, struct vpd_params *p);
 490 int t4_get_pfres(struct adapter *adapter);
 491 int t4_read_flash(struct adapter *adapter, unsigned int addr,
 492                   unsigned int nwords, u32 *data, int byte_oriented);
 493 int t4_flash_cfg_addr(struct adapter *adapter);
 494 unsigned int t4_get_mps_bg_map(struct adapter *adapter, unsigned int pidx);
 495 unsigned int t4_get_tp_ch_map(struct adapter *adapter, unsigned int pidx);
 496 const char *t4_get_port_type_description(enum fw_port_type port_type);
 497 void t4_get_port_stats(struct adapter *adap, int idx, struct port_stats *p);
 498 void t4vf_get_port_stats(struct adapter *adapter, int pidx,
 499                          struct port_stats *p);
 500 void t4_get_port_stats_offset(struct adapter *adap, int idx,
 501                               struct port_stats *stats,
 502                               struct port_stats *offset);
 503 void t4_clr_port_stats(struct adapter *adap, int idx);
 504 void init_link_config(struct link_config *lc, fw_port_cap32_t pcaps,
 505                       fw_port_cap32_t acaps);
 506 void t4_reset_link_config(struct adapter *adap, int idx);
 507 int t4_get_version_info(struct adapter *adapter);
 508 void t4_dump_version_info(struct adapter *adapter);
 509 int t4_get_flash_params(struct adapter *adapter);
 510 int t4_get_chip_type(struct adapter *adap, int ver);
 511 int t4_prep_adapter(struct adapter *adapter);
 512 int t4vf_prep_adapter(struct adapter *adapter);
 513 int t4_port_init(struct adapter *adap, int mbox, int pf, int vf);
 514 int t4vf_port_init(struct adapter *adap);
 515 int t4_init_rss_mode(struct adapter *adap, int mbox);
 516 int t4_config_rss_range(struct adapter *adapter, int mbox, unsigned int viid,
 517                         int start, int n, const u16 *rspq, unsigned int nrspq);
 518 int t4_config_vi_rss(struct adapter *adapter, int mbox, unsigned int viid,
 519                      unsigned int flags, unsigned int defq);
 520 int t4_read_config_vi_rss(struct adapter *adapter, int mbox, unsigned int viid,
 521                           u64 *flags, unsigned int *defq);
 522 void t4_fw_tp_pio_rw(struct adapter *adap, u32 *vals, unsigned int nregs,
 523                      unsigned int start_index, unsigned int rw);
 524 void t4_write_rss_key(struct adapter *adap, u32 *key, int idx);
 525 void t4_read_rss_key(struct adapter *adap, u32 *key);
 526
 527 enum t4_bar2_qtype { T4_BAR2_QTYPE_EGRESS, T4_BAR2_QTYPE_INGRESS };
 528 int t4_bar2_sge_qregs(struct adapter *adapter, unsigned int qid,
 529                       enum t4_bar2_qtype qtype, u64 *pbar2_qoffset,
 530                       unsigned int *pbar2_qid);
 531
 532 int t4_init_sge_params(struct adapter *adapter);
 533 int t4_init_tp_params(struct adapter *adap);
 534 int t4_filter_field_shift(const struct adapter *adap, unsigned int filter_sel);
 535 int t4_handle_fw_rpl(struct adapter *adap, const __be64 *rpl);
 536 unsigned int t4_get_regs_len(struct adapter *adap);
 537 unsigned int t4vf_get_pf_from_vf(struct adapter *adap);
 538 void t4_get_regs(struct adapter *adap, void *buf, size_t buf_size);
 539 int t4_seeprom_read(struct adapter *adapter, u32 addr, u32 *data);
 540 int t4_seeprom_write(struct adapter *adapter, u32 addr, u32 data);
 541 int t4_seeprom_wp(struct adapter *adapter, int enable);
 542 int t4_memory_rw_addr(struct adapter *adap, int win,
 543                       u32 addr, u32 len, void *hbuf, int dir);
 544 int t4_memory_rw_mtype(struct adapter *adap, int win, int mtype, u32 maddr,
 545                        u32 len, void *hbuf, int dir);
 546 static inline int t4_memory_rw(struct adapter *adap, int win,
 547                                int mtype, u32 maddr, u32 len,
 548                                void *hbuf, int dir)
 549 {
 550         return t4_memory_rw_mtype(adap, win, mtype, maddr, len, hbuf, dir);
 551 }
 552 fw_port_cap32_t fwcaps16_to_caps32(fw_port_cap16_t caps16);
 553 #endif /* __CHELSIO_COMMON_H */