igb: reserve VFIO vector zero for misc interrupt
[dpdk.git] / drivers / net / e1000 / e1000_ethdev.h
1 /*-
2  *   BSD LICENSE
3  *
4  *   Copyright(c) 2010-2015 Intel Corporation. All rights reserved.
5  *   All rights reserved.
6  *
7  *   Redistribution and use in source and binary forms, with or without
8  *   modification, are permitted provided that the following conditions
9  *   are met:
10  *
11  *     * Redistributions of source code must retain the above copyright
12  *       notice, this list of conditions and the following disclaimer.
13  *     * Redistributions in binary form must reproduce the above copyright
14  *       notice, this list of conditions and the following disclaimer in
15  *       the documentation and/or other materials provided with the
16  *       distribution.
17  *     * Neither the name of Intel Corporation nor the names of its
18  *       contributors may be used to endorse or promote products derived
19  *       from this software without specific prior written permission.
20  *
21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
32  */
33
34 #ifndef _E1000_ETHDEV_H_
35 #define _E1000_ETHDEV_H_
36
37 /* need update link, bit flag */
38 #define E1000_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
39 #define E1000_FLAG_MAILBOX          (uint32_t)(1 << 1)
40
41 /*
42  * Defines that were not part of e1000_hw.h as they are not used by the FreeBSD
43  * driver.
44  */
45 #define E1000_ADVTXD_POPTS_TXSM     0x00000200 /* L4 Checksum offload request */
46 #define E1000_ADVTXD_POPTS_IXSM     0x00000100 /* IP Checksum offload request */
47 #define E1000_ADVTXD_TUCMD_L4T_RSV  0x00001800 /* L4 Packet TYPE of Reserved */
48 #define E1000_RXD_STAT_TMST         0x10000    /* Timestamped Packet indication */
49 #define E1000_RXD_ERR_CKSUM_BIT     29
50 #define E1000_RXD_ERR_CKSUM_MSK     3
51 #define E1000_ADVTXD_MACLEN_SHIFT   9          /* Bit shift for l2_len */
52 #define E1000_CTRL_EXT_EXTEND_VLAN  (1<<26)    /* EXTENDED VLAN */
53 #define IGB_VFTA_SIZE 128
54
55 #define IGB_MAX_RX_QUEUE_NUM           8
56 #define IGB_MAX_RX_QUEUE_NUM_82576     16
57
58 #define E1000_SYN_FILTER_ENABLE        0x00000001 /* syn filter enable field */
59 #define E1000_SYN_FILTER_QUEUE         0x0000000E /* syn filter queue field */
60 #define E1000_SYN_FILTER_QUEUE_SHIFT   1          /* syn filter queue field */
61 #define E1000_RFCTL_SYNQFP             0x00080000 /* SYNQFP in RFCTL register */
62
63 #define E1000_ETQF_ETHERTYPE           0x0000FFFF
64 #define E1000_ETQF_QUEUE               0x00070000
65 #define E1000_ETQF_QUEUE_SHIFT         16
66 #define E1000_MAX_ETQF_FILTERS         8
67
68 #define E1000_IMIR_DSTPORT             0x0000FFFF
69 #define E1000_IMIR_PRIORITY            0xE0000000
70 #define E1000_MAX_TTQF_FILTERS         8
71 #define E1000_2TUPLE_MAX_PRI           7
72
73 #define E1000_MAX_FLEX_FILTERS           8
74 #define E1000_MAX_FHFT                   4
75 #define E1000_MAX_FHFT_EXT               4
76 #define E1000_FHFT_SIZE_IN_DWD           64
77 #define E1000_MAX_FLEX_FILTER_PRI        7
78 #define E1000_MAX_FLEX_FILTER_LEN        128
79 #define E1000_MAX_FLEX_FILTER_DWDS \
80         (E1000_MAX_FLEX_FILTER_LEN / sizeof(uint32_t))
81 #define E1000_FLEX_FILTERS_MASK_SIZE \
82         (E1000_MAX_FLEX_FILTER_DWDS / 4)
83 #define E1000_FHFT_QUEUEING_LEN          0x0000007F
84 #define E1000_FHFT_QUEUEING_QUEUE        0x00000700
85 #define E1000_FHFT_QUEUEING_PRIO         0x00070000
86 #define E1000_FHFT_QUEUEING_OFFSET       0xFC
87 #define E1000_FHFT_QUEUEING_QUEUE_SHIFT  8
88 #define E1000_FHFT_QUEUEING_PRIO_SHIFT   16
89 #define E1000_WUFC_FLEX_HQ               0x00004000
90
91 #define E1000_SPQF_SRCPORT               0x0000FFFF
92
93 #define E1000_MAX_FTQF_FILTERS           8
94 #define E1000_FTQF_PROTOCOL_MASK         0x000000FF
95 #define E1000_FTQF_5TUPLE_MASK_SHIFT     28
96 #define E1000_FTQF_QUEUE_MASK            0x03ff0000
97 #define E1000_FTQF_QUEUE_SHIFT           16
98 #define E1000_FTQF_QUEUE_ENABLE          0x00000100
99
100 #define IGB_RSS_OFFLOAD_ALL ( \
101         ETH_RSS_IPV4 | \
102         ETH_RSS_NONFRAG_IPV4_TCP | \
103         ETH_RSS_NONFRAG_IPV4_UDP | \
104         ETH_RSS_IPV6 | \
105         ETH_RSS_NONFRAG_IPV6_TCP | \
106         ETH_RSS_NONFRAG_IPV6_UDP | \
107         ETH_RSS_IPV6_EX | \
108         ETH_RSS_IPV6_TCP_EX | \
109         ETH_RSS_IPV6_UDP_EX)
110
111 /*
112  * Maximum number of Ring Descriptors.
113  *
114  * Since RDLEN/TDLEN should be multiple of 128 bytes, the number of ring
115  * desscriptors should meet the following condition:
116  * (num_ring_desc * sizeof(struct e1000_rx/tx_desc)) % 128 == 0
117  */
118 #define E1000_MIN_RING_DESC     32
119 #define E1000_MAX_RING_DESC     4096
120
121 /*
122  * TDBA/RDBA should be aligned on 16 byte boundary. But TDLEN/RDLEN should be
123  * multiple of 128 bytes. So we align TDBA/RDBA on 128 byte boundary.
124  * This will also optimize cache line size effect.
125  * H/W supports up to cache line size 128.
126  */
127 #define E1000_ALIGN     128
128
129 #define IGB_RXD_ALIGN   (E1000_ALIGN / sizeof(union e1000_adv_rx_desc))
130 #define IGB_TXD_ALIGN   (E1000_ALIGN / sizeof(union e1000_adv_tx_desc))
131
132 #define EM_RXD_ALIGN    (E1000_ALIGN / sizeof(struct e1000_rx_desc))
133 #define EM_TXD_ALIGN    (E1000_ALIGN / sizeof(struct e1000_data_desc))
134
135 #define E1000_MISC_VEC_ID               RTE_INTR_VEC_ZERO_OFFSET
136 #define E1000_RX_VEC_START              RTE_INTR_VEC_RXTX_OFFSET
137
138 /* structure for interrupt relative data */
139 struct e1000_interrupt {
140         uint32_t flags;
141         uint32_t mask;
142 };
143
144 /* local vfta copy */
145 struct e1000_vfta {
146         uint32_t vfta[IGB_VFTA_SIZE];
147 };
148
149 /*
150  * VF data which used by PF host only
151  */
152 #define E1000_MAX_VF_MC_ENTRIES         30
153 struct e1000_vf_info {
154         uint8_t vf_mac_addresses[ETHER_ADDR_LEN];
155         uint16_t vf_mc_hashes[E1000_MAX_VF_MC_ENTRIES];
156         uint16_t num_vf_mc_hashes;
157         uint16_t default_vf_vlan_id;
158         uint16_t vlans_enabled;
159         uint16_t pf_qos;
160         uint16_t vlan_count;
161         uint16_t tx_rate;
162 };
163
164 TAILQ_HEAD(e1000_flex_filter_list, e1000_flex_filter);
165
166 struct e1000_flex_filter_info {
167         uint16_t len;
168         uint32_t dwords[E1000_MAX_FLEX_FILTER_DWDS]; /* flex bytes in dword. */
169         /* if mask bit is 1b, do not compare corresponding byte in dwords. */
170         uint8_t mask[E1000_FLEX_FILTERS_MASK_SIZE];
171         uint8_t priority;
172 };
173
174 /* Flex filter structure */
175 struct e1000_flex_filter {
176         TAILQ_ENTRY(e1000_flex_filter) entries;
177         uint16_t index; /* index of flex filter */
178         struct e1000_flex_filter_info filter_info;
179         uint16_t queue; /* rx queue assigned to */
180 };
181
182 TAILQ_HEAD(e1000_5tuple_filter_list, e1000_5tuple_filter);
183 TAILQ_HEAD(e1000_2tuple_filter_list, e1000_2tuple_filter);
184
185 struct e1000_5tuple_filter_info {
186         uint32_t dst_ip;
187         uint32_t src_ip;
188         uint16_t dst_port;
189         uint16_t src_port;
190         uint8_t proto;           /* l4 protocol. */
191         /* the packet matched above 5tuple and contain any set bit will hit this filter. */
192         uint8_t tcp_flags;
193         uint8_t priority;        /* seven levels (001b-111b), 111b is highest,
194                                       used when more than one filter matches. */
195         uint8_t dst_ip_mask:1,   /* if mask is 1b, do not compare dst ip. */
196                 src_ip_mask:1,   /* if mask is 1b, do not compare src ip. */
197                 dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
198                 src_port_mask:1, /* if mask is 1b, do not compare src port. */
199                 proto_mask:1;    /* if mask is 1b, do not compare protocol. */
200 };
201
202 struct e1000_2tuple_filter_info {
203         uint16_t dst_port;
204         uint8_t proto;           /* l4 protocol. */
205         /* the packet matched above 2tuple and contain any set bit will hit this filter. */
206         uint8_t tcp_flags;
207         uint8_t priority;        /* seven levels (001b-111b), 111b is highest,
208                                       used when more than one filter matches. */
209         uint8_t dst_ip_mask:1,   /* if mask is 1b, do not compare dst ip. */
210                 src_ip_mask:1,   /* if mask is 1b, do not compare src ip. */
211                 dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
212                 src_port_mask:1, /* if mask is 1b, do not compare src port. */
213                 proto_mask:1;    /* if mask is 1b, do not compare protocol. */
214 };
215
216 /* 5tuple filter structure */
217 struct e1000_5tuple_filter {
218         TAILQ_ENTRY(e1000_5tuple_filter) entries;
219         uint16_t index;       /* the index of 5tuple filter */
220         struct e1000_5tuple_filter_info filter_info;
221         uint16_t queue;       /* rx queue assigned to */
222 };
223
224 /* 2tuple filter structure */
225 struct e1000_2tuple_filter {
226         TAILQ_ENTRY(e1000_2tuple_filter) entries;
227         uint16_t index;         /* the index of 2tuple filter */
228         struct e1000_2tuple_filter_info filter_info;
229         uint16_t queue;       /* rx queue assigned to */
230 };
231
232 /*
233  * Structure to store filters' info.
234  */
235 struct e1000_filter_info {
236         uint8_t ethertype_mask; /* Bit mask for every used ethertype filter */
237         /* store used ethertype filters*/
238         uint16_t ethertype_filters[E1000_MAX_ETQF_FILTERS];
239         uint8_t flex_mask;      /* Bit mask for every used flex filter */
240         struct e1000_flex_filter_list flex_list;
241         /* Bit mask for every used 5tuple filter */
242         uint8_t fivetuple_mask;
243         struct e1000_5tuple_filter_list fivetuple_list;
244         /* Bit mask for every used 2tuple filter */
245         uint8_t twotuple_mask;
246         struct e1000_2tuple_filter_list twotuple_list;
247 };
248
249 /*
250  * Structure to store private data for each driver instance (for each port).
251  */
252 struct e1000_adapter {
253         struct e1000_hw         hw;
254         struct e1000_hw_stats   stats;
255         struct e1000_interrupt  intr;
256         struct e1000_vfta       shadow_vfta;
257         struct e1000_vf_info    *vfdata;
258         struct e1000_filter_info filter;
259         bool stopped;
260 };
261
262 #define E1000_DEV_PRIVATE(adapter) \
263         ((struct e1000_adapter *)adapter)
264
265 #define E1000_DEV_PRIVATE_TO_HW(adapter) \
266         (&((struct e1000_adapter *)adapter)->hw)
267
268 #define E1000_DEV_PRIVATE_TO_STATS(adapter) \
269         (&((struct e1000_adapter *)adapter)->stats)
270
271 #define E1000_DEV_PRIVATE_TO_INTR(adapter) \
272         (&((struct e1000_adapter *)adapter)->intr)
273
274 #define E1000_DEV_PRIVATE_TO_VFTA(adapter) \
275         (&((struct e1000_adapter *)adapter)->shadow_vfta)
276
277 #define E1000_DEV_PRIVATE_TO_P_VFDATA(adapter) \
278         (&((struct e1000_adapter *)adapter)->vfdata)
279
280 #define E1000_DEV_PRIVATE_TO_FILTER_INFO(adapter) \
281         (&((struct e1000_adapter *)adapter)->filter)
282
283 /*
284  * RX/TX IGB function prototypes
285  */
286 void eth_igb_tx_queue_release(void *txq);
287 void eth_igb_rx_queue_release(void *rxq);
288 void igb_dev_clear_queues(struct rte_eth_dev *dev);
289 void igb_dev_free_queues(struct rte_eth_dev *dev);
290
291 int eth_igb_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
292                 uint16_t nb_rx_desc, unsigned int socket_id,
293                 const struct rte_eth_rxconf *rx_conf,
294                 struct rte_mempool *mb_pool);
295
296 uint32_t eth_igb_rx_queue_count(struct rte_eth_dev *dev,
297                 uint16_t rx_queue_id);
298
299 int eth_igb_rx_descriptor_done(void *rx_queue, uint16_t offset);
300
301 int eth_igb_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
302                 uint16_t nb_tx_desc, unsigned int socket_id,
303                 const struct rte_eth_txconf *tx_conf);
304
305 int eth_igb_rx_init(struct rte_eth_dev *dev);
306
307 void eth_igb_tx_init(struct rte_eth_dev *dev);
308
309 uint16_t eth_igb_xmit_pkts(void *txq, struct rte_mbuf **tx_pkts,
310                 uint16_t nb_pkts);
311
312 uint16_t eth_igb_recv_pkts(void *rxq, struct rte_mbuf **rx_pkts,
313                 uint16_t nb_pkts);
314
315 uint16_t eth_igb_recv_scattered_pkts(void *rxq,
316                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
317
318 int eth_igb_rss_hash_update(struct rte_eth_dev *dev,
319                             struct rte_eth_rss_conf *rss_conf);
320
321 int eth_igb_rss_hash_conf_get(struct rte_eth_dev *dev,
322                               struct rte_eth_rss_conf *rss_conf);
323
324 int eth_igbvf_rx_init(struct rte_eth_dev *dev);
325
326 void eth_igbvf_tx_init(struct rte_eth_dev *dev);
327
328 /*
329  * misc function prototypes
330  */
331 void igb_pf_host_init(struct rte_eth_dev *eth_dev);
332
333 void igb_pf_mbx_process(struct rte_eth_dev *eth_dev);
334
335 int igb_pf_host_configure(struct rte_eth_dev *eth_dev);
336
337 void igb_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
338         struct rte_eth_rxq_info *qinfo);
339
340 void igb_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
341         struct rte_eth_txq_info *qinfo);
342
343 /*
344  * RX/TX EM function prototypes
345  */
346 void eth_em_tx_queue_release(void *txq);
347 void eth_em_rx_queue_release(void *rxq);
348
349 void em_dev_clear_queues(struct rte_eth_dev *dev);
350 void em_dev_free_queues(struct rte_eth_dev *dev);
351
352 int eth_em_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
353                 uint16_t nb_rx_desc, unsigned int socket_id,
354                 const struct rte_eth_rxconf *rx_conf,
355                 struct rte_mempool *mb_pool);
356
357 uint32_t eth_em_rx_queue_count(struct rte_eth_dev *dev,
358                 uint16_t rx_queue_id);
359
360 int eth_em_rx_descriptor_done(void *rx_queue, uint16_t offset);
361
362 int eth_em_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
363                 uint16_t nb_tx_desc, unsigned int socket_id,
364                 const struct rte_eth_txconf *tx_conf);
365
366 int eth_em_rx_init(struct rte_eth_dev *dev);
367
368 void eth_em_tx_init(struct rte_eth_dev *dev);
369
370 uint16_t eth_em_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
371                 uint16_t nb_pkts);
372
373 uint16_t eth_em_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
374                 uint16_t nb_pkts);
375
376 uint16_t eth_em_recv_scattered_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
377                 uint16_t nb_pkts);
378
379 void em_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
380         struct rte_eth_rxq_info *qinfo);
381
382 void em_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
383         struct rte_eth_txq_info *qinfo);
384
385 void igb_pf_host_uninit(struct rte_eth_dev *dev);
386
387 #endif /* _E1000_ETHDEV_H_ */