drivers/net/i40e/i40e_ethdev.h

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2015 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #ifndef _I40E_ETHDEV_H_
  35 #define _I40E_ETHDEV_H_
  36
  37 #include <rte_eth_ctrl.h>
  38
  39 #define I40E_VLAN_TAG_SIZE        4
  40
  41 #define I40E_AQ_LEN               32
  42 #define I40E_AQ_BUF_SZ            4096
  43 /* Number of queues per TC should be one of 1, 2, 4, 8, 16, 32, 64 */
  44 #define I40E_MAX_Q_PER_TC         64
  45 #define I40E_NUM_DESC_DEFAULT     512
  46 #define I40E_NUM_DESC_ALIGN       32
  47 #define I40E_BUF_SIZE_MIN         1024
  48 #define I40E_FRAME_SIZE_MAX       9728
  49 #define I40E_QUEUE_BASE_ADDR_UNIT 128
  50 /* number of VSIs and queue default setting */
  51 #define I40E_MAX_QP_NUM_PER_VF    16
  52 #define I40E_DEFAULT_QP_NUM_FDIR  1
  53 #define I40E_UINT32_BIT_SIZE      (CHAR_BIT * sizeof(uint32_t))
  54 #define I40E_VFTA_SIZE            (4096 / I40E_UINT32_BIT_SIZE)
  55 /*
  56  * vlan_id is a 12 bit number.
  57  * The VFTA array is actually a 4096 bit array, 128 of 32bit elements.
  58  * 2^5 = 32. The val of lower 5 bits specifies the bit in the 32bit element.
  59  * The higher 7 bit val specifies VFTA array index.
  60  */
  61 #define I40E_VFTA_BIT(vlan_id)    (1 << ((vlan_id) & 0x1F))
  62 #define I40E_VFTA_IDX(vlan_id)    ((vlan_id) >> 5)
  63
  64 /* Default TC traffic in case DCB is not enabled */
  65 #define I40E_DEFAULT_TCMAP        0x1
  66 #define I40E_FDIR_QUEUE_ID        0
  67
  68 /* Always assign pool 0 to main VSI, VMDQ will start from 1 */
  69 #define I40E_VMDQ_POOL_BASE       1
  70
  71 #define I40E_DEFAULT_RX_FREE_THRESH  32
  72 #define I40E_DEFAULT_RX_PTHRESH      8
  73 #define I40E_DEFAULT_RX_HTHRESH      8
  74 #define I40E_DEFAULT_RX_WTHRESH      0
  75
  76 #define I40E_DEFAULT_TX_FREE_THRESH  32
  77 #define I40E_DEFAULT_TX_PTHRESH      32
  78 #define I40E_DEFAULT_TX_HTHRESH      0
  79 #define I40E_DEFAULT_TX_WTHRESH      0
  80 #define I40E_DEFAULT_TX_RSBIT_THRESH 32
  81
  82 /* Bit shift and mask */
  83 #define I40E_4_BIT_WIDTH  (CHAR_BIT / 2)
  84 #define I40E_4_BIT_MASK   RTE_LEN2MASK(I40E_4_BIT_WIDTH, uint8_t)
  85 #define I40E_8_BIT_WIDTH  CHAR_BIT
  86 #define I40E_8_BIT_MASK   UINT8_MAX
  87 #define I40E_16_BIT_WIDTH (CHAR_BIT * 2)
  88 #define I40E_16_BIT_MASK  UINT16_MAX
  89 #define I40E_32_BIT_WIDTH (CHAR_BIT * 4)
  90 #define I40E_32_BIT_MASK  UINT32_MAX
  91 #define I40E_48_BIT_WIDTH (CHAR_BIT * 6)
  92 #define I40E_48_BIT_MASK  RTE_LEN2MASK(I40E_48_BIT_WIDTH, uint64_t)
  93
  94 /* Linux PF host with virtchnl version 1.1 */
  95 #define PF_IS_V11(vf) \
  96         (((vf)->version_major == I40E_VIRTCHNL_VERSION_MAJOR) && \
  97         ((vf)->version_minor == 1))
  98
  99 /* index flex payload per layer */
 100 enum i40e_flxpld_layer_idx {
 101         I40E_FLXPLD_L2_IDX    = 0,
 102         I40E_FLXPLD_L3_IDX    = 1,
 103         I40E_FLXPLD_L4_IDX    = 2,
 104         I40E_MAX_FLXPLD_LAYER = 3,
 105 };
 106 #define I40E_MAX_FLXPLD_FIED        3  /* max number of flex payload fields */
 107 #define I40E_FDIR_BITMASK_NUM_WORD  2  /* max number of bitmask words */
 108 #define I40E_FDIR_MAX_FLEXWORD_NUM  8  /* max number of flexpayload words */
 109 #define I40E_FDIR_MAX_FLEX_LEN      16 /* len in bytes of flex payload */
 110 #define I40E_INSET_MASK_NUM_REG     2  /* number of input set mask registers */
 111
 112 /* i40e flags */
 113 #define I40E_FLAG_RSS                   (1ULL << 0)
 114 #define I40E_FLAG_DCB                   (1ULL << 1)
 115 #define I40E_FLAG_VMDQ                  (1ULL << 2)
 116 #define I40E_FLAG_SRIOV                 (1ULL << 3)
 117 #define I40E_FLAG_HEADER_SPLIT_DISABLED (1ULL << 4)
 118 #define I40E_FLAG_HEADER_SPLIT_ENABLED  (1ULL << 5)
 119 #define I40E_FLAG_FDIR                  (1ULL << 6)
 120 #define I40E_FLAG_VXLAN                 (1ULL << 7)
 121 #define I40E_FLAG_RSS_AQ_CAPABLE        (1ULL << 8)
 122 #define I40E_FLAG_ALL (I40E_FLAG_RSS | \
 123                        I40E_FLAG_DCB | \
 124                        I40E_FLAG_VMDQ | \
 125                        I40E_FLAG_SRIOV | \
 126                        I40E_FLAG_HEADER_SPLIT_DISABLED | \
 127                        I40E_FLAG_HEADER_SPLIT_ENABLED | \
 128                        I40E_FLAG_FDIR | \
 129                        I40E_FLAG_VXLAN | \
 130                        I40E_FLAG_RSS_AQ_CAPABLE)
 131
 132 #define I40E_RSS_OFFLOAD_ALL ( \
 133         ETH_RSS_FRAG_IPV4 | \
 134         ETH_RSS_NONFRAG_IPV4_TCP | \
 135         ETH_RSS_NONFRAG_IPV4_UDP | \
 136         ETH_RSS_NONFRAG_IPV4_SCTP | \
 137         ETH_RSS_NONFRAG_IPV4_OTHER | \
 138         ETH_RSS_FRAG_IPV6 | \
 139         ETH_RSS_NONFRAG_IPV6_TCP | \
 140         ETH_RSS_NONFRAG_IPV6_UDP | \
 141         ETH_RSS_NONFRAG_IPV6_SCTP | \
 142         ETH_RSS_NONFRAG_IPV6_OTHER | \
 143         ETH_RSS_L2_PAYLOAD)
 144
 145 /* All bits of RSS hash enable */
 146 #define I40E_RSS_HENA_ALL ( \
 147         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV4_UDP) | \
 148         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV4_TCP) | \
 149         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV4_SCTP) | \
 150         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV4_OTHER) | \
 151         (1ULL << I40E_FILTER_PCTYPE_FRAG_IPV4) | \
 152         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV6_UDP) | \
 153         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV6_TCP) | \
 154         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV6_SCTP) | \
 155         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV6_OTHER) | \
 156         (1ULL << I40E_FILTER_PCTYPE_FRAG_IPV6) | \
 157         (1ULL << I40E_FILTER_PCTYPE_FCOE_OX) | \
 158         (1ULL << I40E_FILTER_PCTYPE_FCOE_RX) | \
 159         (1ULL << I40E_FILTER_PCTYPE_FCOE_OTHER) | \
 160         (1ULL << I40E_FILTER_PCTYPE_L2_PAYLOAD))
 161
 162 struct i40e_adapter;
 163
 164 /**
 165  * MAC filter structure
 166  */
 167 struct i40e_mac_filter_info {
 168         enum rte_mac_filter_type filter_type;
 169         struct ether_addr mac_addr;
 170 };
 171
 172 TAILQ_HEAD(i40e_mac_filter_list, i40e_mac_filter);
 173
 174 /* MAC filter list structure */
 175 struct i40e_mac_filter {
 176         TAILQ_ENTRY(i40e_mac_filter) next;
 177         struct i40e_mac_filter_info mac_info;
 178 };
 179
 180 TAILQ_HEAD(i40e_vsi_list_head, i40e_vsi_list);
 181
 182 struct i40e_vsi;
 183
 184 /* VSI list structure */
 185 struct i40e_vsi_list {
 186         TAILQ_ENTRY(i40e_vsi_list) list;
 187         struct i40e_vsi *vsi;
 188 };
 189
 190 struct i40e_rx_queue;
 191 struct i40e_tx_queue;
 192
 193 /* Structure that defines a VEB */
 194 struct i40e_veb {
 195         struct i40e_vsi_list_head head;
 196         struct i40e_vsi *associate_vsi; /* Associate VSI who owns the VEB */
 197         uint16_t seid; /* The seid of VEB itself */
 198         uint16_t uplink_seid; /* The uplink seid of this VEB */
 199         uint16_t stats_idx;
 200         struct i40e_eth_stats stats;
 201 };
 202
 203 /* i40e MACVLAN filter structure */
 204 struct i40e_macvlan_filter {
 205         struct ether_addr macaddr;
 206         enum rte_mac_filter_type filter_type;
 207         uint16_t vlan_id;
 208 };
 209
 210 /* Bandwidth limit information */
 211 struct i40e_bw_info {
 212         uint16_t bw_limit;      /* BW Limit (0 = disabled) */
 213         uint8_t  bw_max_quanta; /* Max Quanta when BW limit is enabled */
 214
 215         /* Relative TC credits across VSIs */
 216         uint8_t  bw_ets_share_credits[I40E_MAX_TRAFFIC_CLASS];
 217         /* TC BW limit credits within VSI */
 218         uint8_t  bw_ets_limit_credits[I40E_MAX_TRAFFIC_CLASS];
 219         /* TC BW limit max quanta within VSI */
 220         uint8_t  bw_ets_max_quanta[I40E_MAX_TRAFFIC_CLASS];
 221 };
 222
 223 /*
 224  * Structure that defines a VSI, associated with a adapter.
 225  */
 226 struct i40e_vsi {
 227         struct i40e_adapter *adapter; /* Backreference to associated adapter */
 228         struct i40e_aqc_vsi_properties_data info; /* VSI properties */
 229
 230         struct i40e_eth_stats eth_stats_offset;
 231         struct i40e_eth_stats eth_stats;
 232         /*
 233          * When drivers loaded, only a default main VSI exists. In case new VSI
 234          * needs to add, HW needs to know the layout that VSIs are organized.
 235          * Besides that, VSI isan element and can't switch packets, which needs
 236          * to add new component VEB to perform switching. So, a new VSI needs
 237          * to specify the the uplink VSI (Parent VSI) before created. The
 238          * uplink VSI will check whether it had a VEB to switch packets. If no,
 239          * it will try to create one. Then, uplink VSI will move the new VSI
 240          * into its' sib_vsi_list to manage all the downlink VSI.
 241          *  sib_vsi_list: the VSI list that shared the same uplink VSI.
 242          *  parent_vsi  : the uplink VSI. It's NULL for main VSI.
 243          *  veb         : the VEB associates with the VSI.
 244          */
 245         struct i40e_vsi_list sib_vsi_list; /* sibling vsi list */
 246         struct i40e_vsi *parent_vsi;
 247         struct i40e_veb *veb;    /* Associated veb, could be null */
 248         bool offset_loaded;
 249         enum i40e_vsi_type type; /* VSI types */
 250         uint16_t vlan_num;       /* Total VLAN number */
 251         uint16_t mac_num;        /* Total mac number */
 252         uint32_t vfta[I40E_VFTA_SIZE];        /* VLAN bitmap */
 253         struct i40e_mac_filter_list mac_list; /* macvlan filter list */
 254         /* specific VSI-defined parameters, SRIOV stored the vf_id */
 255         uint32_t user_param;
 256         uint16_t seid;           /* The seid of VSI itself */
 257         uint16_t uplink_seid;    /* The uplink seid of this VSI */
 258         uint16_t nb_qps;         /* Number of queue pairs VSI can occupy */
 259         uint16_t max_macaddrs;   /* Maximum number of MAC addresses */
 260         uint16_t base_queue;     /* The first queue index of this VSI */
 261         /*
 262          * The offset to visit VSI related register, assigned by HW when
 263          * creating VSI
 264          */
 265         uint16_t vsi_id;
 266         uint16_t msix_intr; /* The MSIX interrupt binds to VSI */
 267         uint8_t enabled_tc; /* The traffic class enabled */
 268         struct i40e_bw_info bw_info; /* VSI bandwidth information */
 269 };
 270
 271 struct pool_entry {
 272         LIST_ENTRY(pool_entry) next;
 273         uint16_t base;
 274         uint16_t len;
 275 };
 276
 277 LIST_HEAD(res_list, pool_entry);
 278
 279 struct i40e_res_pool_info {
 280         uint32_t base;              /* Resource start index */
 281         uint32_t num_alloc;         /* Allocated resource number */
 282         uint32_t num_free;          /* Total available resource number */
 283         struct res_list alloc_list; /* Allocated resource list */
 284         struct res_list free_list;  /* Available resource list */
 285 };
 286
 287 enum I40E_VF_STATE {
 288         I40E_VF_INACTIVE = 0,
 289         I40E_VF_INRESET,
 290         I40E_VF_ININIT,
 291         I40E_VF_ACTIVE,
 292 };
 293
 294 /*
 295  * Structure to store private data for PF host.
 296  */
 297 struct i40e_pf_vf {
 298         struct i40e_pf *pf;
 299         struct i40e_vsi *vsi;
 300         enum I40E_VF_STATE state; /* The number of queue pairs availiable */
 301         uint16_t vf_idx; /* VF index in pf->vfs */
 302         uint16_t lan_nb_qps; /* Actual queues allocated */
 303         uint16_t reset_cnt; /* Total vf reset times */
 304 };
 305
 306 /*
 307  * Structure to store private data for flow control.
 308  */
 309 struct i40e_fc_conf {
 310         uint16_t pause_time; /* Flow control pause timer */
 311         /* FC high water 0-7 for pfc and 8 for lfc unit:kilobytes */
 312         uint32_t high_water[I40E_MAX_TRAFFIC_CLASS + 1];
 313         /* FC low water  0-7 for pfc and 8 for lfc unit:kilobytes */
 314         uint32_t low_water[I40E_MAX_TRAFFIC_CLASS + 1];
 315 };
 316
 317 /*
 318  * Structure to store private data for VMDQ instance
 319  */
 320 struct i40e_vmdq_info {
 321         struct i40e_pf *pf;
 322         struct i40e_vsi *vsi;
 323 };
 324
 325 /*
 326  * Structure to store flex pit for flow diretor.
 327  */
 328 struct i40e_fdir_flex_pit {
 329         uint8_t src_offset;    /* offset in words from the beginning of payload */
 330         uint8_t size;          /* size in words */
 331         uint8_t dst_offset;    /* offset in words of flexible payload */
 332 };
 333
 334 struct i40e_fdir_flex_mask {
 335         uint8_t word_mask;  /**< Bit i enables word i of flexible payload */
 336         struct {
 337                 uint8_t offset;
 338                 uint16_t mask;
 339         } bitmask[I40E_FDIR_BITMASK_NUM_WORD];
 340 };
 341
 342 #define I40E_FILTER_PCTYPE_MAX 64
 343 /*
 344  *  A structure used to define fields of a FDIR related info.
 345  */
 346 struct i40e_fdir_info {
 347         struct i40e_vsi *fdir_vsi;     /* pointer to fdir VSI structure */
 348         uint16_t match_counter_index;  /* Statistic counter index used for fdir*/
 349         struct i40e_tx_queue *txq;
 350         struct i40e_rx_queue *rxq;
 351         void *prg_pkt;                 /* memory for fdir program packet */
 352         uint64_t dma_addr;             /* physic address of packet memory*/
 353         /*
 354          * the rule how bytes stream is extracted as flexible payload
 355          * for each payload layer, the setting can up to three elements
 356          */
 357         struct i40e_fdir_flex_pit flex_set[I40E_MAX_FLXPLD_LAYER * I40E_MAX_FLXPLD_FIED];
 358         struct i40e_fdir_flex_mask flex_mask[I40E_FILTER_PCTYPE_MAX];
 359 };
 360
 361 #define I40E_MIRROR_MAX_ENTRIES_PER_RULE   64
 362 #define I40E_MAX_MIRROR_RULES           64
 363 /*
 364  * Mirror rule structure
 365  */
 366 struct i40e_mirror_rule {
 367         TAILQ_ENTRY(i40e_mirror_rule) rules;
 368         uint8_t rule_type;
 369         uint16_t index;          /* the sw index of mirror rule */
 370         uint16_t id;             /* the rule id assigned by firmware */
 371         uint16_t dst_vsi_seid;   /* destination vsi for this mirror rule. */
 372         uint16_t num_entries;
 373         /* the info stores depend on the rule type.
 374             If type is I40E_MIRROR_TYPE_VLAN, vlan ids are stored here.
 375             If type is I40E_MIRROR_TYPE_VPORT_*, vsi's seid are stored.
 376          */
 377         uint16_t entries[I40E_MIRROR_MAX_ENTRIES_PER_RULE];
 378 };
 379
 380 TAILQ_HEAD(i40e_mirror_rule_list, i40e_mirror_rule);
 381
 382 /*
 383  * Structure to store private data specific for PF instance.
 384  */
 385 struct i40e_pf {
 386         struct i40e_adapter *adapter; /* The adapter this PF associate to */
 387         struct i40e_vsi *main_vsi; /* pointer to main VSI structure */
 388         uint16_t mac_seid; /* The seid of the MAC of this PF */
 389         uint16_t main_vsi_seid; /* The seid of the main VSI */
 390         uint16_t max_num_vsi;
 391         struct i40e_res_pool_info qp_pool;    /*Queue pair pool */
 392         struct i40e_res_pool_info msix_pool;  /* MSIX interrupt pool */
 393
 394         struct i40e_hw_port_stats stats_offset;
 395         struct i40e_hw_port_stats stats;
 396         bool offset_loaded;
 397
 398         struct rte_eth_dev_data *dev_data; /* Pointer to the device data */
 399         struct ether_addr dev_addr; /* PF device mac address */
 400         uint64_t flags; /* PF featuer flags */
 401         /* All kinds of queue pair setting for different VSIs */
 402         struct i40e_pf_vf *vfs;
 403         uint16_t vf_num;
 404         /* Each of below queue pairs should be power of 2 since it's the
 405            precondition after TC configuration applied */
 406         uint16_t lan_nb_qp_max;
 407         uint16_t lan_nb_qps; /* The number of queue pairs of LAN */
 408         uint16_t lan_qp_offset;
 409         uint16_t vmdq_nb_qp_max;
 410         uint16_t vmdq_nb_qps; /* The number of queue pairs of VMDq */
 411         uint16_t vmdq_qp_offset;
 412         uint16_t vf_nb_qp_max;
 413         uint16_t vf_nb_qps; /* The number of queue pairs of VF */
 414         uint16_t vf_qp_offset;
 415         uint16_t fdir_nb_qps; /* The number of queue pairs of Flow Director */
 416         uint16_t fdir_qp_offset;
 417
 418         uint16_t hash_lut_size; /* The size of hash lookup table */
 419         /* store VXLAN UDP ports */
 420         uint16_t vxlan_ports[I40E_MAX_PF_UDP_OFFLOAD_PORTS];
 421         uint16_t vxlan_bitmap; /* Vxlan bit mask */
 422
 423         /* VMDQ related info */
 424         uint16_t max_nb_vmdq_vsi; /* Max number of VMDQ VSIs supported */
 425         uint16_t nb_cfg_vmdq_vsi; /* number of VMDQ VSIs configured */
 426         struct i40e_vmdq_info *vmdq;
 427
 428         struct i40e_fdir_info fdir; /* flow director info */
 429         struct i40e_fc_conf fc_conf; /* Flow control conf */
 430         struct i40e_mirror_rule_list mirror_list;
 431         uint16_t nb_mirror_rule;   /* The number of mirror rules */
 432 };
 433
 434 enum pending_msg {
 435         PFMSG_LINK_CHANGE = 0x1,
 436         PFMSG_RESET_IMPENDING = 0x2,
 437         PFMSG_DRIVER_CLOSE = 0x4,
 438 };
 439
 440 struct i40e_vsi_vlan_pvid_info {
 441         uint16_t on;            /* Enable or disable pvid */
 442         union {
 443                 uint16_t pvid;  /* Valid in case 'on' is set to set pvid */
 444                 struct {
 445                 /*  Valid in case 'on' is cleared. 'tagged' will reject tagged packets,
 446                  *  while 'untagged' will reject untagged packets.
 447                  */
 448                         uint8_t tagged;
 449                         uint8_t untagged;
 450                 } reject;
 451         } config;
 452 };
 453
 454 struct i40e_vf_rx_queues {
 455         uint64_t rx_dma_addr;
 456         uint32_t rx_ring_len;
 457         uint32_t buff_size;
 458 };
 459
 460 struct i40e_vf_tx_queues {
 461         uint64_t tx_dma_addr;
 462         uint32_t tx_ring_len;
 463 };
 464
 465 /*
 466  * Structure to store private data specific for VF instance.
 467  */
 468 struct i40e_vf {
 469         struct i40e_adapter *adapter; /* The adapter this VF associate to */
 470         struct rte_eth_dev_data *dev_data; /* Pointer to the device data */
 471         uint16_t num_queue_pairs;
 472         uint16_t max_pkt_len; /* Maximum packet length */
 473         bool promisc_unicast_enabled;
 474         bool promisc_multicast_enabled;
 475
 476         uint32_t version_major; /* Major version number */
 477         uint32_t version_minor; /* Minor version number */
 478         uint16_t promisc_flags; /* Promiscuous setting */
 479         uint32_t vlan[I40E_VFTA_SIZE]; /* VLAN bit map */
 480
 481         /* Event from pf */
 482         bool dev_closed;
 483         bool link_up;
 484         bool vf_reset;
 485         volatile uint32_t pend_cmd; /* pending command not finished yet */
 486         u16 pend_msg; /* flags indicates events from pf not handled yet */
 487
 488         /* VSI info */
 489         struct i40e_virtchnl_vf_resource *vf_res; /* All VSIs */
 490         struct i40e_virtchnl_vsi_resource *vsi_res; /* LAN VSI */
 491         struct i40e_vsi vsi;
 492         uint64_t flags;
 493 };
 494
 495 /*
 496  * Structure to store private data for each PF/VF instance.
 497  */
 498 struct i40e_adapter {
 499         /* Common for both PF and VF */
 500         struct i40e_hw hw;
 501         struct rte_eth_dev *eth_dev;
 502
 503         /* Specific for PF or VF */
 504         union {
 505                 struct i40e_pf pf;
 506                 struct i40e_vf vf;
 507         };
 508
 509         /* for vector PMD */
 510         bool rx_bulk_alloc_allowed;
 511         bool rx_vec_allowed;
 512         bool tx_simple_allowed;
 513         bool tx_vec_allowed;
 514 };
 515
 516 int i40e_dev_switch_queues(struct i40e_pf *pf, bool on);
 517 int i40e_vsi_release(struct i40e_vsi *vsi);
 518 struct i40e_vsi *i40e_vsi_setup(struct i40e_pf *pf,
 519                                 enum i40e_vsi_type type,
 520                                 struct i40e_vsi *uplink_vsi,
 521                                 uint16_t user_param);
 522 int i40e_switch_rx_queue(struct i40e_hw *hw, uint16_t q_idx, bool on);
 523 int i40e_switch_tx_queue(struct i40e_hw *hw, uint16_t q_idx, bool on);
 524 int i40e_vsi_add_vlan(struct i40e_vsi *vsi, uint16_t vlan);
 525 int i40e_vsi_delete_vlan(struct i40e_vsi *vsi, uint16_t vlan);
 526 int i40e_vsi_add_mac(struct i40e_vsi *vsi, struct i40e_mac_filter_info *filter);
 527 int i40e_vsi_delete_mac(struct i40e_vsi *vsi, struct ether_addr *addr);
 528 void i40e_update_vsi_stats(struct i40e_vsi *vsi);
 529 void i40e_pf_disable_irq0(struct i40e_hw *hw);
 530 void i40e_pf_enable_irq0(struct i40e_hw *hw);
 531 int i40e_dev_link_update(struct rte_eth_dev *dev,
 532                          __rte_unused int wait_to_complete);
 533 void i40e_vsi_queues_bind_intr(struct i40e_vsi *vsi);
 534 void i40e_vsi_queues_unbind_intr(struct i40e_vsi *vsi);
 535 int i40e_vsi_vlan_pvid_set(struct i40e_vsi *vsi,
 536                            struct i40e_vsi_vlan_pvid_info *info);
 537 int i40e_vsi_config_vlan_stripping(struct i40e_vsi *vsi, bool on);
 538 uint64_t i40e_config_hena(uint64_t flags);
 539 uint64_t i40e_parse_hena(uint64_t flags);
 540 enum i40e_status_code i40e_fdir_setup_tx_resources(struct i40e_pf *pf);
 541 enum i40e_status_code i40e_fdir_setup_rx_resources(struct i40e_pf *pf);
 542 int i40e_fdir_setup(struct i40e_pf *pf);
 543 const struct rte_memzone *i40e_memzone_reserve(const char *name,
 544                                         uint32_t len,
 545                                         int socket_id);
 546 int i40e_fdir_configure(struct rte_eth_dev *dev);
 547 void i40e_fdir_teardown(struct i40e_pf *pf);
 548 enum i40e_filter_pctype i40e_flowtype_to_pctype(uint16_t flow_type);
 549 uint16_t i40e_pctype_to_flowtype(enum i40e_filter_pctype pctype);
 550 int i40e_fdir_ctrl_func(struct rte_eth_dev *dev,
 551                           enum rte_filter_op filter_op,
 552                           void *arg);
 553 int i40e_select_filter_input_set(struct i40e_hw *hw,
 554                                  struct rte_eth_input_set_conf *conf,
 555                                  enum rte_filter_type filter);
 556 int i40e_filter_inset_select(struct i40e_hw *hw,
 557                              struct rte_eth_input_set_conf *conf,
 558                              enum rte_filter_type filter);
 559
 560 void i40e_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 561         struct rte_eth_rxq_info *qinfo);
 562 void i40e_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 563         struct rte_eth_txq_info *qinfo);
 564
 565 /* I40E_DEV_PRIVATE_TO */
 566 #define I40E_DEV_PRIVATE_TO_PF(adapter) \
 567         (&((struct i40e_adapter *)adapter)->pf)
 568 #define I40E_DEV_PRIVATE_TO_HW(adapter) \
 569         (&((struct i40e_adapter *)adapter)->hw)
 570 #define I40E_DEV_PRIVATE_TO_ADAPTER(adapter) \
 571         ((struct i40e_adapter *)adapter)
 572
 573 /* I40EVF_DEV_PRIVATE_TO */
 574 #define I40EVF_DEV_PRIVATE_TO_VF(adapter) \
 575         (&((struct i40e_adapter *)adapter)->vf)
 576
 577 static inline struct i40e_vsi *
 578 i40e_get_vsi_from_adapter(struct i40e_adapter *adapter)
 579 {
 580         struct i40e_hw *hw;
 581
 582         if (!adapter)
 583                 return NULL;
 584
 585         hw = I40E_DEV_PRIVATE_TO_HW(adapter);
 586         if (hw->mac.type == I40E_MAC_VF) {
 587                 struct i40e_vf *vf = I40EVF_DEV_PRIVATE_TO_VF(adapter);
 588                 return &vf->vsi;
 589         } else {
 590                 struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(adapter);
 591                 return pf->main_vsi;
 592         }
 593 }
 594 #define I40E_DEV_PRIVATE_TO_MAIN_VSI(adapter) \
 595         i40e_get_vsi_from_adapter((struct i40e_adapter *)adapter)
 596
 597 /* I40E_VSI_TO */
 598 #define I40E_VSI_TO_HW(vsi) \
 599         (&(((struct i40e_vsi *)vsi)->adapter->hw))
 600 #define I40E_VSI_TO_PF(vsi) \
 601         (&(((struct i40e_vsi *)vsi)->adapter->pf))
 602 #define I40E_VSI_TO_VF(vsi) \
 603         (&(((struct i40e_vsi *)vsi)->adapter->vf))
 604 #define I40E_VSI_TO_DEV_DATA(vsi) \
 605         (((struct i40e_vsi *)vsi)->adapter->pf.dev_data)
 606 #define I40E_VSI_TO_ETH_DEV(vsi) \
 607         (((struct i40e_vsi *)vsi)->adapter->eth_dev)
 608
 609 /* I40E_PF_TO */
 610 #define I40E_PF_TO_HW(pf) \
 611         (&(((struct i40e_pf *)pf)->adapter->hw))
 612 #define I40E_PF_TO_ADAPTER(pf) \
 613         ((struct i40e_adapter *)pf->adapter)
 614
 615 /* I40E_VF_TO */
 616 #define I40E_VF_TO_HW(vf) \
 617         (&(((struct i40e_vf *)vf)->adapter->hw))
 618
 619 static inline void
 620 i40e_init_adminq_parameter(struct i40e_hw *hw)
 621 {
 622         hw->aq.num_arq_entries = I40E_AQ_LEN;
 623         hw->aq.num_asq_entries = I40E_AQ_LEN;
 624         hw->aq.arq_buf_size = I40E_AQ_BUF_SZ;
 625         hw->aq.asq_buf_size = I40E_AQ_BUF_SZ;
 626 }
 627
 628 static inline int
 629 i40e_align_floor(int n)
 630 {
 631         if (n == 0)
 632                 return 0;
 633         return 1 << (sizeof(n) * CHAR_BIT - 1 - __builtin_clz(n));
 634 }
 635
 636 #define I40E_VALID_FLOW(flow_type) \
 637         ((flow_type) == RTE_ETH_FLOW_FRAG_IPV4 || \
 638         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV4_TCP || \
 639         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV4_UDP || \
 640         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV4_SCTP || \
 641         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV4_OTHER || \
 642         (flow_type) == RTE_ETH_FLOW_FRAG_IPV6 || \
 643         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV6_TCP || \
 644         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV6_UDP || \
 645         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV6_SCTP || \
 646         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV6_OTHER || \
 647         (flow_type) == RTE_ETH_FLOW_L2_PAYLOAD)
 648
 649 #define I40E_VALID_PCTYPE(pctype) \
 650         ((pctype) == I40E_FILTER_PCTYPE_FRAG_IPV4 || \
 651         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV4_TCP || \
 652         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV4_UDP || \
 653         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV4_SCTP || \
 654         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV4_OTHER || \
 655         (pctype) == I40E_FILTER_PCTYPE_FRAG_IPV6 || \
 656         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV6_UDP || \
 657         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV6_TCP || \
 658         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV6_SCTP || \
 659         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV6_OTHER || \
 660         (pctype) == I40E_FILTER_PCTYPE_L2_PAYLOAD)
 661
 662 #endif /* _I40E_ETHDEV_H_ */