drivers/net/ixgbe/ixgbe_ethdev.h

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2016 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #ifndef _IXGBE_ETHDEV_H_
  35 #define _IXGBE_ETHDEV_H_
  36 #include "base/ixgbe_dcb.h"
  37 #include "base/ixgbe_dcb_82599.h"
  38 #include "base/ixgbe_dcb_82598.h"
  39 #include "ixgbe_bypass.h"
  40 #include <rte_time.h>
  41 #include <rte_hash.h>
  42
  43 /* need update link, bit flag */
  44 #define IXGBE_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
  45 #define IXGBE_FLAG_MAILBOX          (uint32_t)(1 << 1)
  46 #define IXGBE_FLAG_PHY_INTERRUPT    (uint32_t)(1 << 2)
  47 #define IXGBE_FLAG_MACSEC           (uint32_t)(1 << 3)
  48
  49 /*
  50  * Defines that were not part of ixgbe_type.h as they are not used by the
  51  * FreeBSD driver.
  52  */
  53 #define IXGBE_ADVTXD_MAC_1588       0x00080000 /* IEEE1588 Timestamp packet */
  54 #define IXGBE_RXD_STAT_TMST         0x10000    /* Timestamped Packet indication */
  55 #define IXGBE_ADVTXD_TUCMD_L4T_RSV  0x00001800 /* L4 Packet TYPE, resvd  */
  56 #define IXGBE_RXDADV_ERR_CKSUM_BIT  30
  57 #define IXGBE_RXDADV_ERR_CKSUM_MSK  3
  58 #define IXGBE_ADVTXD_MACLEN_SHIFT   9          /* Bit shift for l2_len */
  59 #define IXGBE_NB_STAT_MAPPING_REGS  32
  60 #define IXGBE_EXTENDED_VLAN       (uint32_t)(1 << 26) /* EXTENDED VLAN ENABLE */
  61 #define IXGBE_VFTA_SIZE 128
  62 #define IXGBE_VLAN_TAG_SIZE 4
  63 #define IXGBE_MAX_RX_QUEUE_NUM  128
  64 #define IXGBE_MAX_INTR_QUEUE_NUM        15
  65 #define IXGBE_VMDQ_DCB_NB_QUEUES     IXGBE_MAX_RX_QUEUE_NUM
  66 #define IXGBE_DCB_NB_QUEUES          IXGBE_MAX_RX_QUEUE_NUM
  67 #define IXGBE_NONE_MODE_TX_NB_QUEUES 64
  68
  69 #ifndef NBBY
  70 #define NBBY    8       /* number of bits in a byte */
  71 #endif
  72 #define IXGBE_HWSTRIP_BITMAP_SIZE (IXGBE_MAX_RX_QUEUE_NUM / (sizeof(uint32_t) * NBBY))
  73
  74 /* EITR Inteval is in 2048ns uinits for 1G and 10G link */
  75 #define IXGBE_EITR_INTERVAL_UNIT_NS     2048
  76 #define IXGBE_EITR_ITR_INT_SHIFT       3
  77 #define IXGBE_EITR_INTERVAL_US(us) \
  78         (((us) * 1000 / IXGBE_EITR_INTERVAL_UNIT_NS << IXGBE_EITR_ITR_INT_SHIFT) & \
  79                 IXGBE_EITR_ITR_INT_MASK)
  80
  81
  82 /* Loopback operation modes */
  83 /* 82599 specific loopback operation types */
  84 #define IXGBE_LPBK_82599_NONE   0x0 /* Default value. Loopback is disabled. */
  85 #define IXGBE_LPBK_82599_TX_RX  0x1 /* Tx->Rx loopback operation is enabled. */
  86
  87 #define IXGBE_MAX_JUMBO_FRAME_SIZE      0x2600 /* Maximum Jumbo frame size. */
  88
  89 #define IXGBE_RTTBCNRC_RF_INT_MASK_BASE 0x000003FF
  90 #define IXGBE_RTTBCNRC_RF_INT_MASK_M \
  91         (IXGBE_RTTBCNRC_RF_INT_MASK_BASE << IXGBE_RTTBCNRC_RF_INT_SHIFT)
  92
  93 #define IXGBE_MAX_QUEUE_NUM_PER_VF  8
  94
  95 #define IXGBE_SYN_FILTER_ENABLE         0x00000001 /* syn filter enable field */
  96 #define IXGBE_SYN_FILTER_QUEUE          0x000000FE /* syn filter queue field */
  97 #define IXGBE_SYN_FILTER_QUEUE_SHIFT    1          /* syn filter queue field shift */
  98 #define IXGBE_SYN_FILTER_SYNQFP         0x80000000 /* syn filter SYNQFP */
  99
 100 #define IXGBE_ETQF_UP                   0x00070000 /* ethertype filter priority field */
 101 #define IXGBE_ETQF_SHIFT                16
 102 #define IXGBE_ETQF_UP_EN                0x00080000
 103 #define IXGBE_ETQF_ETHERTYPE            0x0000FFFF /* ethertype filter ethertype field */
 104 #define IXGBE_ETQF_MAX_PRI              7
 105
 106 #define IXGBE_SDPQF_DSTPORT             0xFFFF0000 /* dst port field */
 107 #define IXGBE_SDPQF_DSTPORT_SHIFT       16         /* dst port field shift */
 108 #define IXGBE_SDPQF_SRCPORT             0x0000FFFF /* src port field */
 109
 110 #define IXGBE_L34T_IMIR_SIZE_BP         0x00001000
 111 #define IXGBE_L34T_IMIR_RESERVE         0x00080000 /* bit 13 to 19 must be set to 1000000b. */
 112 #define IXGBE_L34T_IMIR_LLI             0x00100000
 113 #define IXGBE_L34T_IMIR_QUEUE           0x0FE00000
 114 #define IXGBE_L34T_IMIR_QUEUE_SHIFT     21
 115 #define IXGBE_5TUPLE_MAX_PRI            7
 116 #define IXGBE_5TUPLE_MIN_PRI            1
 117
 118 #define IXGBE_RSS_OFFLOAD_ALL ( \
 119         ETH_RSS_IPV4 | \
 120         ETH_RSS_NONFRAG_IPV4_TCP | \
 121         ETH_RSS_NONFRAG_IPV4_UDP | \
 122         ETH_RSS_IPV6 | \
 123         ETH_RSS_NONFRAG_IPV6_TCP | \
 124         ETH_RSS_NONFRAG_IPV6_UDP | \
 125         ETH_RSS_IPV6_EX | \
 126         ETH_RSS_IPV6_TCP_EX | \
 127         ETH_RSS_IPV6_UDP_EX)
 128
 129 #define IXGBE_VF_IRQ_ENABLE_MASK        3          /* vf irq enable mask */
 130 #define IXGBE_VF_MAXMSIVECTOR           1
 131
 132 #define IXGBE_MISC_VEC_ID               RTE_INTR_VEC_ZERO_OFFSET
 133 #define IXGBE_RX_VEC_START              RTE_INTR_VEC_RXTX_OFFSET
 134
 135 #define IXGBE_SECTX_MINSECIFG_MASK      0x0000000F
 136
 137 #define IXGBE_MACSEC_PNTHRSH            0xFFFFFE00
 138
 139 #define IXGBE_MAX_FDIR_FILTER_NUM       (1024 * 32)
 140 #define IXGBE_MAX_L2_TN_FILTER_NUM      128
 141
 142 /*
 143  * Information about the fdir mode.
 144  */
 145 struct ixgbe_hw_fdir_mask {
 146         uint16_t vlan_tci_mask;
 147         uint32_t src_ipv4_mask;
 148         uint32_t dst_ipv4_mask;
 149         uint16_t src_ipv6_mask;
 150         uint16_t dst_ipv6_mask;
 151         uint16_t src_port_mask;
 152         uint16_t dst_port_mask;
 153         uint16_t flex_bytes_mask;
 154         uint8_t  mac_addr_byte_mask;
 155         uint32_t tunnel_id_mask;
 156         uint8_t  tunnel_type_mask;
 157 };
 158
 159 struct ixgbe_fdir_filter {
 160         TAILQ_ENTRY(ixgbe_fdir_filter) entries;
 161         union ixgbe_atr_input ixgbe_fdir; /* key of fdir filter*/
 162         uint32_t fdirflags; /* drop or forward */
 163         uint32_t fdirhash; /* hash value for fdir */
 164         uint8_t queue; /* assigned rx queue */
 165 };
 166
 167 /* list of fdir filters */
 168 TAILQ_HEAD(ixgbe_fdir_filter_list, ixgbe_fdir_filter);
 169
 170 struct ixgbe_hw_fdir_info {
 171         struct ixgbe_hw_fdir_mask mask;
 172         uint8_t     flex_bytes_offset;
 173         uint16_t    collision;
 174         uint16_t    free;
 175         uint16_t    maxhash;
 176         uint8_t     maxlen;
 177         uint64_t    add;
 178         uint64_t    remove;
 179         uint64_t    f_add;
 180         uint64_t    f_remove;
 181         struct ixgbe_fdir_filter_list fdir_list; /* filter list*/
 182         /* store the pointers of the filters, index is the hash value. */
 183         struct ixgbe_fdir_filter **hash_map;
 184         struct rte_hash *hash_handle; /* cuckoo hash handler */
 185 };
 186
 187 /* structure for interrupt relative data */
 188 struct ixgbe_interrupt {
 189         uint32_t flags;
 190         uint32_t mask;
 191 };
 192
 193 struct ixgbe_stat_mapping_registers {
 194         uint32_t tqsm[IXGBE_NB_STAT_MAPPING_REGS];
 195         uint32_t rqsmr[IXGBE_NB_STAT_MAPPING_REGS];
 196 };
 197
 198 struct ixgbe_vfta {
 199         uint32_t vfta[IXGBE_VFTA_SIZE];
 200 };
 201
 202 struct ixgbe_hwstrip {
 203         uint32_t bitmap[IXGBE_HWSTRIP_BITMAP_SIZE];
 204 };
 205
 206 /*
 207  * VF data which used by PF host only
 208  */
 209 #define IXGBE_MAX_VF_MC_ENTRIES         30
 210 #define IXGBE_MAX_MR_RULE_ENTRIES       4 /* number of mirroring rules supported */
 211 #define IXGBE_MAX_UTA                   128
 212
 213 struct ixgbe_uta_info {
 214         uint8_t  uc_filter_type;
 215         uint16_t uta_in_use;
 216         uint32_t uta_shadow[IXGBE_MAX_UTA];
 217 };
 218
 219 #define IXGBE_MAX_MIRROR_RULES 4  /* Maximum nb. of mirror rules. */
 220
 221 struct ixgbe_mirror_info {
 222         struct rte_eth_mirror_conf mr_conf[IXGBE_MAX_MIRROR_RULES];
 223         /**< store PF mirror rules configuration*/
 224 };
 225
 226 struct ixgbe_vf_info {
 227         uint8_t vf_mac_addresses[ETHER_ADDR_LEN];
 228         uint16_t vf_mc_hashes[IXGBE_MAX_VF_MC_ENTRIES];
 229         uint16_t num_vf_mc_hashes;
 230         uint16_t default_vf_vlan_id;
 231         uint16_t vlans_enabled;
 232         bool clear_to_send;
 233         uint16_t tx_rate[IXGBE_MAX_QUEUE_NUM_PER_VF];
 234         uint16_t vlan_count;
 235         uint8_t spoofchk_enabled;
 236         uint8_t api_version;
 237 };
 238
 239 /*
 240  *  Possible l4type of 5tuple filters.
 241  */
 242 enum ixgbe_5tuple_protocol {
 243         IXGBE_FILTER_PROTOCOL_TCP = 0,
 244         IXGBE_FILTER_PROTOCOL_UDP,
 245         IXGBE_FILTER_PROTOCOL_SCTP,
 246         IXGBE_FILTER_PROTOCOL_NONE,
 247 };
 248
 249 TAILQ_HEAD(ixgbe_5tuple_filter_list, ixgbe_5tuple_filter);
 250
 251 struct ixgbe_5tuple_filter_info {
 252         uint32_t dst_ip;
 253         uint32_t src_ip;
 254         uint16_t dst_port;
 255         uint16_t src_port;
 256         enum ixgbe_5tuple_protocol proto;        /* l4 protocol. */
 257         uint8_t priority;        /* seven levels (001b-111b), 111b is highest,
 258                                       used when more than one filter matches. */
 259         uint8_t dst_ip_mask:1,   /* if mask is 1b, do not compare dst ip. */
 260                 src_ip_mask:1,   /* if mask is 1b, do not compare src ip. */
 261                 dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
 262                 src_port_mask:1, /* if mask is 1b, do not compare src port. */
 263                 proto_mask:1;    /* if mask is 1b, do not compare protocol. */
 264 };
 265
 266 /* 5tuple filter structure */
 267 struct ixgbe_5tuple_filter {
 268         TAILQ_ENTRY(ixgbe_5tuple_filter) entries;
 269         uint16_t index;       /* the index of 5tuple filter */
 270         struct ixgbe_5tuple_filter_info filter_info;
 271         uint16_t queue;       /* rx queue assigned to */
 272 };
 273
 274 #define IXGBE_5TUPLE_ARRAY_SIZE \
 275         (RTE_ALIGN(IXGBE_MAX_FTQF_FILTERS, (sizeof(uint32_t) * NBBY)) / \
 276          (sizeof(uint32_t) * NBBY))
 277
 278 struct ixgbe_ethertype_filter {
 279         uint16_t ethertype;
 280         uint32_t etqf;
 281         uint32_t etqs;
 282 };
 283
 284 /*
 285  * Structure to store filters' info.
 286  */
 287 struct ixgbe_filter_info {
 288         uint8_t ethertype_mask;  /* Bit mask for every used ethertype filter */
 289         /* store used ethertype filters*/
 290         struct ixgbe_ethertype_filter ethertype_filters[IXGBE_MAX_ETQF_FILTERS];
 291         /* Bit mask for every used 5tuple filter */
 292         uint32_t fivetuple_mask[IXGBE_5TUPLE_ARRAY_SIZE];
 293         struct ixgbe_5tuple_filter_list fivetuple_list;
 294         /* store the SYN filter info */
 295         uint32_t syn_info;
 296 };
 297
 298 struct ixgbe_l2_tn_key {
 299         enum rte_eth_tunnel_type          l2_tn_type;
 300         uint32_t                          tn_id;
 301 };
 302
 303 struct ixgbe_l2_tn_filter {
 304         TAILQ_ENTRY(ixgbe_l2_tn_filter)    entries;
 305         struct ixgbe_l2_tn_key             key;
 306         uint32_t                           pool;
 307 };
 308
 309 TAILQ_HEAD(ixgbe_l2_tn_filter_list, ixgbe_l2_tn_filter);
 310
 311 struct ixgbe_l2_tn_info {
 312         struct ixgbe_l2_tn_filter_list      l2_tn_list;
 313         struct ixgbe_l2_tn_filter         **hash_map;
 314         struct rte_hash                    *hash_handle;
 315         bool e_tag_en; /* e-tag enabled */
 316         bool e_tag_fwd_en; /* e-tag based forwarding enabled */
 317         bool e_tag_ether_type; /* ether type for e-tag */
 318 };
 319
 320 /*
 321  * Statistics counters collected by the MACsec
 322  */
 323 struct ixgbe_macsec_stats {
 324         /* TX port statistics */
 325         uint64_t out_pkts_untagged;
 326         uint64_t out_pkts_encrypted;
 327         uint64_t out_pkts_protected;
 328         uint64_t out_octets_encrypted;
 329         uint64_t out_octets_protected;
 330
 331         /* RX port statistics */
 332         uint64_t in_pkts_untagged;
 333         uint64_t in_pkts_badtag;
 334         uint64_t in_pkts_nosci;
 335         uint64_t in_pkts_unknownsci;
 336         uint64_t in_octets_decrypted;
 337         uint64_t in_octets_validated;
 338
 339         /* RX SC statistics */
 340         uint64_t in_pkts_unchecked;
 341         uint64_t in_pkts_delayed;
 342         uint64_t in_pkts_late;
 343
 344         /* RX SA statistics */
 345         uint64_t in_pkts_ok;
 346         uint64_t in_pkts_invalid;
 347         uint64_t in_pkts_notvalid;
 348         uint64_t in_pkts_unusedsa;
 349         uint64_t in_pkts_notusingsa;
 350 };
 351
 352 /*
 353  * Structure to store private data for each driver instance (for each port).
 354  */
 355 struct ixgbe_adapter {
 356         struct ixgbe_hw             hw;
 357         struct ixgbe_hw_stats       stats;
 358         struct ixgbe_macsec_stats   macsec_stats;
 359         struct ixgbe_hw_fdir_info   fdir;
 360         struct ixgbe_interrupt      intr;
 361         struct ixgbe_stat_mapping_registers stat_mappings;
 362         struct ixgbe_vfta           shadow_vfta;
 363         struct ixgbe_hwstrip            hwstrip;
 364         struct ixgbe_dcb_config     dcb_config;
 365         struct ixgbe_mirror_info    mr_data;
 366         struct ixgbe_vf_info        *vfdata;
 367         struct ixgbe_uta_info       uta_info;
 368 #ifdef RTE_NIC_BYPASS
 369         struct ixgbe_bypass_info    bps;
 370 #endif /* RTE_NIC_BYPASS */
 371         struct ixgbe_filter_info    filter;
 372         struct ixgbe_l2_tn_info     l2_tn;
 373
 374         bool rx_bulk_alloc_allowed;
 375         bool rx_vec_allowed;
 376         struct rte_timecounter      systime_tc;
 377         struct rte_timecounter      rx_tstamp_tc;
 378         struct rte_timecounter      tx_tstamp_tc;
 379 };
 380
 381 #define IXGBE_DEV_TO_PCI(eth_dev) \
 382         RTE_DEV_TO_PCI((eth_dev)->device)
 383
 384 #define IXGBE_DEV_PRIVATE_TO_HW(adapter)\
 385         (&((struct ixgbe_adapter *)adapter)->hw)
 386
 387 #define IXGBE_DEV_PRIVATE_TO_STATS(adapter) \
 388         (&((struct ixgbe_adapter *)adapter)->stats)
 389
 390 #define IXGBE_DEV_PRIVATE_TO_MACSEC_STATS(adapter) \
 391         (&((struct ixgbe_adapter *)adapter)->macsec_stats)
 392
 393 #define IXGBE_DEV_PRIVATE_TO_INTR(adapter) \
 394         (&((struct ixgbe_adapter *)adapter)->intr)
 395
 396 #define IXGBE_DEV_PRIVATE_TO_FDIR_INFO(adapter) \
 397         (&((struct ixgbe_adapter *)adapter)->fdir)
 398
 399 #define IXGBE_DEV_PRIVATE_TO_STAT_MAPPINGS(adapter) \
 400         (&((struct ixgbe_adapter *)adapter)->stat_mappings)
 401
 402 #define IXGBE_DEV_PRIVATE_TO_VFTA(adapter) \
 403         (&((struct ixgbe_adapter *)adapter)->shadow_vfta)
 404
 405 #define IXGBE_DEV_PRIVATE_TO_HWSTRIP_BITMAP(adapter) \
 406         (&((struct ixgbe_adapter *)adapter)->hwstrip)
 407
 408 #define IXGBE_DEV_PRIVATE_TO_DCB_CFG(adapter) \
 409         (&((struct ixgbe_adapter *)adapter)->dcb_config)
 410
 411 #define IXGBE_DEV_PRIVATE_TO_P_VFDATA(adapter) \
 412         (&((struct ixgbe_adapter *)adapter)->vfdata)
 413
 414 #define IXGBE_DEV_PRIVATE_TO_PFDATA(adapter) \
 415         (&((struct ixgbe_adapter *)adapter)->mr_data)
 416
 417 #define IXGBE_DEV_PRIVATE_TO_UTA(adapter) \
 418         (&((struct ixgbe_adapter *)adapter)->uta_info)
 419
 420 #define IXGBE_DEV_PRIVATE_TO_FILTER_INFO(adapter) \
 421         (&((struct ixgbe_adapter *)adapter)->filter)
 422
 423 #define IXGBE_DEV_PRIVATE_TO_L2_TN_INFO(adapter) \
 424         (&((struct ixgbe_adapter *)adapter)->l2_tn)
 425
 426 /*
 427  * RX/TX function prototypes
 428  */
 429 void ixgbe_dev_clear_queues(struct rte_eth_dev *dev);
 430
 431 void ixgbe_dev_free_queues(struct rte_eth_dev *dev);
 432
 433 void ixgbe_dev_rx_queue_release(void *rxq);
 434
 435 void ixgbe_dev_tx_queue_release(void *txq);
 436
 437 int  ixgbe_dev_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
 438                 uint16_t nb_rx_desc, unsigned int socket_id,
 439                 const struct rte_eth_rxconf *rx_conf,
 440                 struct rte_mempool *mb_pool);
 441
 442 int  ixgbe_dev_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
 443                 uint16_t nb_tx_desc, unsigned int socket_id,
 444                 const struct rte_eth_txconf *tx_conf);
 445
 446 uint32_t ixgbe_dev_rx_queue_count(struct rte_eth_dev *dev,
 447                 uint16_t rx_queue_id);
 448
 449 int ixgbe_dev_rx_descriptor_done(void *rx_queue, uint16_t offset);
 450 int ixgbevf_dev_rx_descriptor_done(void *rx_queue, uint16_t offset);
 451
 452 int ixgbe_dev_rx_init(struct rte_eth_dev *dev);
 453
 454 void ixgbe_dev_tx_init(struct rte_eth_dev *dev);
 455
 456 int ixgbe_dev_rxtx_start(struct rte_eth_dev *dev);
 457
 458 int ixgbe_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 459
 460 int ixgbe_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 461
 462 int ixgbe_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 463
 464 int ixgbe_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 465
 466 void ixgbe_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 467         struct rte_eth_rxq_info *qinfo);
 468
 469 void ixgbe_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 470         struct rte_eth_txq_info *qinfo);
 471
 472 int ixgbevf_dev_rx_init(struct rte_eth_dev *dev);
 473
 474 void ixgbevf_dev_tx_init(struct rte_eth_dev *dev);
 475
 476 void ixgbevf_dev_rxtx_start(struct rte_eth_dev *dev);
 477
 478 uint16_t ixgbe_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
 479                 uint16_t nb_pkts);
 480
 481 uint16_t ixgbe_recv_pkts_bulk_alloc(void *rx_queue, struct rte_mbuf **rx_pkts,
 482                                     uint16_t nb_pkts);
 483
 484 uint16_t ixgbe_recv_pkts_lro_single_alloc(void *rx_queue,
 485                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 486 uint16_t ixgbe_recv_pkts_lro_bulk_alloc(void *rx_queue,
 487                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 488
 489 uint16_t ixgbe_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 490                 uint16_t nb_pkts);
 491
 492 uint16_t ixgbe_xmit_pkts_simple(void *tx_queue, struct rte_mbuf **tx_pkts,
 493                 uint16_t nb_pkts);
 494
 495 uint16_t ixgbe_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 496                 uint16_t nb_pkts);
 497
 498 int ixgbe_dev_rss_hash_update(struct rte_eth_dev *dev,
 499                               struct rte_eth_rss_conf *rss_conf);
 500
 501 int ixgbe_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
 502                                 struct rte_eth_rss_conf *rss_conf);
 503
 504 uint16_t ixgbe_reta_size_get(enum ixgbe_mac_type mac_type);
 505
 506 uint32_t ixgbe_reta_reg_get(enum ixgbe_mac_type mac_type, uint16_t reta_idx);
 507
 508 uint32_t ixgbe_mrqc_reg_get(enum ixgbe_mac_type mac_type);
 509
 510 uint32_t ixgbe_rssrk_reg_get(enum ixgbe_mac_type mac_type, uint8_t i);
 511
 512 bool ixgbe_rss_update_sp(enum ixgbe_mac_type mac_type);
 513
 514 /*
 515  * Flow director function prototypes
 516  */
 517 int ixgbe_fdir_configure(struct rte_eth_dev *dev);
 518
 519 void ixgbe_configure_dcb(struct rte_eth_dev *dev);
 520
 521 /*
 522  * misc function prototypes
 523  */
 524 void ixgbe_vlan_hw_filter_enable(struct rte_eth_dev *dev);
 525
 526 void ixgbe_vlan_hw_filter_disable(struct rte_eth_dev *dev);
 527
 528 void ixgbe_vlan_hw_strip_enable_all(struct rte_eth_dev *dev);
 529
 530 void ixgbe_vlan_hw_strip_disable_all(struct rte_eth_dev *dev);
 531
 532 void ixgbe_pf_host_init(struct rte_eth_dev *eth_dev);
 533
 534 void ixgbe_pf_host_uninit(struct rte_eth_dev *eth_dev);
 535
 536 void ixgbe_pf_mbx_process(struct rte_eth_dev *eth_dev);
 537
 538 int ixgbe_pf_host_configure(struct rte_eth_dev *eth_dev);
 539
 540 uint32_t ixgbe_convert_vm_rx_mask_to_val(uint16_t rx_mask, uint32_t orig_val);
 541
 542 int ixgbe_fdir_ctrl_func(struct rte_eth_dev *dev,
 543                         enum rte_filter_op filter_op, void *arg);
 544 void ixgbe_fdir_filter_restore(struct rte_eth_dev *dev);
 545
 546 int ixgbe_disable_sec_tx_path_generic(struct ixgbe_hw *hw);
 547
 548 int ixgbe_enable_sec_tx_path_generic(struct ixgbe_hw *hw);
 549
 550 static inline int
 551 ixgbe_ethertype_filter_lookup(struct ixgbe_filter_info *filter_info,
 552                               uint16_t ethertype)
 553 {
 554         int i;
 555
 556         for (i = 0; i < IXGBE_MAX_ETQF_FILTERS; i++) {
 557                 if (filter_info->ethertype_filters[i].ethertype == ethertype &&
 558                     (filter_info->ethertype_mask & (1 << i)))
 559                         return i;
 560         }
 561         return -1;
 562 }
 563
 564 static inline int
 565 ixgbe_ethertype_filter_insert(struct ixgbe_filter_info *filter_info,
 566                               struct ixgbe_ethertype_filter *ethertype_filter)
 567 {
 568         int i;
 569
 570         for (i = 0; i < IXGBE_MAX_ETQF_FILTERS; i++) {
 571                 if (!(filter_info->ethertype_mask & (1 << i))) {
 572                         filter_info->ethertype_mask |= 1 << i;
 573                         filter_info->ethertype_filters[i].ethertype =
 574                                 ethertype_filter->ethertype;
 575                         filter_info->ethertype_filters[i].etqf =
 576                                 ethertype_filter->etqf;
 577                         filter_info->ethertype_filters[i].etqs =
 578                                 ethertype_filter->etqs;
 579                         return i;
 580                 }
 581         }
 582         return -1;
 583 }
 584
 585 static inline int
 586 ixgbe_ethertype_filter_remove(struct ixgbe_filter_info *filter_info,
 587                               uint8_t idx)
 588 {
 589         if (idx >= IXGBE_MAX_ETQF_FILTERS)
 590                 return -1;
 591         filter_info->ethertype_mask &= ~(1 << idx);
 592         filter_info->ethertype_filters[idx].ethertype = 0;
 593         filter_info->ethertype_filters[idx].etqf = 0;
 594         filter_info->ethertype_filters[idx].etqs = 0;
 595         return idx;
 596 }
 597
 598 #endif /* _IXGBE_ETHDEV_H_ */