drivers/net/ixgbe/ixgbe_rxtx_vec_neon.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2010-2015 Intel Corporation
   3  */
   4
   5 #include <stdint.h>
   6 #include <ethdev_driver.h>
   7 #include <rte_malloc.h>
   8 #include <rte_vect.h>
   9
  10 #include "ixgbe_ethdev.h"
  11 #include "ixgbe_rxtx.h"
  12 #include "ixgbe_rxtx_vec_common.h"
  13
  14 #pragma GCC diagnostic ignored "-Wcast-qual"
  15
  16 static inline void
  17 ixgbe_rxq_rearm(struct ixgbe_rx_queue *rxq)
  18 {
  19         int i;
  20         uint16_t rx_id;
  21         volatile union ixgbe_adv_rx_desc *rxdp;
  22         struct ixgbe_rx_entry *rxep = &rxq->sw_ring[rxq->rxrearm_start];
  23         struct rte_mbuf *mb0, *mb1;
  24         uint64x2_t dma_addr0, dma_addr1;
  25         uint64x2_t zero = vdupq_n_u64(0);
  26         uint64_t paddr;
  27         uint8x8_t p;
  28
  29         rxdp = rxq->rx_ring + rxq->rxrearm_start;
  30
  31         /* Pull 'n' more MBUFs into the software ring */
  32         if (unlikely(rte_mempool_get_bulk(rxq->mb_pool,
  33                                           (void *)rxep,
  34                                           RTE_IXGBE_RXQ_REARM_THRESH) < 0)) {
  35                 if (rxq->rxrearm_nb + RTE_IXGBE_RXQ_REARM_THRESH >=
  36                     rxq->nb_rx_desc) {
  37                         for (i = 0; i < RTE_IXGBE_DESCS_PER_LOOP; i++) {
  38                                 rxep[i].mbuf = &rxq->fake_mbuf;
  39                                 vst1q_u64((uint64_t *)&rxdp[i].read,
  40                                           zero);
  41                         }
  42                 }
  43                 rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed +=
  44                         RTE_IXGBE_RXQ_REARM_THRESH;
  45                 return;
  46         }
  47
  48         p = vld1_u8((uint8_t *)&rxq->mbuf_initializer);
  49
  50         /* Initialize the mbufs in vector, process 2 mbufs in one loop */
  51         for (i = 0; i < RTE_IXGBE_RXQ_REARM_THRESH; i += 2, rxep += 2) {
  52                 mb0 = rxep[0].mbuf;
  53                 mb1 = rxep[1].mbuf;
  54
  55                 /*
  56                  * Flush mbuf with pkt template.
  57                  * Data to be rearmed is 6 bytes long.
  58                  */
  59                 vst1_u8((uint8_t *)&mb0->rearm_data, p);
  60                 paddr = mb0->buf_iova + RTE_PKTMBUF_HEADROOM;
  61                 dma_addr0 = vsetq_lane_u64(paddr, zero, 0);
  62                 /* flush desc with pa dma_addr */
  63                 vst1q_u64((uint64_t *)&rxdp++->read, dma_addr0);
  64
  65                 vst1_u8((uint8_t *)&mb1->rearm_data, p);
  66                 paddr = mb1->buf_iova + RTE_PKTMBUF_HEADROOM;
  67                 dma_addr1 = vsetq_lane_u64(paddr, zero, 0);
  68                 vst1q_u64((uint64_t *)&rxdp++->read, dma_addr1);
  69         }
  70
  71         rxq->rxrearm_start += RTE_IXGBE_RXQ_REARM_THRESH;
  72         if (rxq->rxrearm_start >= rxq->nb_rx_desc)
  73                 rxq->rxrearm_start = 0;
  74
  75         rxq->rxrearm_nb -= RTE_IXGBE_RXQ_REARM_THRESH;
  76
  77         rx_id = (uint16_t)((rxq->rxrearm_start == 0) ?
  78                              (rxq->nb_rx_desc - 1) : (rxq->rxrearm_start - 1));
  79
  80         /* Update the tail pointer on the NIC */
  81         IXGBE_PCI_REG_WRITE(rxq->rdt_reg_addr, rx_id);
  82 }
  83
  84 static inline void
  85 desc_to_olflags_v(uint8x16x2_t sterr_tmp1, uint8x16x2_t sterr_tmp2,
  86                   uint8x16_t staterr, uint8_t vlan_flags, uint16_t udp_p_flag,
  87                   struct rte_mbuf **rx_pkts)
  88 {
  89         uint16_t udp_p_flag_hi;
  90         uint8x16_t ptype, udp_csum_skip;
  91         uint32x4_t temp_udp_csum_skip = {0, 0, 0, 0};
  92         uint8x16_t vtag_lo, vtag_hi, vtag;
  93         uint8x16_t temp_csum;
  94         uint32x4_t csum = {0, 0, 0, 0};
  95
  96         union {
  97                 uint16_t e[4];
  98                 uint64_t word;
  99         } vol;
 100
 101         const uint8x16_t rsstype_msk = {
 102                         0x0F, 0x0F, 0x0F, 0x0F,
 103                         0x00, 0x00, 0x00, 0x00,
 104                         0x00, 0x00, 0x00, 0x00,
 105                         0x00, 0x00, 0x00, 0x00};
 106
 107         const uint8x16_t rss_flags = {
 108                         0, RTE_MBUF_F_RX_RSS_HASH, RTE_MBUF_F_RX_RSS_HASH,
 109                         RTE_MBUF_F_RX_RSS_HASH,
 110                         0, RTE_MBUF_F_RX_RSS_HASH, 0, RTE_MBUF_F_RX_RSS_HASH,
 111                         RTE_MBUF_F_RX_RSS_HASH, 0, 0, 0,
 112                         0, 0, 0, RTE_MBUF_F_RX_FDIR};
 113
 114         /* mask everything except vlan present and l4/ip csum error */
 115         const uint8x16_t vlan_csum_msk = {
 116                         IXGBE_RXD_STAT_VP, IXGBE_RXD_STAT_VP,
 117                         IXGBE_RXD_STAT_VP, IXGBE_RXD_STAT_VP,
 118                         0, 0, 0, 0,
 119                         0, 0, 0, 0,
 120                         (IXGBE_RXDADV_ERR_TCPE | IXGBE_RXDADV_ERR_IPE) >> 24,
 121                         (IXGBE_RXDADV_ERR_TCPE | IXGBE_RXDADV_ERR_IPE) >> 24,
 122                         (IXGBE_RXDADV_ERR_TCPE | IXGBE_RXDADV_ERR_IPE) >> 24,
 123                         (IXGBE_RXDADV_ERR_TCPE | IXGBE_RXDADV_ERR_IPE) >> 24};
 124
 125         /* map vlan present (0x8), IPE (0x2), L4E (0x1) to ol_flags */
 126         const uint8x16_t vlan_csum_map_lo = {
 127                         RTE_MBUF_F_RX_IP_CKSUM_GOOD,
 128                         RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD,
 129                         RTE_MBUF_F_RX_IP_CKSUM_BAD,
 130                         RTE_MBUF_F_RX_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_BAD,
 131                         0, 0, 0, 0,
 132                         vlan_flags | RTE_MBUF_F_RX_IP_CKSUM_GOOD,
 133                         vlan_flags | RTE_MBUF_F_RX_IP_CKSUM_GOOD | RTE_MBUF_F_RX_L4_CKSUM_BAD,
 134                         vlan_flags | RTE_MBUF_F_RX_IP_CKSUM_BAD,
 135                         vlan_flags | RTE_MBUF_F_RX_IP_CKSUM_BAD | RTE_MBUF_F_RX_L4_CKSUM_BAD,
 136                         0, 0, 0, 0};
 137
 138         const uint8x16_t vlan_csum_map_hi = {
 139                         RTE_MBUF_F_RX_L4_CKSUM_GOOD >> sizeof(uint8_t), 0,
 140                         RTE_MBUF_F_RX_L4_CKSUM_GOOD >> sizeof(uint8_t), 0,
 141                         0, 0, 0, 0,
 142                         RTE_MBUF_F_RX_L4_CKSUM_GOOD >> sizeof(uint8_t), 0,
 143                         RTE_MBUF_F_RX_L4_CKSUM_GOOD >> sizeof(uint8_t), 0,
 144                         0, 0, 0, 0};
 145
 146         /* change mask from 0x200(IXGBE_RXDADV_PKTTYPE_UDP) to 0x2 */
 147         udp_p_flag_hi = udp_p_flag >> 8;
 148
 149         /* mask everything except UDP header present if specified */
 150         const uint8x16_t udp_hdr_p_msk = {
 151                         0, 0, 0, 0,
 152                         udp_p_flag_hi, udp_p_flag_hi, udp_p_flag_hi, udp_p_flag_hi,
 153                         0, 0, 0, 0,
 154                         0, 0, 0, 0};
 155
 156         const uint8x16_t udp_csum_bad_shuf = {
 157                         0xFF, ~(uint8_t)RTE_MBUF_F_RX_L4_CKSUM_BAD, 0, 0,
 158                         0, 0, 0, 0,
 159                         0, 0, 0, 0,
 160                         0, 0, 0, 0};
 161
 162         ptype = vzipq_u8(sterr_tmp1.val[0], sterr_tmp2.val[0]).val[0];
 163
 164         /* save the UDP header present information */
 165         udp_csum_skip = vandq_u8(ptype, udp_hdr_p_msk);
 166
 167         /* move UDP header present information to low 32bits */
 168         temp_udp_csum_skip = vcopyq_laneq_u32(temp_udp_csum_skip, 0,
 169                                 vreinterpretq_u32_u8(udp_csum_skip), 1);
 170
 171         ptype = vandq_u8(ptype, rsstype_msk);
 172         ptype = vqtbl1q_u8(rss_flags, ptype);
 173
 174         /* extract vlan_flags and csum_error from staterr */
 175         vtag = vandq_u8(staterr, vlan_csum_msk);
 176
 177         /* csum bits are in the most significant, to use shuffle we need to
 178          * shift them. Change mask from 0xc0 to 0x03.
 179          */
 180         temp_csum = vshrq_n_u8(vtag, 6);
 181
 182         /* 'OR' the most significant 32 bits containing the checksum
 183          * flags with the vlan present flags
 184          * Then bits layout of each lane(8bits) will be 'xxxx,VP,x,IPE,L4E'
 185          */
 186         csum = vsetq_lane_u32(vgetq_lane_u32(vreinterpretq_u32_u8(temp_csum), 3), csum, 0);
 187         vtag = vorrq_u8(vreinterpretq_u8_u32(csum), vtag);
 188
 189         /* convert L4 checksum correct type to vtag_hi */
 190         vtag_hi = vqtbl1q_u8(vlan_csum_map_hi, vtag);
 191         vtag_hi = vshrq_n_u8(vtag_hi, 7);
 192
 193         /* convert VP, IPE, L4E to vtag_lo */
 194         vtag_lo = vqtbl1q_u8(vlan_csum_map_lo, vtag);
 195         vtag_lo = vorrq_u8(ptype, vtag_lo);
 196
 197         /* convert the UDP header present 0x2 to 0x1 for aligning with each
 198          * RTE_MBUF_F_RX_L4_CKSUM_BAD value in low byte of 8 bits word ol_flag in
 199          * vtag_lo (4x8). Then mask out the bad checksum value by shuffle and
 200          * bit-mask.
 201          */
 202         udp_csum_skip = vshrq_n_u8(vreinterpretq_u8_u32(temp_udp_csum_skip), 1);
 203         udp_csum_skip = vqtbl1q_u8(udp_csum_bad_shuf, udp_csum_skip);
 204         vtag_lo = vandq_u8(vtag_lo, udp_csum_skip);
 205
 206         vtag = vzipq_u8(vtag_lo, vtag_hi).val[0];
 207         vol.word = vgetq_lane_u64(vreinterpretq_u64_u8(vtag), 0);
 208
 209         rx_pkts[0]->ol_flags = vol.e[0];
 210         rx_pkts[1]->ol_flags = vol.e[1];
 211         rx_pkts[2]->ol_flags = vol.e[2];
 212         rx_pkts[3]->ol_flags = vol.e[3];
 213 }
 214
 215 #define IXGBE_VPMD_DESC_EOP_MASK        0x02020202
 216 #define IXGBE_UINT8_BIT                 (CHAR_BIT * sizeof(uint8_t))
 217
 218 static inline uint32_t
 219 get_packet_type(uint32_t pkt_info,
 220                 uint32_t etqf_check,
 221                 uint32_t tunnel_check)
 222 {
 223         if (etqf_check)
 224                 return RTE_PTYPE_UNKNOWN;
 225
 226         if (tunnel_check) {
 227                 pkt_info &= IXGBE_PACKET_TYPE_MASK_TUNNEL;
 228                 return ptype_table_tn[pkt_info];
 229         }
 230
 231         pkt_info &= IXGBE_PACKET_TYPE_MASK_82599;
 232         return ptype_table[pkt_info];
 233 }
 234
 235 static inline void
 236 desc_to_ptype_v(uint64x2_t descs[4], uint16_t pkt_type_mask,
 237                 struct rte_mbuf **rx_pkts)
 238 {
 239         uint32x4_t etqf_check, tunnel_check;
 240         uint32x4_t etqf_mask = vdupq_n_u32(0x8000);
 241         uint32x4_t tunnel_mask = vdupq_n_u32(0x10000);
 242         uint32x4_t ptype_mask = vdupq_n_u32((uint32_t)pkt_type_mask);
 243         uint32x4_t ptype0 = vzipq_u32(vreinterpretq_u32_u64(descs[0]),
 244                                 vreinterpretq_u32_u64(descs[2])).val[0];
 245         uint32x4_t ptype1 = vzipq_u32(vreinterpretq_u32_u64(descs[1]),
 246                                 vreinterpretq_u32_u64(descs[3])).val[0];
 247
 248         /* interleave low 32 bits,
 249          * now we have 4 ptypes in a NEON register
 250          */
 251         ptype0 = vzipq_u32(ptype0, ptype1).val[0];
 252
 253         /* mask etqf bits */
 254         etqf_check = vandq_u32(ptype0, etqf_mask);
 255         /* mask tunnel bits */
 256         tunnel_check = vandq_u32(ptype0, tunnel_mask);
 257
 258         /* shift right by IXGBE_PACKET_TYPE_SHIFT, and apply ptype mask */
 259         ptype0 = vandq_u32(vshrq_n_u32(ptype0, IXGBE_PACKET_TYPE_SHIFT),
 260                         ptype_mask);
 261
 262         rx_pkts[0]->packet_type =
 263                 get_packet_type(vgetq_lane_u32(ptype0, 0),
 264                                 vgetq_lane_u32(etqf_check, 0),
 265                                 vgetq_lane_u32(tunnel_check, 0));
 266         rx_pkts[1]->packet_type =
 267                 get_packet_type(vgetq_lane_u32(ptype0, 1),
 268                                 vgetq_lane_u32(etqf_check, 1),
 269                                 vgetq_lane_u32(tunnel_check, 1));
 270         rx_pkts[2]->packet_type =
 271                 get_packet_type(vgetq_lane_u32(ptype0, 2),
 272                                 vgetq_lane_u32(etqf_check, 2),
 273                                 vgetq_lane_u32(tunnel_check, 2));
 274         rx_pkts[3]->packet_type =
 275                 get_packet_type(vgetq_lane_u32(ptype0, 3),
 276                                 vgetq_lane_u32(etqf_check, 3),
 277                                 vgetq_lane_u32(tunnel_check, 3));
 278 }
 279
 280 /**
 281  * vPMD raw receive routine, only accept(nb_pkts >= RTE_IXGBE_DESCS_PER_LOOP)
 282  *
 283  * Notice:
 284  * - nb_pkts < RTE_IXGBE_DESCS_PER_LOOP, just return no packet
 285  * - floor align nb_pkts to a RTE_IXGBE_DESC_PER_LOOP power-of-two
 286  */
 287 static inline uint16_t
 288 _recv_raw_pkts_vec(struct ixgbe_rx_queue *rxq, struct rte_mbuf **rx_pkts,
 289                    uint16_t nb_pkts, uint8_t *split_packet)
 290 {
 291         volatile union ixgbe_adv_rx_desc *rxdp;
 292         struct ixgbe_rx_entry *sw_ring;
 293         uint16_t nb_pkts_recd;
 294         int pos;
 295         uint8x16_t shuf_msk = {
 296                 0xFF, 0xFF,
 297                 0xFF, 0xFF,  /* skip 32 bits pkt_type */
 298                 12, 13,      /* octet 12~13, low 16 bits pkt_len */
 299                 0xFF, 0xFF,  /* skip high 16 bits pkt_len, zero out */
 300                 12, 13,      /* octet 12~13, 16 bits data_len */
 301                 14, 15,      /* octet 14~15, low 16 bits vlan_macip */
 302                 4, 5, 6, 7  /* octet 4~7, 32bits rss */
 303                 };
 304         uint16x8_t crc_adjust = {0, 0, rxq->crc_len, 0,
 305                                  rxq->crc_len, 0, 0, 0};
 306         uint8_t vlan_flags;
 307         uint16_t udp_p_flag = 0; /* Rx Descriptor UDP header present */
 308
 309         /* nb_pkts has to be floor-aligned to RTE_IXGBE_DESCS_PER_LOOP */
 310         nb_pkts = RTE_ALIGN_FLOOR(nb_pkts, RTE_IXGBE_DESCS_PER_LOOP);
 311
 312         /* Just the act of getting into the function from the application is
 313          * going to cost about 7 cycles
 314          */
 315         rxdp = rxq->rx_ring + rxq->rx_tail;
 316
 317         rte_prefetch_non_temporal(rxdp);
 318
 319         /* See if we need to rearm the RX queue - gives the prefetch a bit
 320          * of time to act
 321          */
 322         if (rxq->rxrearm_nb > RTE_IXGBE_RXQ_REARM_THRESH)
 323                 ixgbe_rxq_rearm(rxq);
 324
 325         /* Before we start moving massive data around, check to see if
 326          * there is actually a packet available
 327          */
 328         if (!(rxdp->wb.upper.status_error &
 329                                 rte_cpu_to_le_32(IXGBE_RXDADV_STAT_DD)))
 330                 return 0;
 331
 332         if (rxq->rx_udp_csum_zero_err)
 333                 udp_p_flag = IXGBE_RXDADV_PKTTYPE_UDP;
 334
 335         /* Cache is empty -> need to scan the buffer rings, but first move
 336          * the next 'n' mbufs into the cache
 337          */
 338         sw_ring = &rxq->sw_ring[rxq->rx_tail];
 339
 340         /* ensure these 2 flags are in the lower 8 bits */
 341         RTE_BUILD_BUG_ON((RTE_MBUF_F_RX_VLAN | RTE_MBUF_F_RX_VLAN_STRIPPED) > UINT8_MAX);
 342         vlan_flags = rxq->vlan_flags & UINT8_MAX;
 343
 344         /* A. load 4 packet in one loop
 345          * B. copy 4 mbuf point from swring to rx_pkts
 346          * C. calc the number of DD bits among the 4 packets
 347          * [C*. extract the end-of-packet bit, if requested]
 348          * D. fill info. from desc to mbuf
 349          */
 350         for (pos = 0, nb_pkts_recd = 0; pos < nb_pkts;
 351                         pos += RTE_IXGBE_DESCS_PER_LOOP,
 352                         rxdp += RTE_IXGBE_DESCS_PER_LOOP) {
 353                 uint64x2_t descs[RTE_IXGBE_DESCS_PER_LOOP];
 354                 uint8x16_t pkt_mb1, pkt_mb2, pkt_mb3, pkt_mb4;
 355                 uint8x16x2_t sterr_tmp1, sterr_tmp2;
 356                 uint64x2_t mbp1, mbp2;
 357                 uint8x16_t staterr;
 358                 uint16x8_t tmp;
 359                 uint32_t stat;
 360
 361                 /* B.1 load 2 mbuf point */
 362                 mbp1 = vld1q_u64((uint64_t *)&sw_ring[pos]);
 363
 364                 /* B.2 copy 2 mbuf point into rx_pkts  */
 365                 vst1q_u64((uint64_t *)&rx_pkts[pos], mbp1);
 366
 367                 /* B.1 load 2 mbuf point */
 368                 mbp2 = vld1q_u64((uint64_t *)&sw_ring[pos + 2]);
 369
 370                 /* A. load 4 pkts descs */
 371                 descs[0] =  vld1q_u64((uint64_t *)(rxdp));
 372                 descs[1] =  vld1q_u64((uint64_t *)(rxdp + 1));
 373                 descs[2] =  vld1q_u64((uint64_t *)(rxdp + 2));
 374                 descs[3] =  vld1q_u64((uint64_t *)(rxdp + 3));
 375
 376                 /* B.2 copy 2 mbuf point into rx_pkts  */
 377                 vst1q_u64((uint64_t *)&rx_pkts[pos + 2], mbp2);
 378
 379                 if (split_packet) {
 380                         rte_mbuf_prefetch_part2(rx_pkts[pos]);
 381                         rte_mbuf_prefetch_part2(rx_pkts[pos + 1]);
 382                         rte_mbuf_prefetch_part2(rx_pkts[pos + 2]);
 383                         rte_mbuf_prefetch_part2(rx_pkts[pos + 3]);
 384                 }
 385
 386                 /* D.1 pkt 3,4 convert format from desc to pktmbuf */
 387                 pkt_mb4 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[3]), shuf_msk);
 388                 pkt_mb3 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[2]), shuf_msk);
 389
 390                 /* D.1 pkt 1,2 convert format from desc to pktmbuf */
 391                 pkt_mb2 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[1]), shuf_msk);
 392                 pkt_mb1 = vqtbl1q_u8(vreinterpretq_u8_u64(descs[0]), shuf_msk);
 393
 394                 /* C.1 4=>2 filter staterr info only */
 395                 sterr_tmp2 = vzipq_u8(vreinterpretq_u8_u64(descs[1]),
 396                                       vreinterpretq_u8_u64(descs[3]));
 397                 /* C.1 4=>2 filter staterr info only */
 398                 sterr_tmp1 = vzipq_u8(vreinterpretq_u8_u64(descs[0]),
 399                                       vreinterpretq_u8_u64(descs[2]));
 400
 401                 /* C.2 get 4 pkts staterr value  */
 402                 staterr = vzipq_u8(sterr_tmp1.val[1], sterr_tmp2.val[1]).val[0];
 403
 404                 /* set ol_flags with vlan packet type */
 405                 desc_to_olflags_v(sterr_tmp1, sterr_tmp2, staterr, vlan_flags,
 406                                   udp_p_flag, &rx_pkts[pos]);
 407
 408                 /* D.2 pkt 3,4 set in_port/nb_seg and remove crc */
 409                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb4), crc_adjust);
 410                 pkt_mb4 = vreinterpretq_u8_u16(tmp);
 411                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb3), crc_adjust);
 412                 pkt_mb3 = vreinterpretq_u8_u16(tmp);
 413
 414                 /* D.3 copy final 3,4 data to rx_pkts */
 415                 vst1q_u8((void *)&rx_pkts[pos + 3]->rx_descriptor_fields1,
 416                          pkt_mb4);
 417                 vst1q_u8((void *)&rx_pkts[pos + 2]->rx_descriptor_fields1,
 418                          pkt_mb3);
 419
 420                 /* D.2 pkt 1,2 set in_port/nb_seg and remove crc */
 421                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb2), crc_adjust);
 422                 pkt_mb2 = vreinterpretq_u8_u16(tmp);
 423                 tmp = vsubq_u16(vreinterpretq_u16_u8(pkt_mb1), crc_adjust);
 424                 pkt_mb1 = vreinterpretq_u8_u16(tmp);
 425
 426                 /* C* extract and record EOP bit */
 427                 if (split_packet) {
 428                         stat = vgetq_lane_u32(vreinterpretq_u32_u8(staterr), 0);
 429                         /* and with mask to extract bits, flipping 1-0 */
 430                         *(int *)split_packet = ~stat & IXGBE_VPMD_DESC_EOP_MASK;
 431
 432                         split_packet += RTE_IXGBE_DESCS_PER_LOOP;
 433                 }
 434
 435                 /* C.4 expand DD bit to saturate UINT8 */
 436                 staterr = vshlq_n_u8(staterr, IXGBE_UINT8_BIT - 1);
 437                 staterr = vreinterpretq_u8_s8
 438                                 (vshrq_n_s8(vreinterpretq_s8_u8(staterr),
 439                                         IXGBE_UINT8_BIT - 1));
 440                 stat = ~vgetq_lane_u32(vreinterpretq_u32_u8(staterr), 0);
 441
 442                 rte_prefetch_non_temporal(rxdp + RTE_IXGBE_DESCS_PER_LOOP);
 443
 444                 /* D.3 copy final 1,2 data to rx_pkts */
 445                 vst1q_u8((uint8_t *)&rx_pkts[pos + 1]->rx_descriptor_fields1,
 446                          pkt_mb2);
 447                 vst1q_u8((uint8_t *)&rx_pkts[pos]->rx_descriptor_fields1,
 448                          pkt_mb1);
 449
 450                 desc_to_ptype_v(descs, rxq->pkt_type_mask, &rx_pkts[pos]);
 451
 452                 /* C.5 calc available number of desc */
 453                 if (unlikely(stat == 0)) {
 454                         nb_pkts_recd += RTE_IXGBE_DESCS_PER_LOOP;
 455                 } else {
 456                         nb_pkts_recd += __builtin_ctz(stat) / IXGBE_UINT8_BIT;
 457                         break;
 458                 }
 459         }
 460
 461         /* Update our internal tail pointer */
 462         rxq->rx_tail = (uint16_t)(rxq->rx_tail + nb_pkts_recd);
 463         rxq->rx_tail = (uint16_t)(rxq->rx_tail & (rxq->nb_rx_desc - 1));
 464         rxq->rxrearm_nb = (uint16_t)(rxq->rxrearm_nb + nb_pkts_recd);
 465
 466         return nb_pkts_recd;
 467 }
 468
 469 /**
 470  * vPMD receive routine, only accept(nb_pkts >= RTE_IXGBE_DESCS_PER_LOOP)
 471  *
 472  * Notice:
 473  * - nb_pkts < RTE_IXGBE_DESCS_PER_LOOP, just return no packet
 474  * - floor align nb_pkts to a RTE_IXGBE_DESC_PER_LOOP power-of-two
 475  */
 476 uint16_t
 477 ixgbe_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 478                 uint16_t nb_pkts)
 479 {
 480         return _recv_raw_pkts_vec(rx_queue, rx_pkts, nb_pkts, NULL);
 481 }
 482
 483 /**
 484  * vPMD receive routine that reassembles scattered packets
 485  *
 486  * Notice:
 487  * - nb_pkts < RTE_IXGBE_DESCS_PER_LOOP, just return no packet
 488  * - floor align nb_pkts to a RTE_IXGBE_DESC_PER_LOOP power-of-two
 489  */
 490 static uint16_t
 491 ixgbe_recv_scattered_burst_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 492                                uint16_t nb_pkts)
 493 {
 494         struct ixgbe_rx_queue *rxq = rx_queue;
 495         uint8_t split_flags[RTE_IXGBE_MAX_RX_BURST] = {0};
 496
 497         /* get some new buffers */
 498         uint16_t nb_bufs = _recv_raw_pkts_vec(rxq, rx_pkts, nb_pkts,
 499                         split_flags);
 500         if (nb_bufs == 0)
 501                 return 0;
 502
 503         /* happy day case, full burst + no packets to be joined */
 504         const uint64_t *split_fl64 = (uint64_t *)split_flags;
 505         if (rxq->pkt_first_seg == NULL &&
 506                         split_fl64[0] == 0 && split_fl64[1] == 0 &&
 507                         split_fl64[2] == 0 && split_fl64[3] == 0)
 508                 return nb_bufs;
 509
 510         /* reassemble any packets that need reassembly*/
 511         unsigned int i = 0;
 512         if (rxq->pkt_first_seg == NULL) {
 513                 /* find the first split flag, and only reassemble then*/
 514                 while (i < nb_bufs && !split_flags[i])
 515                         i++;
 516                 if (i == nb_bufs)
 517                         return nb_bufs;
 518                 rxq->pkt_first_seg = rx_pkts[i];
 519         }
 520         return i + reassemble_packets(rxq, &rx_pkts[i], nb_bufs - i,
 521                 &split_flags[i]);
 522 }
 523
 524 /**
 525  * vPMD receive routine that reassembles scattered packets.
 526  */
 527 uint16_t
 528 ixgbe_recv_scattered_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 529                               uint16_t nb_pkts)
 530 {
 531         uint16_t retval = 0;
 532
 533         while (nb_pkts > RTE_IXGBE_MAX_RX_BURST) {
 534                 uint16_t burst;
 535
 536                 burst = ixgbe_recv_scattered_burst_vec(rx_queue,
 537                                                        rx_pkts + retval,
 538                                                        RTE_IXGBE_MAX_RX_BURST);
 539                 retval += burst;
 540                 nb_pkts -= burst;
 541                 if (burst < RTE_IXGBE_MAX_RX_BURST)
 542                         return retval;
 543         }
 544
 545         return retval + ixgbe_recv_scattered_burst_vec(rx_queue,
 546                                                        rx_pkts + retval,
 547                                                        nb_pkts);
 548 }
 549
 550 static inline void
 551 vtx1(volatile union ixgbe_adv_tx_desc *txdp,
 552                 struct rte_mbuf *pkt, uint64_t flags)
 553 {
 554         uint64x2_t descriptor = {
 555                         pkt->buf_iova + pkt->data_off,
 556                         (uint64_t)pkt->pkt_len << 46 | flags | pkt->data_len};
 557
 558         vst1q_u64((uint64_t *)&txdp->read, descriptor);
 559 }
 560
 561 static inline void
 562 vtx(volatile union ixgbe_adv_tx_desc *txdp,
 563                 struct rte_mbuf **pkt, uint16_t nb_pkts,  uint64_t flags)
 564 {
 565         int i;
 566
 567         for (i = 0; i < nb_pkts; ++i, ++txdp, ++pkt)
 568                 vtx1(txdp, *pkt, flags);
 569 }
 570
 571 uint16_t
 572 ixgbe_xmit_fixed_burst_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
 573                            uint16_t nb_pkts)
 574 {
 575         struct ixgbe_tx_queue *txq = (struct ixgbe_tx_queue *)tx_queue;
 576         volatile union ixgbe_adv_tx_desc *txdp;
 577         struct ixgbe_tx_entry_v *txep;
 578         uint16_t n, nb_commit, tx_id;
 579         uint64_t flags = DCMD_DTYP_FLAGS;
 580         uint64_t rs = IXGBE_ADVTXD_DCMD_RS | DCMD_DTYP_FLAGS;
 581         int i;
 582
 583         /* cross rx_thresh boundary is not allowed */
 584         nb_pkts = RTE_MIN(nb_pkts, txq->tx_rs_thresh);
 585
 586         if (txq->nb_tx_free < txq->tx_free_thresh)
 587                 ixgbe_tx_free_bufs(txq);
 588
 589         nb_commit = nb_pkts = (uint16_t)RTE_MIN(txq->nb_tx_free, nb_pkts);
 590         if (unlikely(nb_pkts == 0))
 591                 return 0;
 592
 593         tx_id = txq->tx_tail;
 594         txdp = &txq->tx_ring[tx_id];
 595         txep = &txq->sw_ring_v[tx_id];
 596
 597         txq->nb_tx_free = (uint16_t)(txq->nb_tx_free - nb_pkts);
 598
 599         n = (uint16_t)(txq->nb_tx_desc - tx_id);
 600         if (nb_commit >= n) {
 601                 tx_backlog_entry(txep, tx_pkts, n);
 602
 603                 for (i = 0; i < n - 1; ++i, ++tx_pkts, ++txdp)
 604                         vtx1(txdp, *tx_pkts, flags);
 605
 606                 vtx1(txdp, *tx_pkts++, rs);
 607
 608                 nb_commit = (uint16_t)(nb_commit - n);
 609
 610                 tx_id = 0;
 611                 txq->tx_next_rs = (uint16_t)(txq->tx_rs_thresh - 1);
 612
 613                 /* avoid reach the end of ring */
 614                 txdp = &txq->tx_ring[tx_id];
 615                 txep = &txq->sw_ring_v[tx_id];
 616         }
 617
 618         tx_backlog_entry(txep, tx_pkts, nb_commit);
 619
 620         vtx(txdp, tx_pkts, nb_commit, flags);
 621
 622         tx_id = (uint16_t)(tx_id + nb_commit);
 623         if (tx_id > txq->tx_next_rs) {
 624                 txq->tx_ring[txq->tx_next_rs].read.cmd_type_len |=
 625                         rte_cpu_to_le_32(IXGBE_ADVTXD_DCMD_RS);
 626                 txq->tx_next_rs = (uint16_t)(txq->tx_next_rs +
 627                         txq->tx_rs_thresh);
 628         }
 629
 630         txq->tx_tail = tx_id;
 631
 632         IXGBE_PCI_REG_WRITE(txq->tdt_reg_addr, txq->tx_tail);
 633
 634         return nb_pkts;
 635 }
 636
 637 static void __rte_cold
 638 ixgbe_tx_queue_release_mbufs_vec(struct ixgbe_tx_queue *txq)
 639 {
 640         _ixgbe_tx_queue_release_mbufs_vec(txq);
 641 }
 642
 643 void __rte_cold
 644 ixgbe_rx_queue_release_mbufs_vec(struct ixgbe_rx_queue *rxq)
 645 {
 646         _ixgbe_rx_queue_release_mbufs_vec(rxq);
 647 }
 648
 649 static void __rte_cold
 650 ixgbe_tx_free_swring(struct ixgbe_tx_queue *txq)
 651 {
 652         _ixgbe_tx_free_swring_vec(txq);
 653 }
 654
 655 static void __rte_cold
 656 ixgbe_reset_tx_queue(struct ixgbe_tx_queue *txq)
 657 {
 658         _ixgbe_reset_tx_queue_vec(txq);
 659 }
 660
 661 static const struct ixgbe_txq_ops vec_txq_ops = {
 662         .release_mbufs = ixgbe_tx_queue_release_mbufs_vec,
 663         .free_swring = ixgbe_tx_free_swring,
 664         .reset = ixgbe_reset_tx_queue,
 665 };
 666
 667 int __rte_cold
 668 ixgbe_rxq_vec_setup(struct ixgbe_rx_queue *rxq)
 669 {
 670         return ixgbe_rxq_vec_setup_default(rxq);
 671 }
 672
 673 int __rte_cold
 674 ixgbe_txq_vec_setup(struct ixgbe_tx_queue *txq)
 675 {
 676         return ixgbe_txq_vec_setup_default(txq, &vec_txq_ops);
 677 }
 678
 679 int __rte_cold
 680 ixgbe_rx_vec_dev_conf_condition_check(struct rte_eth_dev *dev)
 681 {
 682         return ixgbe_rx_vec_dev_conf_condition_check_default(dev);
 683 }