drivers/net/mlx5/mlx5.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2015 6WIND S.A.
   3  * Copyright 2015 Mellanox Technologies, Ltd
   4  */
   5
   6 #include <stddef.h>
   7 #include <unistd.h>
   8 #include <string.h>
   9 #include <assert.h>
  10 #include <dlfcn.h>
  11 #include <stdint.h>
  12 #include <stdlib.h>
  13 #include <errno.h>
  14 #include <net/if.h>
  15 #include <sys/mman.h>
  16 #include <linux/netlink.h>
  17 #include <linux/rtnetlink.h>
  18
  19 /* Verbs header. */
  20 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  21 #ifdef PEDANTIC
  22 #pragma GCC diagnostic ignored "-Wpedantic"
  23 #endif
  24 #include <infiniband/verbs.h>
  25 #ifdef PEDANTIC
  26 #pragma GCC diagnostic error "-Wpedantic"
  27 #endif
  28
  29 #include <rte_malloc.h>
  30 #include <rte_ethdev_driver.h>
  31 #include <rte_ethdev_pci.h>
  32 #include <rte_pci.h>
  33 #include <rte_bus_pci.h>
  34 #include <rte_common.h>
  35 #include <rte_config.h>
  36 #include <rte_eal_memconfig.h>
  37 #include <rte_kvargs.h>
  38 #include <rte_rwlock.h>
  39 #include <rte_spinlock.h>
  40 #include <rte_string_fns.h>
  41
  42 #include "mlx5.h"
  43 #include "mlx5_utils.h"
  44 #include "mlx5_rxtx.h"
  45 #include "mlx5_autoconf.h"
  46 #include "mlx5_defs.h"
  47 #include "mlx5_glue.h"
  48 #include "mlx5_mr.h"
  49 #include "mlx5_flow.h"
  50
  51 /* Device parameter to enable RX completion queue compression. */
  52 #define MLX5_RXQ_CQE_COMP_EN "rxq_cqe_comp_en"
  53
  54 /* Device parameter to enable Multi-Packet Rx queue. */
  55 #define MLX5_RX_MPRQ_EN "mprq_en"
  56
  57 /* Device parameter to configure log 2 of the number of strides for MPRQ. */
  58 #define MLX5_RX_MPRQ_LOG_STRIDE_NUM "mprq_log_stride_num"
  59
  60 /* Device parameter to limit the size of memcpy'd packet for MPRQ. */
  61 #define MLX5_RX_MPRQ_MAX_MEMCPY_LEN "mprq_max_memcpy_len"
  62
  63 /* Device parameter to set the minimum number of Rx queues to enable MPRQ. */
  64 #define MLX5_RXQS_MIN_MPRQ "rxqs_min_mprq"
  65
  66 /* Device parameter to configure inline send. */
  67 #define MLX5_TXQ_INLINE "txq_inline"
  68
  69 /*
  70  * Device parameter to configure the number of TX queues threshold for
  71  * enabling inline send.
  72  */
  73 #define MLX5_TXQS_MIN_INLINE "txqs_min_inline"
  74
  75 /* Device parameter to enable multi-packet send WQEs. */
  76 #define MLX5_TXQ_MPW_EN "txq_mpw_en"
  77
  78 /* Device parameter to include 2 dsegs in the title WQEBB. */
  79 #define MLX5_TXQ_MPW_HDR_DSEG_EN "txq_mpw_hdr_dseg_en"
  80
  81 /* Device parameter to limit the size of inlining packet. */
  82 #define MLX5_TXQ_MAX_INLINE_LEN "txq_max_inline_len"
  83
  84 /* Device parameter to enable hardware Tx vector. */
  85 #define MLX5_TX_VEC_EN "tx_vec_en"
  86
  87 /* Device parameter to enable hardware Rx vector. */
  88 #define MLX5_RX_VEC_EN "rx_vec_en"
  89
  90 /* Allow L3 VXLAN flow creation. */
  91 #define MLX5_L3_VXLAN_EN "l3_vxlan_en"
  92
  93 /* Activate DV flow steering. */
  94 #define MLX5_DV_FLOW_EN "dv_flow_en"
  95
  96 /* Activate Netlink support in VF mode. */
  97 #define MLX5_VF_NL_EN "vf_nl_en"
  98
  99 /* Select port representors to instantiate. */
 100 #define MLX5_REPRESENTOR "representor"
 101
 102 #ifndef HAVE_IBV_MLX5_MOD_MPW
 103 #define MLX5DV_CONTEXT_FLAGS_MPW_ALLOWED (1 << 2)
 104 #define MLX5DV_CONTEXT_FLAGS_ENHANCED_MPW (1 << 3)
 105 #endif
 106
 107 #ifndef HAVE_IBV_MLX5_MOD_CQE_128B_COMP
 108 #define MLX5DV_CONTEXT_FLAGS_CQE_128B_COMP (1 << 4)
 109 #endif
 110
 111 static const char *MZ_MLX5_PMD_SHARED_DATA = "mlx5_pmd_shared_data";
 112
 113 /* Shared memory between primary and secondary processes. */
 114 struct mlx5_shared_data *mlx5_shared_data;
 115
 116 /* Spinlock for mlx5_shared_data allocation. */
 117 static rte_spinlock_t mlx5_shared_data_lock = RTE_SPINLOCK_INITIALIZER;
 118
 119 /** Driver-specific log messages type. */
 120 int mlx5_logtype;
 121
 122 /**
 123  * Prepare shared data between primary and secondary process.
 124  */
 125 static void
 126 mlx5_prepare_shared_data(void)
 127 {
 128         const struct rte_memzone *mz;
 129
 130         rte_spinlock_lock(&mlx5_shared_data_lock);
 131         if (mlx5_shared_data == NULL) {
 132                 if (rte_eal_process_type() == RTE_PROC_PRIMARY) {
 133                         /* Allocate shared memory. */
 134                         mz = rte_memzone_reserve(MZ_MLX5_PMD_SHARED_DATA,
 135                                                  sizeof(*mlx5_shared_data),
 136                                                  SOCKET_ID_ANY, 0);
 137                 } else {
 138                         /* Lookup allocated shared memory. */
 139                         mz = rte_memzone_lookup(MZ_MLX5_PMD_SHARED_DATA);
 140                 }
 141                 if (mz == NULL)
 142                         rte_panic("Cannot allocate mlx5 shared data\n");
 143                 mlx5_shared_data = mz->addr;
 144                 /* Initialize shared data. */
 145                 if (rte_eal_process_type() == RTE_PROC_PRIMARY) {
 146                         LIST_INIT(&mlx5_shared_data->mem_event_cb_list);
 147                         rte_rwlock_init(&mlx5_shared_data->mem_event_rwlock);
 148                 }
 149                 rte_mem_event_callback_register("MLX5_MEM_EVENT_CB",
 150                                                 mlx5_mr_mem_event_cb, NULL);
 151         }
 152         rte_spinlock_unlock(&mlx5_shared_data_lock);
 153 }
 154
 155 /**
 156  * Retrieve integer value from environment variable.
 157  *
 158  * @param[in] name
 159  *   Environment variable name.
 160  *
 161  * @return
 162  *   Integer value, 0 if the variable is not set.
 163  */
 164 int
 165 mlx5_getenv_int(const char *name)
 166 {
 167         const char *val = getenv(name);
 168
 169         if (val == NULL)
 170                 return 0;
 171         return atoi(val);
 172 }
 173
 174 /**
 175  * Verbs callback to allocate a memory. This function should allocate the space
 176  * according to the size provided residing inside a huge page.
 177  * Please note that all allocation must respect the alignment from libmlx5
 178  * (i.e. currently sysconf(_SC_PAGESIZE)).
 179  *
 180  * @param[in] size
 181  *   The size in bytes of the memory to allocate.
 182  * @param[in] data
 183  *   A pointer to the callback data.
 184  *
 185  * @return
 186  *   Allocated buffer, NULL otherwise and rte_errno is set.
 187  */
 188 static void *
 189 mlx5_alloc_verbs_buf(size_t size, void *data)
 190 {
 191         struct priv *priv = data;
 192         void *ret;
 193         size_t alignment = sysconf(_SC_PAGESIZE);
 194         unsigned int socket = SOCKET_ID_ANY;
 195
 196         if (priv->verbs_alloc_ctx.type == MLX5_VERBS_ALLOC_TYPE_TX_QUEUE) {
 197                 const struct mlx5_txq_ctrl *ctrl = priv->verbs_alloc_ctx.obj;
 198
 199                 socket = ctrl->socket;
 200         } else if (priv->verbs_alloc_ctx.type ==
 201                    MLX5_VERBS_ALLOC_TYPE_RX_QUEUE) {
 202                 const struct mlx5_rxq_ctrl *ctrl = priv->verbs_alloc_ctx.obj;
 203
 204                 socket = ctrl->socket;
 205         }
 206         assert(data != NULL);
 207         ret = rte_malloc_socket(__func__, size, alignment, socket);
 208         if (!ret && size)
 209                 rte_errno = ENOMEM;
 210         return ret;
 211 }
 212
 213 /**
 214  * Verbs callback to free a memory.
 215  *
 216  * @param[in] ptr
 217  *   A pointer to the memory to free.
 218  * @param[in] data
 219  *   A pointer to the callback data.
 220  */
 221 static void
 222 mlx5_free_verbs_buf(void *ptr, void *data __rte_unused)
 223 {
 224         assert(data != NULL);
 225         rte_free(ptr);
 226 }
 227
 228 /**
 229  * DPDK callback to close the device.
 230  *
 231  * Destroy all queues and objects, free memory.
 232  *
 233  * @param dev
 234  *   Pointer to Ethernet device structure.
 235  */
 236 static void
 237 mlx5_dev_close(struct rte_eth_dev *dev)
 238 {
 239         struct priv *priv = dev->data->dev_private;
 240         unsigned int i;
 241         int ret;
 242
 243         DRV_LOG(DEBUG, "port %u closing device \"%s\"",
 244                 dev->data->port_id,
 245                 ((priv->ctx != NULL) ? priv->ctx->device->name : ""));
 246         /* In case mlx5_dev_stop() has not been called. */
 247         mlx5_dev_interrupt_handler_uninstall(dev);
 248         mlx5_traffic_disable(dev);
 249         mlx5_flow_flush(dev, NULL);
 250         /* Prevent crashes when queues are still in use. */
 251         dev->rx_pkt_burst = removed_rx_burst;
 252         dev->tx_pkt_burst = removed_tx_burst;
 253         if (priv->rxqs != NULL) {
 254                 /* XXX race condition if mlx5_rx_burst() is still running. */
 255                 usleep(1000);
 256                 for (i = 0; (i != priv->rxqs_n); ++i)
 257                         mlx5_rxq_release(dev, i);
 258                 priv->rxqs_n = 0;
 259                 priv->rxqs = NULL;
 260         }
 261         if (priv->txqs != NULL) {
 262                 /* XXX race condition if mlx5_tx_burst() is still running. */
 263                 usleep(1000);
 264                 for (i = 0; (i != priv->txqs_n); ++i)
 265                         mlx5_txq_release(dev, i);
 266                 priv->txqs_n = 0;
 267                 priv->txqs = NULL;
 268         }
 269         mlx5_mprq_free_mp(dev);
 270         mlx5_mr_release(dev);
 271         if (priv->pd != NULL) {
 272                 assert(priv->ctx != NULL);
 273                 claim_zero(mlx5_glue->dealloc_pd(priv->pd));
 274                 claim_zero(mlx5_glue->close_device(priv->ctx));
 275         } else
 276                 assert(priv->ctx == NULL);
 277         if (priv->rss_conf.rss_key != NULL)
 278                 rte_free(priv->rss_conf.rss_key);
 279         if (priv->reta_idx != NULL)
 280                 rte_free(priv->reta_idx);
 281         if (priv->primary_socket)
 282                 mlx5_socket_uninit(dev);
 283         if (priv->config.vf)
 284                 mlx5_nl_mac_addr_flush(dev);
 285         if (priv->nl_socket_route >= 0)
 286                 close(priv->nl_socket_route);
 287         if (priv->nl_socket_rdma >= 0)
 288                 close(priv->nl_socket_rdma);
 289         ret = mlx5_hrxq_ibv_verify(dev);
 290         if (ret)
 291                 DRV_LOG(WARNING, "port %u some hash Rx queue still remain",
 292                         dev->data->port_id);
 293         ret = mlx5_ind_table_ibv_verify(dev);
 294         if (ret)
 295                 DRV_LOG(WARNING, "port %u some indirection table still remain",
 296                         dev->data->port_id);
 297         ret = mlx5_rxq_ibv_verify(dev);
 298         if (ret)
 299                 DRV_LOG(WARNING, "port %u some Verbs Rx queue still remain",
 300                         dev->data->port_id);
 301         ret = mlx5_rxq_verify(dev);
 302         if (ret)
 303                 DRV_LOG(WARNING, "port %u some Rx queues still remain",
 304                         dev->data->port_id);
 305         ret = mlx5_txq_ibv_verify(dev);
 306         if (ret)
 307                 DRV_LOG(WARNING, "port %u some Verbs Tx queue still remain",
 308                         dev->data->port_id);
 309         ret = mlx5_txq_verify(dev);
 310         if (ret)
 311                 DRV_LOG(WARNING, "port %u some Tx queues still remain",
 312                         dev->data->port_id);
 313         ret = mlx5_flow_verify(dev);
 314         if (ret)
 315                 DRV_LOG(WARNING, "port %u some flows still remain",
 316                         dev->data->port_id);
 317         if (priv->domain_id != RTE_ETH_DEV_SWITCH_DOMAIN_ID_INVALID) {
 318                 unsigned int c = 0;
 319                 unsigned int i = mlx5_dev_to_port_id(dev->device, NULL, 0);
 320                 uint16_t port_id[i];
 321
 322                 i = RTE_MIN(mlx5_dev_to_port_id(dev->device, port_id, i), i);
 323                 while (i--) {
 324                         struct priv *opriv =
 325                                 rte_eth_devices[port_id[i]].data->dev_private;
 326
 327                         if (!opriv ||
 328                             opriv->domain_id != priv->domain_id ||
 329                             &rte_eth_devices[port_id[i]] == dev)
 330                                 continue;
 331                         ++c;
 332                 }
 333                 if (!c)
 334                         claim_zero(rte_eth_switch_domain_free(priv->domain_id));
 335         }
 336         memset(priv, 0, sizeof(*priv));
 337         priv->domain_id = RTE_ETH_DEV_SWITCH_DOMAIN_ID_INVALID;
 338 }
 339
 340 const struct eth_dev_ops mlx5_dev_ops = {
 341         .dev_configure = mlx5_dev_configure,
 342         .dev_start = mlx5_dev_start,
 343         .dev_stop = mlx5_dev_stop,
 344         .dev_set_link_down = mlx5_set_link_down,
 345         .dev_set_link_up = mlx5_set_link_up,
 346         .dev_close = mlx5_dev_close,
 347         .promiscuous_enable = mlx5_promiscuous_enable,
 348         .promiscuous_disable = mlx5_promiscuous_disable,
 349         .allmulticast_enable = mlx5_allmulticast_enable,
 350         .allmulticast_disable = mlx5_allmulticast_disable,
 351         .link_update = mlx5_link_update,
 352         .stats_get = mlx5_stats_get,
 353         .stats_reset = mlx5_stats_reset,
 354         .xstats_get = mlx5_xstats_get,
 355         .xstats_reset = mlx5_xstats_reset,
 356         .xstats_get_names = mlx5_xstats_get_names,
 357         .dev_infos_get = mlx5_dev_infos_get,
 358         .dev_supported_ptypes_get = mlx5_dev_supported_ptypes_get,
 359         .vlan_filter_set = mlx5_vlan_filter_set,
 360         .rx_queue_setup = mlx5_rx_queue_setup,
 361         .tx_queue_setup = mlx5_tx_queue_setup,
 362         .rx_queue_release = mlx5_rx_queue_release,
 363         .tx_queue_release = mlx5_tx_queue_release,
 364         .flow_ctrl_get = mlx5_dev_get_flow_ctrl,
 365         .flow_ctrl_set = mlx5_dev_set_flow_ctrl,
 366         .mac_addr_remove = mlx5_mac_addr_remove,
 367         .mac_addr_add = mlx5_mac_addr_add,
 368         .mac_addr_set = mlx5_mac_addr_set,
 369         .set_mc_addr_list = mlx5_set_mc_addr_list,
 370         .mtu_set = mlx5_dev_set_mtu,
 371         .vlan_strip_queue_set = mlx5_vlan_strip_queue_set,
 372         .vlan_offload_set = mlx5_vlan_offload_set,
 373         .reta_update = mlx5_dev_rss_reta_update,
 374         .reta_query = mlx5_dev_rss_reta_query,
 375         .rss_hash_update = mlx5_rss_hash_update,
 376         .rss_hash_conf_get = mlx5_rss_hash_conf_get,
 377         .filter_ctrl = mlx5_dev_filter_ctrl,
 378         .rx_descriptor_status = mlx5_rx_descriptor_status,
 379         .tx_descriptor_status = mlx5_tx_descriptor_status,
 380         .rx_queue_intr_enable = mlx5_rx_intr_enable,
 381         .rx_queue_intr_disable = mlx5_rx_intr_disable,
 382         .is_removed = mlx5_is_removed,
 383 };
 384
 385 static const struct eth_dev_ops mlx5_dev_sec_ops = {
 386         .stats_get = mlx5_stats_get,
 387         .stats_reset = mlx5_stats_reset,
 388         .xstats_get = mlx5_xstats_get,
 389         .xstats_reset = mlx5_xstats_reset,
 390         .xstats_get_names = mlx5_xstats_get_names,
 391         .dev_infos_get = mlx5_dev_infos_get,
 392         .rx_descriptor_status = mlx5_rx_descriptor_status,
 393         .tx_descriptor_status = mlx5_tx_descriptor_status,
 394 };
 395
 396 /* Available operators in flow isolated mode. */
 397 const struct eth_dev_ops mlx5_dev_ops_isolate = {
 398         .dev_configure = mlx5_dev_configure,
 399         .dev_start = mlx5_dev_start,
 400         .dev_stop = mlx5_dev_stop,
 401         .dev_set_link_down = mlx5_set_link_down,
 402         .dev_set_link_up = mlx5_set_link_up,
 403         .dev_close = mlx5_dev_close,
 404         .promiscuous_enable = mlx5_promiscuous_enable,
 405         .promiscuous_disable = mlx5_promiscuous_disable,
 406         .allmulticast_enable = mlx5_allmulticast_enable,
 407         .allmulticast_disable = mlx5_allmulticast_disable,
 408         .link_update = mlx5_link_update,
 409         .stats_get = mlx5_stats_get,
 410         .stats_reset = mlx5_stats_reset,
 411         .xstats_get = mlx5_xstats_get,
 412         .xstats_reset = mlx5_xstats_reset,
 413         .xstats_get_names = mlx5_xstats_get_names,
 414         .dev_infos_get = mlx5_dev_infos_get,
 415         .dev_supported_ptypes_get = mlx5_dev_supported_ptypes_get,
 416         .vlan_filter_set = mlx5_vlan_filter_set,
 417         .rx_queue_setup = mlx5_rx_queue_setup,
 418         .tx_queue_setup = mlx5_tx_queue_setup,
 419         .rx_queue_release = mlx5_rx_queue_release,
 420         .tx_queue_release = mlx5_tx_queue_release,
 421         .flow_ctrl_get = mlx5_dev_get_flow_ctrl,
 422         .flow_ctrl_set = mlx5_dev_set_flow_ctrl,
 423         .mac_addr_remove = mlx5_mac_addr_remove,
 424         .mac_addr_add = mlx5_mac_addr_add,
 425         .mac_addr_set = mlx5_mac_addr_set,
 426         .set_mc_addr_list = mlx5_set_mc_addr_list,
 427         .mtu_set = mlx5_dev_set_mtu,
 428         .vlan_strip_queue_set = mlx5_vlan_strip_queue_set,
 429         .vlan_offload_set = mlx5_vlan_offload_set,
 430         .filter_ctrl = mlx5_dev_filter_ctrl,
 431         .rx_descriptor_status = mlx5_rx_descriptor_status,
 432         .tx_descriptor_status = mlx5_tx_descriptor_status,
 433         .rx_queue_intr_enable = mlx5_rx_intr_enable,
 434         .rx_queue_intr_disable = mlx5_rx_intr_disable,
 435         .is_removed = mlx5_is_removed,
 436 };
 437
 438 /**
 439  * Verify and store value for device argument.
 440  *
 441  * @param[in] key
 442  *   Key argument to verify.
 443  * @param[in] val
 444  *   Value associated with key.
 445  * @param opaque
 446  *   User data.
 447  *
 448  * @return
 449  *   0 on success, a negative errno value otherwise and rte_errno is set.
 450  */
 451 static int
 452 mlx5_args_check(const char *key, const char *val, void *opaque)
 453 {
 454         struct mlx5_dev_config *config = opaque;
 455         unsigned long tmp;
 456
 457         /* No-op, port representors are processed in mlx5_dev_spawn(). */
 458         if (!strcmp(MLX5_REPRESENTOR, key))
 459                 return 0;
 460         errno = 0;
 461         tmp = strtoul(val, NULL, 0);
 462         if (errno) {
 463                 rte_errno = errno;
 464                 DRV_LOG(WARNING, "%s: \"%s\" is not a valid integer", key, val);
 465                 return -rte_errno;
 466         }
 467         if (strcmp(MLX5_RXQ_CQE_COMP_EN, key) == 0) {
 468                 config->cqe_comp = !!tmp;
 469         } else if (strcmp(MLX5_RX_MPRQ_EN, key) == 0) {
 470                 config->mprq.enabled = !!tmp;
 471         } else if (strcmp(MLX5_RX_MPRQ_LOG_STRIDE_NUM, key) == 0) {
 472                 config->mprq.stride_num_n = tmp;
 473         } else if (strcmp(MLX5_RX_MPRQ_MAX_MEMCPY_LEN, key) == 0) {
 474                 config->mprq.max_memcpy_len = tmp;
 475         } else if (strcmp(MLX5_RXQS_MIN_MPRQ, key) == 0) {
 476                 config->mprq.min_rxqs_num = tmp;
 477         } else if (strcmp(MLX5_TXQ_INLINE, key) == 0) {
 478                 config->txq_inline = tmp;
 479         } else if (strcmp(MLX5_TXQS_MIN_INLINE, key) == 0) {
 480                 config->txqs_inline = tmp;
 481         } else if (strcmp(MLX5_TXQ_MPW_EN, key) == 0) {
 482                 config->mps = !!tmp;
 483         } else if (strcmp(MLX5_TXQ_MPW_HDR_DSEG_EN, key) == 0) {
 484                 config->mpw_hdr_dseg = !!tmp;
 485         } else if (strcmp(MLX5_TXQ_MAX_INLINE_LEN, key) == 0) {
 486                 config->inline_max_packet_sz = tmp;
 487         } else if (strcmp(MLX5_TX_VEC_EN, key) == 0) {
 488                 config->tx_vec_en = !!tmp;
 489         } else if (strcmp(MLX5_RX_VEC_EN, key) == 0) {
 490                 config->rx_vec_en = !!tmp;
 491         } else if (strcmp(MLX5_L3_VXLAN_EN, key) == 0) {
 492                 config->l3_vxlan_en = !!tmp;
 493         } else if (strcmp(MLX5_VF_NL_EN, key) == 0) {
 494                 config->vf_nl_en = !!tmp;
 495         } else if (strcmp(MLX5_DV_FLOW_EN, key) == 0) {
 496                 config->dv_flow_en = !!tmp;
 497         } else {
 498                 DRV_LOG(WARNING, "%s: unknown parameter", key);
 499                 rte_errno = EINVAL;
 500                 return -rte_errno;
 501         }
 502         return 0;
 503 }
 504
 505 /**
 506  * Parse device parameters.
 507  *
 508  * @param config
 509  *   Pointer to device configuration structure.
 510  * @param devargs
 511  *   Device arguments structure.
 512  *
 513  * @return
 514  *   0 on success, a negative errno value otherwise and rte_errno is set.
 515  */
 516 static int
 517 mlx5_args(struct mlx5_dev_config *config, struct rte_devargs *devargs)
 518 {
 519         const char **params = (const char *[]){
 520                 MLX5_RXQ_CQE_COMP_EN,
 521                 MLX5_RX_MPRQ_EN,
 522                 MLX5_RX_MPRQ_LOG_STRIDE_NUM,
 523                 MLX5_RX_MPRQ_MAX_MEMCPY_LEN,
 524                 MLX5_RXQS_MIN_MPRQ,
 525                 MLX5_TXQ_INLINE,
 526                 MLX5_TXQS_MIN_INLINE,
 527                 MLX5_TXQ_MPW_EN,
 528                 MLX5_TXQ_MPW_HDR_DSEG_EN,
 529                 MLX5_TXQ_MAX_INLINE_LEN,
 530                 MLX5_TX_VEC_EN,
 531                 MLX5_RX_VEC_EN,
 532                 MLX5_L3_VXLAN_EN,
 533                 MLX5_VF_NL_EN,
 534                 MLX5_DV_FLOW_EN,
 535                 MLX5_REPRESENTOR,
 536                 NULL,
 537         };
 538         struct rte_kvargs *kvlist;
 539         int ret = 0;
 540         int i;
 541
 542         if (devargs == NULL)
 543                 return 0;
 544         /* Following UGLY cast is done to pass checkpatch. */
 545         kvlist = rte_kvargs_parse(devargs->args, params);
 546         if (kvlist == NULL)
 547                 return 0;
 548         /* Process parameters. */
 549         for (i = 0; (params[i] != NULL); ++i) {
 550                 if (rte_kvargs_count(kvlist, params[i])) {
 551                         ret = rte_kvargs_process(kvlist, params[i],
 552                                                  mlx5_args_check, config);
 553                         if (ret) {
 554                                 rte_errno = EINVAL;
 555                                 rte_kvargs_free(kvlist);
 556                                 return -rte_errno;
 557                         }
 558                 }
 559         }
 560         rte_kvargs_free(kvlist);
 561         return 0;
 562 }
 563
 564 static struct rte_pci_driver mlx5_driver;
 565
 566 /*
 567  * Reserved UAR address space for TXQ UAR(hw doorbell) mapping, process
 568  * local resource used by both primary and secondary to avoid duplicate
 569  * reservation.
 570  * The space has to be available on both primary and secondary process,
 571  * TXQ UAR maps to this area using fixed mmap w/o double check.
 572  */
 573 static void *uar_base;
 574
 575 static int
 576 find_lower_va_bound(const struct rte_memseg_list *msl,
 577                 const struct rte_memseg *ms, void *arg)
 578 {
 579         void **addr = arg;
 580
 581         if (msl->external)
 582                 return 0;
 583         if (*addr == NULL)
 584                 *addr = ms->addr;
 585         else
 586                 *addr = RTE_MIN(*addr, ms->addr);
 587
 588         return 0;
 589 }
 590
 591 /**
 592  * Reserve UAR address space for primary process.
 593  *
 594  * @param[in] dev
 595  *   Pointer to Ethernet device.
 596  *
 597  * @return
 598  *   0 on success, a negative errno value otherwise and rte_errno is set.
 599  */
 600 static int
 601 mlx5_uar_init_primary(struct rte_eth_dev *dev)
 602 {
 603         struct priv *priv = dev->data->dev_private;
 604         void *addr = (void *)0;
 605
 606         if (uar_base) { /* UAR address space mapped. */
 607                 priv->uar_base = uar_base;
 608                 return 0;
 609         }
 610         /* find out lower bound of hugepage segments */
 611         rte_memseg_walk(find_lower_va_bound, &addr);
 612
 613         /* keep distance to hugepages to minimize potential conflicts. */
 614         addr = RTE_PTR_SUB(addr, (uintptr_t)(MLX5_UAR_OFFSET + MLX5_UAR_SIZE));
 615         /* anonymous mmap, no real memory consumption. */
 616         addr = mmap(addr, MLX5_UAR_SIZE,
 617                     PROT_NONE, MAP_PRIVATE | MAP_ANONYMOUS, -1, 0);
 618         if (addr == MAP_FAILED) {
 619                 DRV_LOG(ERR,
 620                         "port %u failed to reserve UAR address space, please"
 621                         " adjust MLX5_UAR_SIZE or try --base-virtaddr",
 622                         dev->data->port_id);
 623                 rte_errno = ENOMEM;
 624                 return -rte_errno;
 625         }
 626         /* Accept either same addr or a new addr returned from mmap if target
 627          * range occupied.
 628          */
 629         DRV_LOG(INFO, "port %u reserved UAR address space: %p",
 630                 dev->data->port_id, addr);
 631         priv->uar_base = addr; /* for primary and secondary UAR re-mmap. */
 632         uar_base = addr; /* process local, don't reserve again. */
 633         return 0;
 634 }
 635
 636 /**
 637  * Reserve UAR address space for secondary process, align with
 638  * primary process.
 639  *
 640  * @param[in] dev
 641  *   Pointer to Ethernet device.
 642  *
 643  * @return
 644  *   0 on success, a negative errno value otherwise and rte_errno is set.
 645  */
 646 static int
 647 mlx5_uar_init_secondary(struct rte_eth_dev *dev)
 648 {
 649         struct priv *priv = dev->data->dev_private;
 650         void *addr;
 651
 652         assert(priv->uar_base);
 653         if (uar_base) { /* already reserved. */
 654                 assert(uar_base == priv->uar_base);
 655                 return 0;
 656         }
 657         /* anonymous mmap, no real memory consumption. */
 658         addr = mmap(priv->uar_base, MLX5_UAR_SIZE,
 659                     PROT_NONE, MAP_PRIVATE | MAP_ANONYMOUS, -1, 0);
 660         if (addr == MAP_FAILED) {
 661                 DRV_LOG(ERR, "port %u UAR mmap failed: %p size: %llu",
 662                         dev->data->port_id, priv->uar_base, MLX5_UAR_SIZE);
 663                 rte_errno = ENXIO;
 664                 return -rte_errno;
 665         }
 666         if (priv->uar_base != addr) {
 667                 DRV_LOG(ERR,
 668                         "port %u UAR address %p size %llu occupied, please"
 669                         " adjust MLX5_UAR_OFFSET or try EAL parameter"
 670                         " --base-virtaddr",
 671                         dev->data->port_id, priv->uar_base, MLX5_UAR_SIZE);
 672                 rte_errno = ENXIO;
 673                 return -rte_errno;
 674         }
 675         uar_base = addr; /* process local, don't reserve again */
 676         DRV_LOG(INFO, "port %u reserved UAR address space: %p",
 677                 dev->data->port_id, addr);
 678         return 0;
 679 }
 680
 681 /**
 682  * Spawn an Ethernet device from Verbs information.
 683  *
 684  * @param dpdk_dev
 685  *   Backing DPDK device.
 686  * @param ibv_dev
 687  *   Verbs device.
 688  * @param vf
 689  *   If nonzero, enable VF-specific features.
 690  * @param[in] switch_info
 691  *   Switch properties of Ethernet device.
 692  *
 693  * @return
 694  *   A valid Ethernet device object on success, NULL otherwise and rte_errno
 695  *   is set. The following error is defined:
 696  *
 697  *   EBUSY: device is not supposed to be spawned.
 698  */
 699 static struct rte_eth_dev *
 700 mlx5_dev_spawn(struct rte_device *dpdk_dev,
 701                struct ibv_device *ibv_dev,
 702                int vf,
 703                const struct mlx5_switch_info *switch_info)
 704 {
 705         struct ibv_context *ctx;
 706         struct ibv_device_attr_ex attr;
 707         struct ibv_port_attr port_attr;
 708         struct ibv_pd *pd = NULL;
 709         struct mlx5dv_context dv_attr = { .comp_mask = 0 };
 710         struct mlx5_dev_config config = {
 711                 .vf = !!vf,
 712                 .mps = MLX5_ARG_UNSET,
 713                 .tx_vec_en = 1,
 714                 .rx_vec_en = 1,
 715                 .mpw_hdr_dseg = 0,
 716                 .txq_inline = MLX5_ARG_UNSET,
 717                 .txqs_inline = MLX5_ARG_UNSET,
 718                 .inline_max_packet_sz = MLX5_ARG_UNSET,
 719                 .vf_nl_en = 1,
 720                 .mprq = {
 721                         .enabled = 0,
 722                         .stride_num_n = MLX5_MPRQ_STRIDE_NUM_N,
 723                         .max_memcpy_len = MLX5_MPRQ_MEMCPY_DEFAULT_LEN,
 724                         .min_rxqs_num = MLX5_MPRQ_MIN_RXQS,
 725                 },
 726         };
 727         struct rte_eth_dev *eth_dev = NULL;
 728         struct priv *priv = NULL;
 729         int err = 0;
 730         unsigned int mps;
 731         unsigned int cqe_comp;
 732         unsigned int tunnel_en = 0;
 733         unsigned int mpls_en = 0;
 734         unsigned int swp = 0;
 735         unsigned int mprq = 0;
 736         unsigned int mprq_min_stride_size_n = 0;
 737         unsigned int mprq_max_stride_size_n = 0;
 738         unsigned int mprq_min_stride_num_n = 0;
 739         unsigned int mprq_max_stride_num_n = 0;
 740 #ifdef HAVE_IBV_DEVICE_COUNTERS_SET_SUPPORT
 741         struct ibv_counter_set_description cs_desc = { .counter_type = 0 };
 742 #endif
 743         struct ether_addr mac;
 744         char name[RTE_ETH_NAME_MAX_LEN];
 745         int own_domain_id = 0;
 746         unsigned int i;
 747
 748         /* Determine if this port representor is supposed to be spawned. */
 749         if (switch_info->representor && dpdk_dev->devargs) {
 750                 struct rte_eth_devargs eth_da;
 751
 752                 err = rte_eth_devargs_parse(dpdk_dev->devargs->args, &eth_da);
 753                 if (err) {
 754                         rte_errno = -err;
 755                         DRV_LOG(ERR, "failed to process device arguments: %s",
 756                                 strerror(rte_errno));
 757                         return NULL;
 758                 }
 759                 for (i = 0; i < eth_da.nb_representor_ports; ++i)
 760                         if (eth_da.representor_ports[i] ==
 761                             (uint16_t)switch_info->port_name)
 762                                 break;
 763                 if (i == eth_da.nb_representor_ports) {
 764                         rte_errno = EBUSY;
 765                         return NULL;
 766                 }
 767         }
 768         /* Prepare shared data between primary and secondary process. */
 769         mlx5_prepare_shared_data();
 770         errno = 0;
 771         ctx = mlx5_glue->open_device(ibv_dev);
 772         if (!ctx) {
 773                 rte_errno = errno ? errno : ENODEV;
 774                 return NULL;
 775         }
 776 #ifdef HAVE_IBV_MLX5_MOD_SWP
 777         dv_attr.comp_mask |= MLX5DV_CONTEXT_MASK_SWP;
 778 #endif
 779         /*
 780          * Multi-packet send is supported by ConnectX-4 Lx PF as well
 781          * as all ConnectX-5 devices.
 782          */
 783 #ifdef HAVE_IBV_DEVICE_TUNNEL_SUPPORT
 784         dv_attr.comp_mask |= MLX5DV_CONTEXT_MASK_TUNNEL_OFFLOADS;
 785 #endif
 786 #ifdef HAVE_IBV_DEVICE_STRIDING_RQ_SUPPORT
 787         dv_attr.comp_mask |= MLX5DV_CONTEXT_MASK_STRIDING_RQ;
 788 #endif
 789         mlx5_glue->dv_query_device(ctx, &dv_attr);
 790         if (dv_attr.flags & MLX5DV_CONTEXT_FLAGS_MPW_ALLOWED) {
 791                 if (dv_attr.flags & MLX5DV_CONTEXT_FLAGS_ENHANCED_MPW) {
 792                         DRV_LOG(DEBUG, "enhanced MPW is supported");
 793                         mps = MLX5_MPW_ENHANCED;
 794                 } else {
 795                         DRV_LOG(DEBUG, "MPW is supported");
 796                         mps = MLX5_MPW;
 797                 }
 798         } else {
 799                 DRV_LOG(DEBUG, "MPW isn't supported");
 800                 mps = MLX5_MPW_DISABLED;
 801         }
 802 #ifdef HAVE_IBV_MLX5_MOD_SWP
 803         if (dv_attr.comp_mask & MLX5DV_CONTEXT_MASK_SWP)
 804                 swp = dv_attr.sw_parsing_caps.sw_parsing_offloads;
 805         DRV_LOG(DEBUG, "SWP support: %u", swp);
 806 #endif
 807         config.swp = !!swp;
 808 #ifdef HAVE_IBV_DEVICE_STRIDING_RQ_SUPPORT
 809         if (dv_attr.comp_mask & MLX5DV_CONTEXT_MASK_STRIDING_RQ) {
 810                 struct mlx5dv_striding_rq_caps mprq_caps =
 811                         dv_attr.striding_rq_caps;
 812
 813                 DRV_LOG(DEBUG, "\tmin_single_stride_log_num_of_bytes: %d",
 814                         mprq_caps.min_single_stride_log_num_of_bytes);
 815                 DRV_LOG(DEBUG, "\tmax_single_stride_log_num_of_bytes: %d",
 816                         mprq_caps.max_single_stride_log_num_of_bytes);
 817                 DRV_LOG(DEBUG, "\tmin_single_wqe_log_num_of_strides: %d",
 818                         mprq_caps.min_single_wqe_log_num_of_strides);
 819                 DRV_LOG(DEBUG, "\tmax_single_wqe_log_num_of_strides: %d",
 820                         mprq_caps.max_single_wqe_log_num_of_strides);
 821                 DRV_LOG(DEBUG, "\tsupported_qpts: %d",
 822                         mprq_caps.supported_qpts);
 823                 DRV_LOG(DEBUG, "device supports Multi-Packet RQ");
 824                 mprq = 1;
 825                 mprq_min_stride_size_n =
 826                         mprq_caps.min_single_stride_log_num_of_bytes;
 827                 mprq_max_stride_size_n =
 828                         mprq_caps.max_single_stride_log_num_of_bytes;
 829                 mprq_min_stride_num_n =
 830                         mprq_caps.min_single_wqe_log_num_of_strides;
 831                 mprq_max_stride_num_n =
 832                         mprq_caps.max_single_wqe_log_num_of_strides;
 833                 config.mprq.stride_num_n = RTE_MAX(MLX5_MPRQ_STRIDE_NUM_N,
 834                                                    mprq_min_stride_num_n);
 835         }
 836 #endif
 837         if (RTE_CACHE_LINE_SIZE == 128 &&
 838             !(dv_attr.flags & MLX5DV_CONTEXT_FLAGS_CQE_128B_COMP))
 839                 cqe_comp = 0;
 840         else
 841                 cqe_comp = 1;
 842         config.cqe_comp = cqe_comp;
 843 #ifdef HAVE_IBV_DEVICE_TUNNEL_SUPPORT
 844         if (dv_attr.comp_mask & MLX5DV_CONTEXT_MASK_TUNNEL_OFFLOADS) {
 845                 tunnel_en = ((dv_attr.tunnel_offloads_caps &
 846                               MLX5DV_RAW_PACKET_CAP_TUNNELED_OFFLOAD_VXLAN) &&
 847                              (dv_attr.tunnel_offloads_caps &
 848                               MLX5DV_RAW_PACKET_CAP_TUNNELED_OFFLOAD_GRE));
 849         }
 850         DRV_LOG(DEBUG, "tunnel offloading is %ssupported",
 851                 tunnel_en ? "" : "not ");
 852 #else
 853         DRV_LOG(WARNING,
 854                 "tunnel offloading disabled due to old OFED/rdma-core version");
 855 #endif
 856         config.tunnel_en = tunnel_en;
 857 #ifdef HAVE_IBV_DEVICE_MPLS_SUPPORT
 858         mpls_en = ((dv_attr.tunnel_offloads_caps &
 859                     MLX5DV_RAW_PACKET_CAP_TUNNELED_OFFLOAD_CW_MPLS_OVER_GRE) &&
 860                    (dv_attr.tunnel_offloads_caps &
 861                     MLX5DV_RAW_PACKET_CAP_TUNNELED_OFFLOAD_CW_MPLS_OVER_UDP));
 862         DRV_LOG(DEBUG, "MPLS over GRE/UDP tunnel offloading is %ssupported",
 863                 mpls_en ? "" : "not ");
 864 #else
 865         DRV_LOG(WARNING, "MPLS over GRE/UDP tunnel offloading disabled due to"
 866                 " old OFED/rdma-core version or firmware configuration");
 867 #endif
 868         config.mpls_en = mpls_en;
 869         err = mlx5_glue->query_device_ex(ctx, NULL, &attr);
 870         if (err) {
 871                 DEBUG("ibv_query_device_ex() failed");
 872                 goto error;
 873         }
 874         if (!switch_info->representor)
 875                 rte_strlcpy(name, dpdk_dev->name, sizeof(name));
 876         else
 877                 snprintf(name, sizeof(name), "%s_representor_%u",
 878                          dpdk_dev->name, switch_info->port_name);
 879         DRV_LOG(DEBUG, "naming Ethernet device \"%s\"", name);
 880         if (rte_eal_process_type() == RTE_PROC_SECONDARY) {
 881                 eth_dev = rte_eth_dev_attach_secondary(name);
 882                 if (eth_dev == NULL) {
 883                         DRV_LOG(ERR, "can not attach rte ethdev");
 884                         rte_errno = ENOMEM;
 885                         err = rte_errno;
 886                         goto error;
 887                 }
 888                 eth_dev->device = dpdk_dev;
 889                 eth_dev->dev_ops = &mlx5_dev_sec_ops;
 890                 err = mlx5_uar_init_secondary(eth_dev);
 891                 if (err) {
 892                         err = rte_errno;
 893                         goto error;
 894                 }
 895                 /* Receive command fd from primary process */
 896                 err = mlx5_socket_connect(eth_dev);
 897                 if (err < 0) {
 898                         err = rte_errno;
 899                         goto error;
 900                 }
 901                 /* Remap UAR for Tx queues. */
 902                 err = mlx5_tx_uar_remap(eth_dev, err);
 903                 if (err) {
 904                         err = rte_errno;
 905                         goto error;
 906                 }
 907                 /*
 908                  * Ethdev pointer is still required as input since
 909                  * the primary device is not accessible from the
 910                  * secondary process.
 911                  */
 912                 eth_dev->rx_pkt_burst = mlx5_select_rx_function(eth_dev);
 913                 eth_dev->tx_pkt_burst = mlx5_select_tx_function(eth_dev);
 914                 claim_zero(mlx5_glue->close_device(ctx));
 915                 return eth_dev;
 916         }
 917         /* Check port status. */
 918         err = mlx5_glue->query_port(ctx, 1, &port_attr);
 919         if (err) {
 920                 DRV_LOG(ERR, "port query failed: %s", strerror(err));
 921                 goto error;
 922         }
 923         if (port_attr.link_layer != IBV_LINK_LAYER_ETHERNET) {
 924                 DRV_LOG(ERR, "port is not configured in Ethernet mode");
 925                 err = EINVAL;
 926                 goto error;
 927         }
 928         if (port_attr.state != IBV_PORT_ACTIVE)
 929                 DRV_LOG(DEBUG, "port is not active: \"%s\" (%d)",
 930                         mlx5_glue->port_state_str(port_attr.state),
 931                         port_attr.state);
 932         /* Allocate protection domain. */
 933         pd = mlx5_glue->alloc_pd(ctx);
 934         if (pd == NULL) {
 935                 DRV_LOG(ERR, "PD allocation failure");
 936                 err = ENOMEM;
 937                 goto error;
 938         }
 939         priv = rte_zmalloc("ethdev private structure",
 940                            sizeof(*priv),
 941                            RTE_CACHE_LINE_SIZE);
 942         if (priv == NULL) {
 943                 DRV_LOG(ERR, "priv allocation failure");
 944                 err = ENOMEM;
 945                 goto error;
 946         }
 947         priv->ctx = ctx;
 948         strncpy(priv->ibdev_name, priv->ctx->device->name,
 949                 sizeof(priv->ibdev_name));
 950         strncpy(priv->ibdev_path, priv->ctx->device->ibdev_path,
 951                 sizeof(priv->ibdev_path));
 952         priv->device_attr = attr;
 953         priv->pd = pd;
 954         priv->mtu = ETHER_MTU;
 955 #ifndef RTE_ARCH_64
 956         /* Initialize UAR access locks for 32bit implementations. */
 957         rte_spinlock_init(&priv->uar_lock_cq);
 958         for (i = 0; i < MLX5_UAR_PAGE_NUM_MAX; i++)
 959                 rte_spinlock_init(&priv->uar_lock[i]);
 960 #endif
 961         /* Some internal functions rely on Netlink sockets, open them now. */
 962         priv->nl_socket_rdma = mlx5_nl_init(NETLINK_RDMA);
 963         priv->nl_socket_route = mlx5_nl_init(NETLINK_ROUTE);
 964         priv->nl_sn = 0;
 965         priv->representor = !!switch_info->representor;
 966         priv->domain_id = RTE_ETH_DEV_SWITCH_DOMAIN_ID_INVALID;
 967         priv->representor_id =
 968                 switch_info->representor ? switch_info->port_name : -1;
 969         /*
 970          * Look for sibling devices in order to reuse their switch domain
 971          * if any, otherwise allocate one.
 972          */
 973         i = mlx5_dev_to_port_id(dpdk_dev, NULL, 0);
 974         if (i > 0) {
 975                 uint16_t port_id[i];
 976
 977                 i = RTE_MIN(mlx5_dev_to_port_id(dpdk_dev, port_id, i), i);
 978                 while (i--) {
 979                         const struct priv *opriv =
 980                                 rte_eth_devices[port_id[i]].data->dev_private;
 981
 982                         if (!opriv ||
 983                             opriv->domain_id ==
 984                             RTE_ETH_DEV_SWITCH_DOMAIN_ID_INVALID)
 985                                 continue;
 986                         priv->domain_id = opriv->domain_id;
 987                         break;
 988                 }
 989         }
 990         if (priv->domain_id == RTE_ETH_DEV_SWITCH_DOMAIN_ID_INVALID) {
 991                 err = rte_eth_switch_domain_alloc(&priv->domain_id);
 992                 if (err) {
 993                         err = rte_errno;
 994                         DRV_LOG(ERR, "unable to allocate switch domain: %s",
 995                                 strerror(rte_errno));
 996                         goto error;
 997                 }
 998                 own_domain_id = 1;
 999         }
1000         err = mlx5_args(&config, dpdk_dev->devargs);
1001         if (err) {
1002                 err = rte_errno;
1003                 DRV_LOG(ERR, "failed to process device arguments: %s",
1004                         strerror(rte_errno));
1005                 goto error;
1006         }
1007         config.hw_csum = !!(attr.device_cap_flags_ex & IBV_DEVICE_RAW_IP_CSUM);
1008         DRV_LOG(DEBUG, "checksum offloading is %ssupported",
1009                 (config.hw_csum ? "" : "not "));
1010 #ifdef HAVE_IBV_DEVICE_COUNTERS_SET_SUPPORT
1011         config.flow_counter_en = !!attr.max_counter_sets;
1012         mlx5_glue->describe_counter_set(ctx, 0, &cs_desc);
1013         DRV_LOG(DEBUG, "counter type = %d, num of cs = %ld, attributes = %d",
1014                 cs_desc.counter_type, cs_desc.num_of_cs,
1015                 cs_desc.attributes);
1016 #endif
1017         config.ind_table_max_size =
1018                 attr.rss_caps.max_rwq_indirection_table_size;
1019         /*
1020          * Remove this check once DPDK supports larger/variable
1021          * indirection tables.
1022          */
1023         if (config.ind_table_max_size > (unsigned int)ETH_RSS_RETA_SIZE_512)
1024                 config.ind_table_max_size = ETH_RSS_RETA_SIZE_512;
1025         DRV_LOG(DEBUG, "maximum Rx indirection table size is %u",
1026                 config.ind_table_max_size);
1027         config.hw_vlan_strip = !!(attr.raw_packet_caps &
1028                                   IBV_RAW_PACKET_CAP_CVLAN_STRIPPING);
1029         DRV_LOG(DEBUG, "VLAN stripping is %ssupported",
1030                 (config.hw_vlan_strip ? "" : "not "));
1031         config.hw_fcs_strip = !!(attr.raw_packet_caps &
1032                                  IBV_RAW_PACKET_CAP_SCATTER_FCS);
1033         DRV_LOG(DEBUG, "FCS stripping configuration is %ssupported",
1034                 (config.hw_fcs_strip ? "" : "not "));
1035 #ifdef HAVE_IBV_WQ_FLAG_RX_END_PADDING
1036         config.hw_padding = !!attr.rx_pad_end_addr_align;
1037 #endif
1038         DRV_LOG(DEBUG, "hardware Rx end alignment padding is %ssupported",
1039                 (config.hw_padding ? "" : "not "));
1040         config.tso = (attr.tso_caps.max_tso > 0 &&
1041                       (attr.tso_caps.supported_qpts &
1042                        (1 << IBV_QPT_RAW_PACKET)));
1043         if (config.tso)
1044                 config.tso_max_payload_sz = attr.tso_caps.max_tso;
1045         /*
1046          * MPW is disabled by default, while the Enhanced MPW is enabled
1047          * by default.
1048          */
1049         if (config.mps == MLX5_ARG_UNSET)
1050                 config.mps = (mps == MLX5_MPW_ENHANCED) ? MLX5_MPW_ENHANCED :
1051                                                           MLX5_MPW_DISABLED;
1052         else
1053                 config.mps = config.mps ? mps : MLX5_MPW_DISABLED;
1054         DRV_LOG(INFO, "%sMPS is %s",
1055                 config.mps == MLX5_MPW_ENHANCED ? "enhanced " : "",
1056                 config.mps != MLX5_MPW_DISABLED ? "enabled" : "disabled");
1057         if (config.cqe_comp && !cqe_comp) {
1058                 DRV_LOG(WARNING, "Rx CQE compression isn't supported");
1059                 config.cqe_comp = 0;
1060         }
1061         if (config.mprq.enabled && mprq) {
1062                 if (config.mprq.stride_num_n > mprq_max_stride_num_n ||
1063                     config.mprq.stride_num_n < mprq_min_stride_num_n) {
1064                         config.mprq.stride_num_n =
1065                                 RTE_MAX(MLX5_MPRQ_STRIDE_NUM_N,
1066                                         mprq_min_stride_num_n);
1067                         DRV_LOG(WARNING,
1068                                 "the number of strides"
1069                                 " for Multi-Packet RQ is out of range,"
1070                                 " setting default value (%u)",
1071                                 1 << config.mprq.stride_num_n);
1072                 }
1073                 config.mprq.min_stride_size_n = mprq_min_stride_size_n;
1074                 config.mprq.max_stride_size_n = mprq_max_stride_size_n;
1075         } else if (config.mprq.enabled && !mprq) {
1076                 DRV_LOG(WARNING, "Multi-Packet RQ isn't supported");
1077                 config.mprq.enabled = 0;
1078         }
1079         eth_dev = rte_eth_dev_allocate(name);
1080         if (eth_dev == NULL) {
1081                 DRV_LOG(ERR, "can not allocate rte ethdev");
1082                 err = ENOMEM;
1083                 goto error;
1084         }
1085         if (priv->representor)
1086                 eth_dev->data->dev_flags |= RTE_ETH_DEV_REPRESENTOR;
1087         eth_dev->data->dev_private = priv;
1088         priv->dev_data = eth_dev->data;
1089         eth_dev->data->mac_addrs = priv->mac;
1090         eth_dev->device = dpdk_dev;
1091         eth_dev->device->driver = &mlx5_driver.driver;
1092         err = mlx5_uar_init_primary(eth_dev);
1093         if (err) {
1094                 err = rte_errno;
1095                 goto error;
1096         }
1097         /* Configure the first MAC address by default. */
1098         if (mlx5_get_mac(eth_dev, &mac.addr_bytes)) {
1099                 DRV_LOG(ERR,
1100                         "port %u cannot get MAC address, is mlx5_en"
1101                         " loaded? (errno: %s)",
1102                         eth_dev->data->port_id, strerror(rte_errno));
1103                 err = ENODEV;
1104                 goto error;
1105         }
1106         DRV_LOG(INFO,
1107                 "port %u MAC address is %02x:%02x:%02x:%02x:%02x:%02x",
1108                 eth_dev->data->port_id,
1109                 mac.addr_bytes[0], mac.addr_bytes[1],
1110                 mac.addr_bytes[2], mac.addr_bytes[3],
1111                 mac.addr_bytes[4], mac.addr_bytes[5]);
1112 #ifndef NDEBUG
1113         {
1114                 char ifname[IF_NAMESIZE];
1115
1116                 if (mlx5_get_ifname(eth_dev, &ifname) == 0)
1117                         DRV_LOG(DEBUG, "port %u ifname is \"%s\"",
1118                                 eth_dev->data->port_id, ifname);
1119                 else
1120                         DRV_LOG(DEBUG, "port %u ifname is unknown",
1121                                 eth_dev->data->port_id);
1122         }
1123 #endif
1124         /* Get actual MTU if possible. */
1125         err = mlx5_get_mtu(eth_dev, &priv->mtu);
1126         if (err) {
1127                 err = rte_errno;
1128                 goto error;
1129         }
1130         DRV_LOG(DEBUG, "port %u MTU is %u", eth_dev->data->port_id,
1131                 priv->mtu);
1132         /* Initialize burst functions to prevent crashes before link-up. */
1133         eth_dev->rx_pkt_burst = removed_rx_burst;
1134         eth_dev->tx_pkt_burst = removed_tx_burst;
1135         eth_dev->dev_ops = &mlx5_dev_ops;
1136         /* Register MAC address. */
1137         claim_zero(mlx5_mac_addr_add(eth_dev, &mac, 0, 0));
1138         if (vf && config.vf_nl_en)
1139                 mlx5_nl_mac_addr_sync(eth_dev);
1140         TAILQ_INIT(&priv->flows);
1141         TAILQ_INIT(&priv->ctrl_flows);
1142         /* Hint libmlx5 to use PMD allocator for data plane resources */
1143         struct mlx5dv_ctx_allocators alctr = {
1144                 .alloc = &mlx5_alloc_verbs_buf,
1145                 .free = &mlx5_free_verbs_buf,
1146                 .data = priv,
1147         };
1148         mlx5_glue->dv_set_context_attr(ctx, MLX5DV_CTX_ATTR_BUF_ALLOCATORS,
1149                                        (void *)((uintptr_t)&alctr));
1150         /* Bring Ethernet device up. */
1151         DRV_LOG(DEBUG, "port %u forcing Ethernet interface up",
1152                 eth_dev->data->port_id);
1153         mlx5_set_link_up(eth_dev);
1154         /*
1155          * Even though the interrupt handler is not installed yet,
1156          * interrupts will still trigger on the asyn_fd from
1157          * Verbs context returned by ibv_open_device().
1158          */
1159         mlx5_link_update(eth_dev, 0);
1160         /* Store device configuration on private structure. */
1161         priv->config = config;
1162         /* Supported Verbs flow priority number detection. */
1163         err = mlx5_flow_discover_priorities(eth_dev);
1164         if (err < 0)
1165                 goto error;
1166         priv->config.flow_prio = err;
1167         /*
1168          * Once the device is added to the list of memory event
1169          * callback, its global MR cache table cannot be expanded
1170          * on the fly because of deadlock. If it overflows, lookup
1171          * should be done by searching MR list linearly, which is slow.
1172          */
1173         err = mlx5_mr_btree_init(&priv->mr.cache,
1174                                  MLX5_MR_BTREE_CACHE_N * 2,
1175                                  eth_dev->device->numa_node);
1176         if (err) {
1177                 err = rte_errno;
1178                 goto error;
1179         }
1180         /* Add device to memory callback list. */
1181         rte_rwlock_write_lock(&mlx5_shared_data->mem_event_rwlock);
1182         LIST_INSERT_HEAD(&mlx5_shared_data->mem_event_cb_list,
1183                          priv, mem_event_cb);
1184         rte_rwlock_write_unlock(&mlx5_shared_data->mem_event_rwlock);
1185         return eth_dev;
1186 error:
1187         if (priv) {
1188                 if (priv->nl_socket_route >= 0)
1189                         close(priv->nl_socket_route);
1190                 if (priv->nl_socket_rdma >= 0)
1191                         close(priv->nl_socket_rdma);
1192                 if (own_domain_id)
1193                         claim_zero(rte_eth_switch_domain_free(priv->domain_id));
1194                 rte_free(priv);
1195         }
1196         if (pd)
1197                 claim_zero(mlx5_glue->dealloc_pd(pd));
1198         if (eth_dev)
1199                 rte_eth_dev_release_port(eth_dev);
1200         if (ctx)
1201                 claim_zero(mlx5_glue->close_device(ctx));
1202         assert(err > 0);
1203         rte_errno = err;
1204         return NULL;
1205 }
1206
1207 /** Data associated with devices to spawn. */
1208 struct mlx5_dev_spawn_data {
1209         unsigned int ifindex; /**< Network interface index. */
1210         struct mlx5_switch_info info; /**< Switch information. */
1211         struct ibv_device *ibv_dev; /**< Associated IB device. */
1212         struct rte_eth_dev *eth_dev; /**< Associated Ethernet device. */
1213 };
1214
1215 /**
1216  * Comparison callback to sort device data.
1217  *
1218  * This is meant to be used with qsort().
1219  *
1220  * @param a[in]
1221  *   Pointer to pointer to first data object.
1222  * @param b[in]
1223  *   Pointer to pointer to second data object.
1224  *
1225  * @return
1226  *   0 if both objects are equal, less than 0 if the first argument is less
1227  *   than the second, greater than 0 otherwise.
1228  */
1229 static int
1230 mlx5_dev_spawn_data_cmp(const void *a, const void *b)
1231 {
1232         const struct mlx5_switch_info *si_a =
1233                 &((const struct mlx5_dev_spawn_data *)a)->info;
1234         const struct mlx5_switch_info *si_b =
1235                 &((const struct mlx5_dev_spawn_data *)b)->info;
1236         int ret;
1237
1238         /* Master device first. */
1239         ret = si_b->master - si_a->master;
1240         if (ret)
1241                 return ret;
1242         /* Then representor devices. */
1243         ret = si_b->representor - si_a->representor;
1244         if (ret)
1245                 return ret;
1246         /* Unidentified devices come last in no specific order. */
1247         if (!si_a->representor)
1248                 return 0;
1249         /* Order representors by name. */
1250         return si_a->port_name - si_b->port_name;
1251 }
1252
1253 /**
1254  * DPDK callback to register a PCI device.
1255  *
1256  * This function spawns Ethernet devices out of a given PCI device.
1257  *
1258  * @param[in] pci_drv
1259  *   PCI driver structure (mlx5_driver).
1260  * @param[in] pci_dev
1261  *   PCI device information.
1262  *
1263  * @return
1264  *   0 on success, a negative errno value otherwise and rte_errno is set.
1265  */
1266 static int
1267 mlx5_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
1268                struct rte_pci_device *pci_dev)
1269 {
1270         struct ibv_device **ibv_list;
1271         unsigned int n = 0;
1272         int vf;
1273         int ret;
1274
1275         assert(pci_drv == &mlx5_driver);
1276         errno = 0;
1277         ibv_list = mlx5_glue->get_device_list(&ret);
1278         if (!ibv_list) {
1279                 rte_errno = errno ? errno : ENOSYS;
1280                 DRV_LOG(ERR, "cannot list devices, is ib_uverbs loaded?");
1281                 return -rte_errno;
1282         }
1283
1284         struct ibv_device *ibv_match[ret + 1];
1285
1286         while (ret-- > 0) {
1287                 struct rte_pci_addr pci_addr;
1288
1289                 DRV_LOG(DEBUG, "checking device \"%s\"", ibv_list[ret]->name);
1290                 if (mlx5_ibv_device_to_pci_addr(ibv_list[ret], &pci_addr))
1291                         continue;
1292                 if (pci_dev->addr.domain != pci_addr.domain ||
1293                     pci_dev->addr.bus != pci_addr.bus ||
1294                     pci_dev->addr.devid != pci_addr.devid ||
1295                     pci_dev->addr.function != pci_addr.function)
1296                         continue;
1297                 DRV_LOG(INFO, "PCI information matches for device \"%s\"",
1298                         ibv_list[ret]->name);
1299                 ibv_match[n++] = ibv_list[ret];
1300         }
1301         ibv_match[n] = NULL;
1302
1303         struct mlx5_dev_spawn_data list[n];
1304         int nl_route = n ? mlx5_nl_init(NETLINK_ROUTE) : -1;
1305         int nl_rdma = n ? mlx5_nl_init(NETLINK_RDMA) : -1;
1306         unsigned int i;
1307         unsigned int u;
1308
1309         /*
1310          * The existence of several matching entries (n > 1) means port
1311          * representors have been instantiated. No existing Verbs call nor
1312          * /sys entries can tell them apart, this can only be done through
1313          * Netlink calls assuming kernel drivers are recent enough to
1314          * support them.
1315          *
1316          * In the event of identification failure through Netlink, try again
1317          * through sysfs, then either:
1318          *
1319          * 1. No device matches (n == 0), complain and bail out.
1320          * 2. A single IB device matches (n == 1) and is not a representor,
1321          *    assume no switch support.
1322          * 3. Otherwise no safe assumptions can be made; complain louder and
1323          *    bail out.
1324          */
1325         for (i = 0; i != n; ++i) {
1326                 list[i].ibv_dev = ibv_match[i];
1327                 list[i].eth_dev = NULL;
1328                 if (nl_rdma < 0)
1329                         list[i].ifindex = 0;
1330                 else
1331                         list[i].ifindex = mlx5_nl_ifindex
1332                                 (nl_rdma, list[i].ibv_dev->name);
1333                 if (nl_route < 0 ||
1334                     !list[i].ifindex ||
1335                     mlx5_nl_switch_info(nl_route, list[i].ifindex,
1336                                         &list[i].info) ||
1337                     ((!list[i].info.representor && !list[i].info.master) &&
1338                      mlx5_sysfs_switch_info(list[i].ifindex, &list[i].info))) {
1339                         list[i].ifindex = 0;
1340                         memset(&list[i].info, 0, sizeof(list[i].info));
1341                         continue;
1342                 }
1343         }
1344         if (nl_rdma >= 0)
1345                 close(nl_rdma);
1346         if (nl_route >= 0)
1347                 close(nl_route);
1348         /* Count unidentified devices. */
1349         for (u = 0, i = 0; i != n; ++i)
1350                 if (!list[i].info.master && !list[i].info.representor)
1351                         ++u;
1352         if (u) {
1353                 if (n == 1 && u == 1) {
1354                         /* Case #2. */
1355                         DRV_LOG(INFO, "no switch support detected");
1356                 } else {
1357                         /* Case #3. */
1358                         DRV_LOG(ERR,
1359                                 "unable to tell which of the matching devices"
1360                                 " is the master (lack of kernel support?)");
1361                         n = 0;
1362                 }
1363         }
1364         /*
1365          * Sort list to probe devices in natural order for users convenience
1366          * (i.e. master first, then representors from lowest to highest ID).
1367          */
1368         if (n)
1369                 qsort(list, n, sizeof(*list), mlx5_dev_spawn_data_cmp);
1370         switch (pci_dev->id.device_id) {
1371         case PCI_DEVICE_ID_MELLANOX_CONNECTX4VF:
1372         case PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF:
1373         case PCI_DEVICE_ID_MELLANOX_CONNECTX5VF:
1374         case PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF:
1375                 vf = 1;
1376                 break;
1377         default:
1378                 vf = 0;
1379         }
1380         for (i = 0; i != n; ++i) {
1381                 uint32_t restore;
1382
1383                 list[i].eth_dev = mlx5_dev_spawn
1384                         (&pci_dev->device, list[i].ibv_dev, vf, &list[i].info);
1385                 if (!list[i].eth_dev) {
1386                         if (rte_errno != EBUSY)
1387                                 break;
1388                         /* Device is disabled, ignore it. */
1389                         continue;
1390                 }
1391                 restore = list[i].eth_dev->data->dev_flags;
1392                 rte_eth_copy_pci_info(list[i].eth_dev, pci_dev);
1393                 /* Restore non-PCI flags cleared by the above call. */
1394                 list[i].eth_dev->data->dev_flags |= restore;
1395                 rte_eth_dev_probing_finish(list[i].eth_dev);
1396         }
1397         mlx5_glue->free_device_list(ibv_list);
1398         if (!n) {
1399                 DRV_LOG(WARNING,
1400                         "no Verbs device matches PCI device " PCI_PRI_FMT ","
1401                         " are kernel drivers loaded?",
1402                         pci_dev->addr.domain, pci_dev->addr.bus,
1403                         pci_dev->addr.devid, pci_dev->addr.function);
1404                 rte_errno = ENOENT;
1405                 ret = -rte_errno;
1406         } else if (i != n) {
1407                 DRV_LOG(ERR,
1408                         "probe of PCI device " PCI_PRI_FMT " aborted after"
1409                         " encountering an error: %s",
1410                         pci_dev->addr.domain, pci_dev->addr.bus,
1411                         pci_dev->addr.devid, pci_dev->addr.function,
1412                         strerror(rte_errno));
1413                 ret = -rte_errno;
1414                 /* Roll back. */
1415                 while (i--) {
1416                         if (!list[i].eth_dev)
1417                                 continue;
1418                         mlx5_dev_close(list[i].eth_dev);
1419                         if (rte_eal_process_type() == RTE_PROC_PRIMARY)
1420                                 rte_free(list[i].eth_dev->data->dev_private);
1421                         claim_zero(rte_eth_dev_release_port(list[i].eth_dev));
1422                 }
1423                 /* Restore original error. */
1424                 rte_errno = -ret;
1425         } else {
1426                 ret = 0;
1427         }
1428         return ret;
1429 }
1430
1431 static const struct rte_pci_id mlx5_pci_id_map[] = {
1432         {
1433                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1434                                PCI_DEVICE_ID_MELLANOX_CONNECTX4)
1435         },
1436         {
1437                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1438                                PCI_DEVICE_ID_MELLANOX_CONNECTX4VF)
1439         },
1440         {
1441                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1442                                PCI_DEVICE_ID_MELLANOX_CONNECTX4LX)
1443         },
1444         {
1445                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1446                                PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF)
1447         },
1448         {
1449                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1450                                PCI_DEVICE_ID_MELLANOX_CONNECTX5)
1451         },
1452         {
1453                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1454                                PCI_DEVICE_ID_MELLANOX_CONNECTX5VF)
1455         },
1456         {
1457                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1458                                PCI_DEVICE_ID_MELLANOX_CONNECTX5EX)
1459         },
1460         {
1461                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1462                                PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF)
1463         },
1464         {
1465                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1466                                PCI_DEVICE_ID_MELLANOX_CONNECTX5BF)
1467         },
1468         {
1469                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
1470                                PCI_DEVICE_ID_MELLANOX_CONNECTX5BFVF)
1471         },
1472         {
1473                 .vendor_id = 0
1474         }
1475 };
1476
1477 static struct rte_pci_driver mlx5_driver = {
1478         .driver = {
1479                 .name = MLX5_DRIVER_NAME
1480         },
1481         .id_table = mlx5_pci_id_map,
1482         .probe = mlx5_pci_probe,
1483         .drv_flags = RTE_PCI_DRV_INTR_LSC | RTE_PCI_DRV_INTR_RMV,
1484 };
1485
1486 #ifdef RTE_LIBRTE_MLX5_DLOPEN_DEPS
1487
1488 /**
1489  * Suffix RTE_EAL_PMD_PATH with "-glue".
1490  *
1491  * This function performs a sanity check on RTE_EAL_PMD_PATH before
1492  * suffixing its last component.
1493  *
1494  * @param buf[out]
1495  *   Output buffer, should be large enough otherwise NULL is returned.
1496  * @param size
1497  *   Size of @p out.
1498  *
1499  * @return
1500  *   Pointer to @p buf or @p NULL in case suffix cannot be appended.
1501  */
1502 static char *
1503 mlx5_glue_path(char *buf, size_t size)
1504 {
1505         static const char *const bad[] = { "/", ".", "..", NULL };
1506         const char *path = RTE_EAL_PMD_PATH;
1507         size_t len = strlen(path);
1508         size_t off;
1509         int i;
1510
1511         while (len && path[len - 1] == '/')
1512                 --len;
1513         for (off = len; off && path[off - 1] != '/'; --off)
1514                 ;
1515         for (i = 0; bad[i]; ++i)
1516                 if (!strncmp(path + off, bad[i], (int)(len - off)))
1517                         goto error;
1518         i = snprintf(buf, size, "%.*s-glue", (int)len, path);
1519         if (i == -1 || (size_t)i >= size)
1520                 goto error;
1521         return buf;
1522 error:
1523         DRV_LOG(ERR,
1524                 "unable to append \"-glue\" to last component of"
1525                 " RTE_EAL_PMD_PATH (\"" RTE_EAL_PMD_PATH "\"),"
1526                 " please re-configure DPDK");
1527         return NULL;
1528 }
1529
1530 /**
1531  * Initialization routine for run-time dependency on rdma-core.
1532  */
1533 static int
1534 mlx5_glue_init(void)
1535 {
1536         char glue_path[sizeof(RTE_EAL_PMD_PATH) - 1 + sizeof("-glue")];
1537         const char *path[] = {
1538                 /*
1539                  * A basic security check is necessary before trusting
1540                  * MLX5_GLUE_PATH, which may override RTE_EAL_PMD_PATH.
1541                  */
1542                 (geteuid() == getuid() && getegid() == getgid() ?
1543                  getenv("MLX5_GLUE_PATH") : NULL),
1544                 /*
1545                  * When RTE_EAL_PMD_PATH is set, use its glue-suffixed
1546                  * variant, otherwise let dlopen() look up libraries on its
1547                  * own.
1548                  */
1549                 (*RTE_EAL_PMD_PATH ?
1550                  mlx5_glue_path(glue_path, sizeof(glue_path)) : ""),
1551         };
1552         unsigned int i = 0;
1553         void *handle = NULL;
1554         void **sym;
1555         const char *dlmsg;
1556
1557         while (!handle && i != RTE_DIM(path)) {
1558                 const char *end;
1559                 size_t len;
1560                 int ret;
1561
1562                 if (!path[i]) {
1563                         ++i;
1564                         continue;
1565                 }
1566                 end = strpbrk(path[i], ":;");
1567                 if (!end)
1568                         end = path[i] + strlen(path[i]);
1569                 len = end - path[i];
1570                 ret = 0;
1571                 do {
1572                         char name[ret + 1];
1573
1574                         ret = snprintf(name, sizeof(name), "%.*s%s" MLX5_GLUE,
1575                                        (int)len, path[i],
1576                                        (!len || *(end - 1) == '/') ? "" : "/");
1577                         if (ret == -1)
1578                                 break;
1579                         if (sizeof(name) != (size_t)ret + 1)
1580                                 continue;
1581                         DRV_LOG(DEBUG, "looking for rdma-core glue as \"%s\"",
1582                                 name);
1583                         handle = dlopen(name, RTLD_LAZY);
1584                         break;
1585                 } while (1);
1586                 path[i] = end + 1;
1587                 if (!*end)
1588                         ++i;
1589         }
1590         if (!handle) {
1591                 rte_errno = EINVAL;
1592                 dlmsg = dlerror();
1593                 if (dlmsg)
1594                         DRV_LOG(WARNING, "cannot load glue library: %s", dlmsg);
1595                 goto glue_error;
1596         }
1597         sym = dlsym(handle, "mlx5_glue");
1598         if (!sym || !*sym) {
1599                 rte_errno = EINVAL;
1600                 dlmsg = dlerror();
1601                 if (dlmsg)
1602                         DRV_LOG(ERR, "cannot resolve glue symbol: %s", dlmsg);
1603                 goto glue_error;
1604         }
1605         mlx5_glue = *sym;
1606         return 0;
1607 glue_error:
1608         if (handle)
1609                 dlclose(handle);
1610         DRV_LOG(WARNING,
1611                 "cannot initialize PMD due to missing run-time dependency on"
1612                 " rdma-core libraries (libibverbs, libmlx5)");
1613         return -rte_errno;
1614 }
1615
1616 #endif
1617
1618 /**
1619  * Driver initialization routine.
1620  */
1621 RTE_INIT(rte_mlx5_pmd_init)
1622 {
1623         /* Initialize driver log type. */
1624         mlx5_logtype = rte_log_register("pmd.net.mlx5");
1625         if (mlx5_logtype >= 0)
1626                 rte_log_set_level(mlx5_logtype, RTE_LOG_NOTICE);
1627
1628         /* Build the static tables for Verbs conversion. */
1629         mlx5_set_ptype_table();
1630         mlx5_set_cksum_table();
1631         mlx5_set_swp_types_table();
1632         /*
1633          * RDMAV_HUGEPAGES_SAFE tells ibv_fork_init() we intend to use
1634          * huge pages. Calling ibv_fork_init() during init allows
1635          * applications to use fork() safely for purposes other than
1636          * using this PMD, which is not supported in forked processes.
1637          */
1638         setenv("RDMAV_HUGEPAGES_SAFE", "1", 1);
1639         /* Match the size of Rx completion entry to the size of a cacheline. */
1640         if (RTE_CACHE_LINE_SIZE == 128)
1641                 setenv("MLX5_CQE_SIZE", "128", 0);
1642         /*
1643          * MLX5_DEVICE_FATAL_CLEANUP tells ibv_destroy functions to
1644          * cleanup all the Verbs resources even when the device was removed.
1645          */
1646         setenv("MLX5_DEVICE_FATAL_CLEANUP", "1", 1);
1647 #ifdef RTE_LIBRTE_MLX5_DLOPEN_DEPS
1648         if (mlx5_glue_init())
1649                 return;
1650         assert(mlx5_glue);
1651 #endif
1652 #ifndef NDEBUG
1653         /* Glue structure must not contain any NULL pointers. */
1654         {
1655                 unsigned int i;
1656
1657                 for (i = 0; i != sizeof(*mlx5_glue) / sizeof(void *); ++i)
1658                         assert(((const void *const *)mlx5_glue)[i]);
1659         }
1660 #endif
1661         if (strcmp(mlx5_glue->version, MLX5_GLUE_VERSION)) {
1662                 DRV_LOG(ERR,
1663                         "rdma-core glue \"%s\" mismatch: \"%s\" is required",
1664                         mlx5_glue->version, MLX5_GLUE_VERSION);
1665                 return;
1666         }
1667         mlx5_glue->fork_init();
1668         rte_pci_register(&mlx5_driver);
1669 }
1670
1671 RTE_PMD_EXPORT_NAME(net_mlx5, __COUNTER__);
1672 RTE_PMD_REGISTER_PCI_TABLE(net_mlx5, mlx5_pci_id_map);
1673 RTE_PMD_REGISTER_KMOD_DEP(net_mlx5, "* ib_uverbs & mlx5_core & mlx5_ib");