drivers/net/mlx5/mlx5.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2015 6WIND S.A.
   3  * Copyright 2015 Mellanox Technologies, Ltd
   4  */
   5
   6 #ifndef RTE_PMD_MLX5_H_
   7 #define RTE_PMD_MLX5_H_
   8
   9 #include <stddef.h>
  10 #include <stdint.h>
  11 #include <limits.h>
  12 #include <net/if.h>
  13 #include <netinet/in.h>
  14 #include <sys/queue.h>
  15
  16 /* Verbs header. */
  17 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  18 #ifdef PEDANTIC
  19 #pragma GCC diagnostic ignored "-Wpedantic"
  20 #endif
  21 #include <infiniband/verbs.h>
  22 #ifdef PEDANTIC
  23 #pragma GCC diagnostic error "-Wpedantic"
  24 #endif
  25
  26 #include <rte_pci.h>
  27 #include <rte_ether.h>
  28 #include <rte_ethdev_driver.h>
  29 #include <rte_spinlock.h>
  30 #include <rte_interrupts.h>
  31 #include <rte_errno.h>
  32 #include <rte_flow.h>
  33
  34 #include "mlx5_utils.h"
  35 #include "mlx5_rxtx.h"
  36 #include "mlx5_autoconf.h"
  37 #include "mlx5_defs.h"
  38
  39 enum {
  40         PCI_VENDOR_ID_MELLANOX = 0x15b3,
  41 };
  42
  43 enum {
  44         PCI_DEVICE_ID_MELLANOX_CONNECTX4 = 0x1013,
  45         PCI_DEVICE_ID_MELLANOX_CONNECTX4VF = 0x1014,
  46         PCI_DEVICE_ID_MELLANOX_CONNECTX4LX = 0x1015,
  47         PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF = 0x1016,
  48         PCI_DEVICE_ID_MELLANOX_CONNECTX5 = 0x1017,
  49         PCI_DEVICE_ID_MELLANOX_CONNECTX5VF = 0x1018,
  50         PCI_DEVICE_ID_MELLANOX_CONNECTX5EX = 0x1019,
  51         PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF = 0x101a,
  52 };
  53
  54 struct mlx5_xstats_ctrl {
  55         /* Number of device stats. */
  56         uint16_t stats_n;
  57         /* Index in the device counters table. */
  58         uint16_t dev_table_idx[MLX5_MAX_XSTATS];
  59         uint64_t base[MLX5_MAX_XSTATS];
  60 };
  61
  62 /* Flow list . */
  63 TAILQ_HEAD(mlx5_flows, rte_flow);
  64
  65 /* Default PMD specific parameter value. */
  66 #define MLX5_ARG_UNSET (-1)
  67
  68 /*
  69  * Device configuration structure.
  70  *
  71  * Merged configuration from:
  72  *
  73  *  - Device capabilities,
  74  *  - User device parameters disabled features.
  75  */
  76 struct mlx5_dev_config {
  77         unsigned int hw_csum:1; /* Checksum offload is supported. */
  78         unsigned int hw_vlan_strip:1; /* VLAN stripping is supported. */
  79         unsigned int hw_fcs_strip:1; /* FCS stripping is supported. */
  80         unsigned int hw_padding:1; /* End alignment padding is supported. */
  81         unsigned int vf:1; /* This is a VF. */
  82         unsigned int mps:2; /* Multi-packet send supported mode. */
  83         unsigned int tunnel_en:1;
  84         /* Whether tunnel stateless offloads are supported. */
  85         unsigned int flow_counter_en:1; /* Whether flow counter is supported. */
  86         unsigned int cqe_comp:1; /* CQE compression is enabled. */
  87         unsigned int tso:1; /* Whether TSO is supported. */
  88         unsigned int tx_vec_en:1; /* Tx vector is enabled. */
  89         unsigned int rx_vec_en:1; /* Rx vector is enabled. */
  90         unsigned int mpw_hdr_dseg:1; /* Enable DSEGs in the title WQEBB. */
  91         unsigned int vf_nl_en:1; /* Enable Netlink requests in VF mode. */
  92         unsigned int tso_max_payload_sz; /* Maximum TCP payload for TSO. */
  93         unsigned int ind_table_max_size; /* Maximum indirection table size. */
  94         int txq_inline; /* Maximum packet size for inlining. */
  95         int txqs_inline; /* Queue number threshold for inlining. */
  96         int inline_max_packet_sz; /* Max packet size for inlining. */
  97 };
  98
  99 /**
 100  * Type of objet being allocated.
 101  */
 102 enum mlx5_verbs_alloc_type {
 103         MLX5_VERBS_ALLOC_TYPE_NONE,
 104         MLX5_VERBS_ALLOC_TYPE_TX_QUEUE,
 105         MLX5_VERBS_ALLOC_TYPE_RX_QUEUE,
 106 };
 107
 108 /**
 109  * Verbs allocator needs a context to know in the callback which kind of
 110  * resources it is allocating.
 111  */
 112 struct mlx5_verbs_alloc_ctx {
 113         enum mlx5_verbs_alloc_type type; /* Kind of object being allocated. */
 114         const void *obj; /* Pointer to the DPDK object. */
 115 };
 116
 117 struct priv {
 118         struct rte_eth_dev *dev; /* Ethernet device of master process. */
 119         struct ibv_context *ctx; /* Verbs context. */
 120         struct ibv_device_attr_ex device_attr; /* Device properties. */
 121         struct ibv_pd *pd; /* Protection Domain. */
 122         char ibdev_path[IBV_SYSFS_PATH_MAX]; /* IB device path for secondary */
 123         struct ether_addr mac[MLX5_MAX_MAC_ADDRESSES]; /* MAC addresses. */
 124         BITFIELD_DECLARE(mac_own, uint64_t, MLX5_MAX_MAC_ADDRESSES);
 125         /* Bit-field of MAC addresses owned by the PMD. */
 126         uint16_t vlan_filter[MLX5_MAX_VLAN_IDS]; /* VLAN filters table. */
 127         unsigned int vlan_filter_n; /* Number of configured VLAN filters. */
 128         /* Device properties. */
 129         uint16_t mtu; /* Configured MTU. */
 130         uint8_t port; /* Physical port number. */
 131         unsigned int isolated:1; /* Whether isolated mode is enabled. */
 132         /* RX/TX queues. */
 133         unsigned int rxqs_n; /* RX queues array size. */
 134         unsigned int txqs_n; /* TX queues array size. */
 135         struct mlx5_rxq_data *(*rxqs)[]; /* RX queues. */
 136         struct mlx5_txq_data *(*txqs)[]; /* TX queues. */
 137         struct rte_eth_rss_conf rss_conf; /* RSS configuration. */
 138         struct rte_intr_handle intr_handle; /* Interrupt handler. */
 139         unsigned int (*reta_idx)[]; /* RETA index table. */
 140         unsigned int reta_idx_n; /* RETA index size. */
 141         struct mlx5_hrxq_drop *flow_drop_queue; /* Flow drop queue. */
 142         struct mlx5_flows flows; /* RTE Flow rules. */
 143         struct mlx5_flows ctrl_flows; /* Control flow rules. */
 144         LIST_HEAD(mr, mlx5_mr) mr; /* Memory region. */
 145         LIST_HEAD(rxq, mlx5_rxq_ctrl) rxqsctrl; /* DPDK Rx queues. */
 146         LIST_HEAD(rxqibv, mlx5_rxq_ibv) rxqsibv; /* Verbs Rx queues. */
 147         LIST_HEAD(hrxq, mlx5_hrxq) hrxqs; /* Verbs Hash Rx queues. */
 148         LIST_HEAD(txq, mlx5_txq_ctrl) txqsctrl; /* DPDK Tx queues. */
 149         LIST_HEAD(txqibv, mlx5_txq_ibv) txqsibv; /* Verbs Tx queues. */
 150         /* Verbs Indirection tables. */
 151         LIST_HEAD(ind_tables, mlx5_ind_table_ibv) ind_tbls;
 152         uint32_t link_speed_capa; /* Link speed capabilities. */
 153         struct mlx5_xstats_ctrl xstats_ctrl; /* Extended stats control. */
 154         rte_spinlock_t mr_lock; /* MR Lock. */
 155         int primary_socket; /* Unix socket for primary process. */
 156         void *uar_base; /* Reserved address space for UAR mapping */
 157         struct rte_intr_handle intr_handle_socket; /* Interrupt handler. */
 158         struct mlx5_dev_config config; /* Device configuration. */
 159         struct mlx5_verbs_alloc_ctx verbs_alloc_ctx;
 160         /* Context for Verbs allocator. */
 161         int nl_socket; /* Netlink socket. */
 162         uint32_t nl_sn; /* Netlink message sequence number. */
 163 };
 164
 165 /* mlx5.c */
 166
 167 int mlx5_getenv_int(const char *);
 168
 169 /* mlx5_ethdev.c */
 170
 171 int mlx5_get_ifname(const struct rte_eth_dev *dev, char (*ifname)[IF_NAMESIZE]);
 172 int mlx5_ifindex(const struct rte_eth_dev *dev);
 173 int mlx5_ifreq(const struct rte_eth_dev *dev, int req, struct ifreq *ifr);
 174 int mlx5_get_mtu(struct rte_eth_dev *dev, uint16_t *mtu);
 175 int mlx5_set_flags(struct rte_eth_dev *dev, unsigned int keep,
 176                    unsigned int flags);
 177 int mlx5_dev_configure(struct rte_eth_dev *dev);
 178 void mlx5_dev_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *info);
 179 const uint32_t *mlx5_dev_supported_ptypes_get(struct rte_eth_dev *dev);
 180 int mlx5_link_update(struct rte_eth_dev *dev, int wait_to_complete);
 181 int mlx5_force_link_status_change(struct rte_eth_dev *dev, int status);
 182 int mlx5_dev_set_mtu(struct rte_eth_dev *dev, uint16_t mtu);
 183 int mlx5_dev_get_flow_ctrl(struct rte_eth_dev *dev,
 184                            struct rte_eth_fc_conf *fc_conf);
 185 int mlx5_dev_set_flow_ctrl(struct rte_eth_dev *dev,
 186                            struct rte_eth_fc_conf *fc_conf);
 187 int mlx5_ibv_device_to_pci_addr(const struct ibv_device *device,
 188                                 struct rte_pci_addr *pci_addr);
 189 void mlx5_dev_link_status_handler(void *arg);
 190 void mlx5_dev_interrupt_handler(void *arg);
 191 void mlx5_dev_interrupt_handler_uninstall(struct rte_eth_dev *dev);
 192 void mlx5_dev_interrupt_handler_install(struct rte_eth_dev *dev);
 193 int mlx5_set_link_down(struct rte_eth_dev *dev);
 194 int mlx5_set_link_up(struct rte_eth_dev *dev);
 195 int mlx5_is_removed(struct rte_eth_dev *dev);
 196 eth_tx_burst_t mlx5_select_tx_function(struct rte_eth_dev *dev);
 197 eth_rx_burst_t mlx5_select_rx_function(struct rte_eth_dev *dev);
 198
 199 /* mlx5_mac.c */
 200
 201 int mlx5_get_mac(struct rte_eth_dev *dev, uint8_t (*mac)[ETHER_ADDR_LEN]);
 202 void mlx5_mac_addr_remove(struct rte_eth_dev *dev, uint32_t index);
 203 int mlx5_mac_addr_add(struct rte_eth_dev *dev, struct ether_addr *mac,
 204                       uint32_t index, uint32_t vmdq);
 205 int mlx5_mac_addr_set(struct rte_eth_dev *dev, struct ether_addr *mac_addr);
 206
 207 /* mlx5_rss.c */
 208
 209 int mlx5_rss_hash_update(struct rte_eth_dev *dev,
 210                          struct rte_eth_rss_conf *rss_conf);
 211 int mlx5_rss_hash_conf_get(struct rte_eth_dev *dev,
 212                            struct rte_eth_rss_conf *rss_conf);
 213 int mlx5_rss_reta_index_resize(struct rte_eth_dev *dev, unsigned int reta_size);
 214 int mlx5_dev_rss_reta_query(struct rte_eth_dev *dev,
 215                             struct rte_eth_rss_reta_entry64 *reta_conf,
 216                             uint16_t reta_size);
 217 int mlx5_dev_rss_reta_update(struct rte_eth_dev *dev,
 218                              struct rte_eth_rss_reta_entry64 *reta_conf,
 219                              uint16_t reta_size);
 220
 221 /* mlx5_rxmode.c */
 222
 223 void mlx5_promiscuous_enable(struct rte_eth_dev *dev);
 224 void mlx5_promiscuous_disable(struct rte_eth_dev *dev);
 225 void mlx5_allmulticast_enable(struct rte_eth_dev *dev);
 226 void mlx5_allmulticast_disable(struct rte_eth_dev *dev);
 227
 228 /* mlx5_stats.c */
 229
 230 void mlx5_xstats_init(struct rte_eth_dev *dev);
 231 int mlx5_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats);
 232 void mlx5_stats_reset(struct rte_eth_dev *dev);
 233 int mlx5_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *stats,
 234                     unsigned int n);
 235 void mlx5_xstats_reset(struct rte_eth_dev *dev);
 236 int mlx5_xstats_get_names(struct rte_eth_dev *dev __rte_unused,
 237                           struct rte_eth_xstat_name *xstats_names,
 238                           unsigned int n);
 239
 240 /* mlx5_vlan.c */
 241
 242 int mlx5_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on);
 243 void mlx5_vlan_strip_queue_set(struct rte_eth_dev *dev, uint16_t queue, int on);
 244 int mlx5_vlan_offload_set(struct rte_eth_dev *dev, int mask);
 245
 246 /* mlx5_trigger.c */
 247
 248 int mlx5_dev_start(struct rte_eth_dev *dev);
 249 void mlx5_dev_stop(struct rte_eth_dev *dev);
 250 int mlx5_traffic_enable(struct rte_eth_dev *dev);
 251 void mlx5_traffic_disable(struct rte_eth_dev *dev);
 252 int mlx5_traffic_restart(struct rte_eth_dev *dev);
 253
 254 /* mlx5_flow.c */
 255
 256 int mlx5_flow_validate(struct rte_eth_dev *dev,
 257                        const struct rte_flow_attr *attr,
 258                        const struct rte_flow_item items[],
 259                        const struct rte_flow_action actions[],
 260                        struct rte_flow_error *error);
 261 struct rte_flow *mlx5_flow_create(struct rte_eth_dev *dev,
 262                                   const struct rte_flow_attr *attr,
 263                                   const struct rte_flow_item items[],
 264                                   const struct rte_flow_action actions[],
 265                                   struct rte_flow_error *error);
 266 int mlx5_flow_destroy(struct rte_eth_dev *dev, struct rte_flow *flow,
 267                       struct rte_flow_error *error);
 268 void mlx5_flow_list_flush(struct rte_eth_dev *dev, struct mlx5_flows *list);
 269 int mlx5_flow_flush(struct rte_eth_dev *dev, struct rte_flow_error *error);
 270 int mlx5_flow_query(struct rte_eth_dev *dev, struct rte_flow *flow,
 271                     enum rte_flow_action_type action, void *data,
 272                     struct rte_flow_error *error);
 273 int mlx5_flow_isolate(struct rte_eth_dev *dev, int enable,
 274                       struct rte_flow_error *error);
 275 int mlx5_dev_filter_ctrl(struct rte_eth_dev *dev,
 276                          enum rte_filter_type filter_type,
 277                          enum rte_filter_op filter_op,
 278                          void *arg);
 279 int mlx5_flow_start(struct rte_eth_dev *dev, struct mlx5_flows *list);
 280 void mlx5_flow_stop(struct rte_eth_dev *dev, struct mlx5_flows *list);
 281 int mlx5_flow_verify(struct rte_eth_dev *dev);
 282 int mlx5_ctrl_flow_vlan(struct rte_eth_dev *dev,
 283                         struct rte_flow_item_eth *eth_spec,
 284                         struct rte_flow_item_eth *eth_mask,
 285                         struct rte_flow_item_vlan *vlan_spec,
 286                         struct rte_flow_item_vlan *vlan_mask);
 287 int mlx5_ctrl_flow(struct rte_eth_dev *dev,
 288                    struct rte_flow_item_eth *eth_spec,
 289                    struct rte_flow_item_eth *eth_mask);
 290 int mlx5_flow_create_drop_queue(struct rte_eth_dev *dev);
 291 void mlx5_flow_delete_drop_queue(struct rte_eth_dev *dev);
 292
 293 /* mlx5_socket.c */
 294
 295 int mlx5_socket_init(struct rte_eth_dev *priv);
 296 void mlx5_socket_uninit(struct rte_eth_dev *priv);
 297 void mlx5_socket_handle(struct rte_eth_dev *priv);
 298 int mlx5_socket_connect(struct rte_eth_dev *priv);
 299
 300 /* mlx5_mr.c */
 301
 302 struct mlx5_mr *mlx5_mr_new(struct rte_eth_dev *dev, struct rte_mempool *mp);
 303 struct mlx5_mr *mlx5_mr_get(struct rte_eth_dev *dev, struct rte_mempool *mp);
 304 int mlx5_mr_release(struct mlx5_mr *mr);
 305 int mlx5_mr_verify(struct rte_eth_dev *dev);
 306
 307 /* mlx5_nl.c */
 308
 309 int mlx5_nl_init(uint32_t nlgroups);
 310 int mlx5_nl_mac_addr_add(struct rte_eth_dev *dev, struct ether_addr *mac,
 311                          uint32_t index);
 312 int mlx5_nl_mac_addr_remove(struct rte_eth_dev *dev, struct ether_addr *mac,
 313                             uint32_t index);
 314 void mlx5_nl_mac_addr_sync(struct rte_eth_dev *dev);
 315 void mlx5_nl_mac_addr_flush(struct rte_eth_dev *dev);
 316 int mlx5_nl_promisc(struct rte_eth_dev *dev, int enable);
 317 int mlx5_nl_allmulti(struct rte_eth_dev *dev, int enable);
 318
 319 #endif /* RTE_PMD_MLX5_H_ */