drivers/net/mlx5/mlx5.h

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2015 6WIND S.A.
   5  *   Copyright 2015 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #ifndef RTE_PMD_MLX5_H_
  35 #define RTE_PMD_MLX5_H_
  36
  37 #include <stddef.h>
  38 #include <stdint.h>
  39 #include <limits.h>
  40 #include <net/if.h>
  41 #include <netinet/in.h>
  42
  43 /* Verbs header. */
  44 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  45 #ifdef PEDANTIC
  46 #pragma GCC diagnostic ignored "-Wpedantic"
  47 #endif
  48 #include <infiniband/verbs.h>
  49 #ifdef PEDANTIC
  50 #pragma GCC diagnostic error "-Wpedantic"
  51 #endif
  52
  53 /* DPDK headers don't like -pedantic. */
  54 #ifdef PEDANTIC
  55 #pragma GCC diagnostic ignored "-Wpedantic"
  56 #endif
  57 #include <rte_ether.h>
  58 #include <rte_ethdev.h>
  59 #include <rte_spinlock.h>
  60 #include <rte_interrupts.h>
  61 #include <rte_errno.h>
  62 #include <rte_flow.h>
  63 #ifdef PEDANTIC
  64 #pragma GCC diagnostic error "-Wpedantic"
  65 #endif
  66
  67 #include "mlx5_utils.h"
  68 #include "mlx5_rxtx.h"
  69 #include "mlx5_autoconf.h"
  70 #include "mlx5_defs.h"
  71
  72 #if !defined(HAVE_VERBS_IBV_EXP_CQ_COMPRESSED_CQE) || \
  73         !defined(HAVE_VERBS_MLX5_ETH_VLAN_INLINE_HEADER_SIZE)
  74 #error Mellanox OFED >= 3.3 is required, please refer to the documentation.
  75 #endif
  76
  77 enum {
  78         PCI_VENDOR_ID_MELLANOX = 0x15b3,
  79 };
  80
  81 enum {
  82         PCI_DEVICE_ID_MELLANOX_CONNECTX4 = 0x1013,
  83         PCI_DEVICE_ID_MELLANOX_CONNECTX4VF = 0x1014,
  84         PCI_DEVICE_ID_MELLANOX_CONNECTX4LX = 0x1015,
  85         PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF = 0x1016,
  86         PCI_DEVICE_ID_MELLANOX_CONNECTX5 = 0x1017,
  87         PCI_DEVICE_ID_MELLANOX_CONNECTX5VF = 0x1018,
  88         PCI_DEVICE_ID_MELLANOX_CONNECTX5EX = 0x1019,
  89         PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF = 0x101a,
  90 };
  91
  92 struct mlx5_xstats_ctrl {
  93         /* Number of device stats. */
  94         uint16_t stats_n;
  95         /* Index in the device counters table. */
  96         uint16_t dev_table_idx[MLX5_MAX_XSTATS];
  97         uint64_t base[MLX5_MAX_XSTATS];
  98 };
  99
 100 struct priv {
 101         struct rte_eth_dev *dev; /* Ethernet device. */
 102         struct ibv_context *ctx; /* Verbs context. */
 103         struct ibv_device_attr device_attr; /* Device properties. */
 104         struct ibv_pd *pd; /* Protection Domain. */
 105         /*
 106          * MAC addresses array and configuration bit-field.
 107          * An extra entry that cannot be modified by the DPDK is reserved
 108          * for broadcast frames (destination MAC address ff:ff:ff:ff:ff:ff).
 109          */
 110         struct ether_addr mac[MLX5_MAX_MAC_ADDRESSES];
 111         BITFIELD_DECLARE(mac_configured, uint32_t, MLX5_MAX_MAC_ADDRESSES);
 112         uint16_t vlan_filter[MLX5_MAX_VLAN_IDS]; /* VLAN filters table. */
 113         unsigned int vlan_filter_n; /* Number of configured VLAN filters. */
 114         /* Device properties. */
 115         uint16_t mtu; /* Configured MTU. */
 116         uint8_t port; /* Physical port number. */
 117         unsigned int started:1; /* Device started, flows enabled. */
 118         unsigned int promisc_req:1; /* Promiscuous mode requested. */
 119         unsigned int allmulti_req:1; /* All multicast mode requested. */
 120         unsigned int hw_csum:1; /* Checksum offload is supported. */
 121         unsigned int hw_csum_l2tun:1; /* Same for L2 tunnels. */
 122         unsigned int hw_vlan_strip:1; /* VLAN stripping is supported. */
 123         unsigned int hw_fcs_strip:1; /* FCS stripping is supported. */
 124         unsigned int hw_padding:1; /* End alignment padding is supported. */
 125         unsigned int sriov:1; /* This is a VF or PF with VF devices. */
 126         unsigned int mps:1; /* Whether multi-packet send is supported. */
 127         unsigned int cqe_comp:1; /* Whether CQE compression is enabled. */
 128         unsigned int pending_alarm:1; /* An alarm is pending. */
 129         unsigned int tso:1; /* Whether TSO is supported. */
 130         unsigned int max_tso_payload_sz; /* Maximum TCP payload for TSO. */
 131         unsigned int txq_inline; /* Maximum packet size for inlining. */
 132         unsigned int txqs_inline; /* Queue number threshold for inlining. */
 133         /* RX/TX queues. */
 134         unsigned int rxqs_n; /* RX queues array size. */
 135         unsigned int txqs_n; /* TX queues array size. */
 136         struct rxq *(*rxqs)[]; /* RX queues. */
 137         struct txq *(*txqs)[]; /* TX queues. */
 138         /* Indirection tables referencing all RX WQs. */
 139         struct ibv_exp_rwq_ind_table *(*ind_tables)[];
 140         unsigned int ind_tables_n; /* Number of indirection tables. */
 141         unsigned int ind_table_max_size; /* Maximum indirection table size. */
 142         /* Hash RX QPs feeding the indirection table. */
 143         struct hash_rxq (*hash_rxqs)[];
 144         unsigned int hash_rxqs_n; /* Hash RX QPs array size. */
 145         /* RSS configuration array indexed by hash RX queue type. */
 146         struct rte_eth_rss_conf *(*rss_conf)[];
 147         uint64_t rss_hf; /* RSS DPDK bit field of active RSS. */
 148         struct rte_intr_handle intr_handle; /* Interrupt handler. */
 149         unsigned int (*reta_idx)[]; /* RETA index table. */
 150         unsigned int reta_idx_n; /* RETA index size. */
 151         struct fdir_filter_list *fdir_filter_list; /* Flow director rules. */
 152         struct fdir_queue *fdir_drop_queue; /* Flow director drop queue. */
 153         struct rte_flow_drop *flow_drop_queue; /* Flow drop queue. */
 154         LIST_HEAD(mlx5_flows, rte_flow) flows; /* RTE Flow rules. */
 155         uint32_t link_speed_capa; /* Link speed capabilities. */
 156         struct mlx5_xstats_ctrl xstats_ctrl; /* Extended stats control. */
 157         rte_spinlock_t lock; /* Lock for control functions. */
 158 };
 159
 160 /* Local storage for secondary process data. */
 161 struct mlx5_secondary_data {
 162         struct rte_eth_dev_data data; /* Local device data. */
 163         struct priv *primary_priv; /* Private structure from primary. */
 164         struct rte_eth_dev_data *shared_dev_data; /* Shared device data. */
 165         rte_spinlock_t lock; /* Port configuration lock. */
 166 } mlx5_secondary_data[RTE_MAX_ETHPORTS];
 167
 168 /**
 169  * Lock private structure to protect it from concurrent access in the
 170  * control path.
 171  *
 172  * @param priv
 173  *   Pointer to private structure.
 174  */
 175 static inline void
 176 priv_lock(struct priv *priv)
 177 {
 178         rte_spinlock_lock(&priv->lock);
 179 }
 180
 181 /**
 182  * Unlock private structure.
 183  *
 184  * @param priv
 185  *   Pointer to private structure.
 186  */
 187 static inline void
 188 priv_unlock(struct priv *priv)
 189 {
 190         rte_spinlock_unlock(&priv->lock);
 191 }
 192
 193 /* mlx5.c */
 194
 195 int mlx5_getenv_int(const char *);
 196
 197 /* mlx5_ethdev.c */
 198
 199 struct priv *mlx5_get_priv(struct rte_eth_dev *dev);
 200 int mlx5_is_secondary(void);
 201 int priv_get_ifname(const struct priv *, char (*)[IF_NAMESIZE]);
 202 int priv_ifreq(const struct priv *, int req, struct ifreq *);
 203 int priv_is_ib_cntr(const char *);
 204 int priv_get_cntr_sysfs(struct priv *, const char *, uint64_t *);
 205 int priv_get_num_vfs(struct priv *, uint16_t *);
 206 int priv_get_mtu(struct priv *, uint16_t *);
 207 int priv_set_flags(struct priv *, unsigned int, unsigned int);
 208 int mlx5_dev_configure(struct rte_eth_dev *);
 209 void mlx5_dev_infos_get(struct rte_eth_dev *, struct rte_eth_dev_info *);
 210 const uint32_t *mlx5_dev_supported_ptypes_get(struct rte_eth_dev *dev);
 211 int mlx5_link_update(struct rte_eth_dev *, int);
 212 int mlx5_dev_set_mtu(struct rte_eth_dev *, uint16_t);
 213 int mlx5_dev_get_flow_ctrl(struct rte_eth_dev *, struct rte_eth_fc_conf *);
 214 int mlx5_dev_set_flow_ctrl(struct rte_eth_dev *, struct rte_eth_fc_conf *);
 215 int mlx5_ibv_device_to_pci_addr(const struct ibv_device *,
 216                                 struct rte_pci_addr *);
 217 void mlx5_dev_link_status_handler(void *);
 218 void mlx5_dev_interrupt_handler(struct rte_intr_handle *, void *);
 219 void priv_dev_interrupt_handler_uninstall(struct priv *, struct rte_eth_dev *);
 220 void priv_dev_interrupt_handler_install(struct priv *, struct rte_eth_dev *);
 221 int mlx5_set_link_down(struct rte_eth_dev *dev);
 222 int mlx5_set_link_up(struct rte_eth_dev *dev);
 223 struct priv *mlx5_secondary_data_setup(struct priv *priv);
 224 void priv_select_tx_function(struct priv *);
 225 void priv_select_rx_function(struct priv *);
 226
 227 /* mlx5_mac.c */
 228
 229 int priv_get_mac(struct priv *, uint8_t (*)[ETHER_ADDR_LEN]);
 230 void hash_rxq_mac_addrs_del(struct hash_rxq *);
 231 void priv_mac_addrs_disable(struct priv *);
 232 void mlx5_mac_addr_remove(struct rte_eth_dev *, uint32_t);
 233 int hash_rxq_mac_addrs_add(struct hash_rxq *);
 234 int priv_mac_addr_add(struct priv *, unsigned int,
 235                       const uint8_t (*)[ETHER_ADDR_LEN]);
 236 int priv_mac_addrs_enable(struct priv *);
 237 void mlx5_mac_addr_add(struct rte_eth_dev *, struct ether_addr *, uint32_t,
 238                        uint32_t);
 239 void mlx5_mac_addr_set(struct rte_eth_dev *, struct ether_addr *);
 240
 241 /* mlx5_rss.c */
 242
 243 int rss_hash_rss_conf_new_key(struct priv *, const uint8_t *, unsigned int,
 244                               uint64_t);
 245 int mlx5_rss_hash_update(struct rte_eth_dev *, struct rte_eth_rss_conf *);
 246 int mlx5_rss_hash_conf_get(struct rte_eth_dev *, struct rte_eth_rss_conf *);
 247 int priv_rss_reta_index_resize(struct priv *, unsigned int);
 248 int mlx5_dev_rss_reta_query(struct rte_eth_dev *,
 249                             struct rte_eth_rss_reta_entry64 *, uint16_t);
 250 int mlx5_dev_rss_reta_update(struct rte_eth_dev *,
 251                              struct rte_eth_rss_reta_entry64 *, uint16_t);
 252
 253 /* mlx5_rxmode.c */
 254
 255 int priv_special_flow_enable(struct priv *, enum hash_rxq_flow_type);
 256 void priv_special_flow_disable(struct priv *, enum hash_rxq_flow_type);
 257 int priv_special_flow_enable_all(struct priv *);
 258 void priv_special_flow_disable_all(struct priv *);
 259 void mlx5_promiscuous_enable(struct rte_eth_dev *);
 260 void mlx5_promiscuous_disable(struct rte_eth_dev *);
 261 void mlx5_allmulticast_enable(struct rte_eth_dev *);
 262 void mlx5_allmulticast_disable(struct rte_eth_dev *);
 263
 264 /* mlx5_stats.c */
 265
 266 void priv_xstats_init(struct priv *);
 267 void mlx5_stats_get(struct rte_eth_dev *, struct rte_eth_stats *);
 268 void mlx5_stats_reset(struct rte_eth_dev *);
 269 int mlx5_xstats_get(struct rte_eth_dev *,
 270                     struct rte_eth_xstat *, unsigned int);
 271 void mlx5_xstats_reset(struct rte_eth_dev *);
 272 int mlx5_xstats_get_names(struct rte_eth_dev *,
 273                           struct rte_eth_xstat_name *, unsigned int);
 274
 275 /* mlx5_vlan.c */
 276
 277 int mlx5_vlan_filter_set(struct rte_eth_dev *, uint16_t, int);
 278 void mlx5_vlan_offload_set(struct rte_eth_dev *, int);
 279 void mlx5_vlan_strip_queue_set(struct rte_eth_dev *, uint16_t, int);
 280
 281 /* mlx5_trigger.c */
 282
 283 int mlx5_dev_start(struct rte_eth_dev *);
 284 void mlx5_dev_stop(struct rte_eth_dev *);
 285
 286 /* mlx5_fdir.c */
 287
 288 void priv_fdir_queue_destroy(struct priv *, struct fdir_queue *);
 289 int fdir_init_filters_list(struct priv *);
 290 void priv_fdir_delete_filters_list(struct priv *);
 291 void priv_fdir_disable(struct priv *);
 292 void priv_fdir_enable(struct priv *);
 293 int mlx5_dev_filter_ctrl(struct rte_eth_dev *, enum rte_filter_type,
 294                          enum rte_filter_op, void *);
 295
 296 /* mlx5_flow.c */
 297
 298 int mlx5_flow_validate(struct rte_eth_dev *, const struct rte_flow_attr *,
 299                        const struct rte_flow_item [],
 300                        const struct rte_flow_action [],
 301                        struct rte_flow_error *);
 302 struct rte_flow *mlx5_flow_create(struct rte_eth_dev *,
 303                                   const struct rte_flow_attr *,
 304                                   const struct rte_flow_item [],
 305                                   const struct rte_flow_action [],
 306                                   struct rte_flow_error *);
 307 int mlx5_flow_destroy(struct rte_eth_dev *, struct rte_flow *,
 308                       struct rte_flow_error *);
 309 int mlx5_flow_flush(struct rte_eth_dev *, struct rte_flow_error *);
 310 int priv_flow_start(struct priv *);
 311 void priv_flow_stop(struct priv *);
 312
 313 #endif /* RTE_PMD_MLX5_H_ */