drivers/net/mlx5/mlx5.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2015 6WIND S.A.
   3  * Copyright 2015 Mellanox Technologies, Ltd
   4  */
   5
   6 #ifndef RTE_PMD_MLX5_H_
   7 #define RTE_PMD_MLX5_H_
   8
   9 #include <stddef.h>
  10 #include <stdint.h>
  11 #include <limits.h>
  12 #include <net/if.h>
  13 #include <netinet/in.h>
  14 #include <sys/queue.h>
  15
  16 /* Verbs header. */
  17 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  18 #ifdef PEDANTIC
  19 #pragma GCC diagnostic ignored "-Wpedantic"
  20 #endif
  21 #include <infiniband/verbs.h>
  22 #ifdef PEDANTIC
  23 #pragma GCC diagnostic error "-Wpedantic"
  24 #endif
  25
  26 #include <rte_pci.h>
  27 #include <rte_ether.h>
  28 #include <rte_ethdev_driver.h>
  29 #include <rte_rwlock.h>
  30 #include <rte_interrupts.h>
  31 #include <rte_errno.h>
  32 #include <rte_flow.h>
  33
  34 #include "mlx5_utils.h"
  35 #include "mlx5_mr.h"
  36 #include "mlx5_rxtx.h"
  37 #include "mlx5_autoconf.h"
  38 #include "mlx5_defs.h"
  39
  40 enum {
  41         PCI_VENDOR_ID_MELLANOX = 0x15b3,
  42 };
  43
  44 enum {
  45         PCI_DEVICE_ID_MELLANOX_CONNECTX4 = 0x1013,
  46         PCI_DEVICE_ID_MELLANOX_CONNECTX4VF = 0x1014,
  47         PCI_DEVICE_ID_MELLANOX_CONNECTX4LX = 0x1015,
  48         PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF = 0x1016,
  49         PCI_DEVICE_ID_MELLANOX_CONNECTX5 = 0x1017,
  50         PCI_DEVICE_ID_MELLANOX_CONNECTX5VF = 0x1018,
  51         PCI_DEVICE_ID_MELLANOX_CONNECTX5EX = 0x1019,
  52         PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF = 0x101a,
  53 };
  54
  55 LIST_HEAD(mlx5_dev_list, priv);
  56
  57 /* Shared memory between primary and secondary processes. */
  58 struct mlx5_shared_data {
  59         struct mlx5_dev_list mem_event_cb_list;
  60         rte_rwlock_t mem_event_rwlock;
  61 };
  62
  63 extern struct mlx5_shared_data *mlx5_shared_data;
  64
  65 struct mlx5_xstats_ctrl {
  66         /* Number of device stats. */
  67         uint16_t stats_n;
  68         /* Index in the device counters table. */
  69         uint16_t dev_table_idx[MLX5_MAX_XSTATS];
  70         uint64_t base[MLX5_MAX_XSTATS];
  71 };
  72
  73 /* Flow list . */
  74 TAILQ_HEAD(mlx5_flows, rte_flow);
  75
  76 /* Default PMD specific parameter value. */
  77 #define MLX5_ARG_UNSET (-1)
  78
  79 /*
  80  * Device configuration structure.
  81  *
  82  * Merged configuration from:
  83  *
  84  *  - Device capabilities,
  85  *  - User device parameters disabled features.
  86  */
  87 struct mlx5_dev_config {
  88         unsigned int hw_csum:1; /* Checksum offload is supported. */
  89         unsigned int hw_vlan_strip:1; /* VLAN stripping is supported. */
  90         unsigned int hw_fcs_strip:1; /* FCS stripping is supported. */
  91         unsigned int hw_padding:1; /* End alignment padding is supported. */
  92         unsigned int vf:1; /* This is a VF. */
  93         unsigned int mps:2; /* Multi-packet send supported mode. */
  94         unsigned int tunnel_en:1;
  95         /* Whether tunnel stateless offloads are supported. */
  96         unsigned int flow_counter_en:1; /* Whether flow counter is supported. */
  97         unsigned int cqe_comp:1; /* CQE compression is enabled. */
  98         unsigned int tso:1; /* Whether TSO is supported. */
  99         unsigned int tx_vec_en:1; /* Tx vector is enabled. */
 100         unsigned int rx_vec_en:1; /* Rx vector is enabled. */
 101         unsigned int mpw_hdr_dseg:1; /* Enable DSEGs in the title WQEBB. */
 102         unsigned int l3_vxlan_en:1; /* Enable L3 VXLAN flow creation. */
 103         unsigned int vf_nl_en:1; /* Enable Netlink requests in VF mode. */
 104         unsigned int swp:1; /* Tx generic tunnel checksum and TSO offload. */
 105         unsigned int max_verbs_prio; /* Number of Verb flow priorities. */
 106         unsigned int tso_max_payload_sz; /* Maximum TCP payload for TSO. */
 107         unsigned int ind_table_max_size; /* Maximum indirection table size. */
 108         int txq_inline; /* Maximum packet size for inlining. */
 109         int txqs_inline; /* Queue number threshold for inlining. */
 110         int inline_max_packet_sz; /* Max packet size for inlining. */
 111 };
 112
 113 /**
 114  * Type of objet being allocated.
 115  */
 116 enum mlx5_verbs_alloc_type {
 117         MLX5_VERBS_ALLOC_TYPE_NONE,
 118         MLX5_VERBS_ALLOC_TYPE_TX_QUEUE,
 119         MLX5_VERBS_ALLOC_TYPE_RX_QUEUE,
 120 };
 121
 122 /* 8 Verbs priorities. */
 123 #define MLX5_VERBS_FLOW_PRIO_8 8
 124
 125 /**
 126  * Verbs allocator needs a context to know in the callback which kind of
 127  * resources it is allocating.
 128  */
 129 struct mlx5_verbs_alloc_ctx {
 130         enum mlx5_verbs_alloc_type type; /* Kind of object being allocated. */
 131         const void *obj; /* Pointer to the DPDK object. */
 132 };
 133
 134 LIST_HEAD(mlx5_mr_list, mlx5_mr);
 135
 136 struct priv {
 137         LIST_ENTRY(priv) mem_event_cb; /* Called by memory event callback. */
 138         struct rte_eth_dev_data *dev_data;  /* Pointer to device data. */
 139         struct ibv_context *ctx; /* Verbs context. */
 140         struct ibv_device_attr_ex device_attr; /* Device properties. */
 141         struct ibv_pd *pd; /* Protection Domain. */
 142         char ibdev_path[IBV_SYSFS_PATH_MAX]; /* IB device path for secondary */
 143         struct ether_addr mac[MLX5_MAX_MAC_ADDRESSES]; /* MAC addresses. */
 144         BITFIELD_DECLARE(mac_own, uint64_t, MLX5_MAX_MAC_ADDRESSES);
 145         /* Bit-field of MAC addresses owned by the PMD. */
 146         uint16_t vlan_filter[MLX5_MAX_VLAN_IDS]; /* VLAN filters table. */
 147         unsigned int vlan_filter_n; /* Number of configured VLAN filters. */
 148         /* Device properties. */
 149         uint16_t mtu; /* Configured MTU. */
 150         uint8_t port; /* Physical port number. */
 151         unsigned int isolated:1; /* Whether isolated mode is enabled. */
 152         /* RX/TX queues. */
 153         unsigned int rxqs_n; /* RX queues array size. */
 154         unsigned int txqs_n; /* TX queues array size. */
 155         struct mlx5_rxq_data *(*rxqs)[]; /* RX queues. */
 156         struct mlx5_txq_data *(*txqs)[]; /* TX queues. */
 157         struct rte_eth_rss_conf rss_conf; /* RSS configuration. */
 158         struct rte_intr_handle intr_handle; /* Interrupt handler. */
 159         unsigned int (*reta_idx)[]; /* RETA index table. */
 160         unsigned int reta_idx_n; /* RETA index size. */
 161         struct mlx5_hrxq_drop *flow_drop_queue; /* Flow drop queue. */
 162         struct mlx5_flows flows; /* RTE Flow rules. */
 163         struct mlx5_flows ctrl_flows; /* Control flow rules. */
 164         struct {
 165                 uint32_t dev_gen; /* Generation number to flush local caches. */
 166                 rte_rwlock_t rwlock; /* MR Lock. */
 167                 struct mlx5_mr_btree cache; /* Global MR cache table. */
 168                 struct mlx5_mr_list mr_list; /* Registered MR list. */
 169                 struct mlx5_mr_list mr_free_list; /* Freed MR list. */
 170         } mr;
 171         LIST_HEAD(rxq, mlx5_rxq_ctrl) rxqsctrl; /* DPDK Rx queues. */
 172         LIST_HEAD(rxqibv, mlx5_rxq_ibv) rxqsibv; /* Verbs Rx queues. */
 173         LIST_HEAD(hrxq, mlx5_hrxq) hrxqs; /* Verbs Hash Rx queues. */
 174         LIST_HEAD(txq, mlx5_txq_ctrl) txqsctrl; /* DPDK Tx queues. */
 175         LIST_HEAD(txqibv, mlx5_txq_ibv) txqsibv; /* Verbs Tx queues. */
 176         /* Verbs Indirection tables. */
 177         LIST_HEAD(ind_tables, mlx5_ind_table_ibv) ind_tbls;
 178         uint32_t link_speed_capa; /* Link speed capabilities. */
 179         struct mlx5_xstats_ctrl xstats_ctrl; /* Extended stats control. */
 180         int primary_socket; /* Unix socket for primary process. */
 181         void *uar_base; /* Reserved address space for UAR mapping */
 182         struct rte_intr_handle intr_handle_socket; /* Interrupt handler. */
 183         struct mlx5_dev_config config; /* Device configuration. */
 184         struct mlx5_verbs_alloc_ctx verbs_alloc_ctx;
 185         /* Context for Verbs allocator. */
 186         int nl_socket; /* Netlink socket. */
 187         uint32_t nl_sn; /* Netlink message sequence number. */
 188 };
 189
 190 #define PORT_ID(priv) ((priv)->dev_data->port_id)
 191 #define ETH_DEV(priv) (&rte_eth_devices[PORT_ID(priv)])
 192
 193 /* mlx5.c */
 194
 195 int mlx5_getenv_int(const char *);
 196
 197 /* mlx5_ethdev.c */
 198
 199 int mlx5_get_ifname(const struct rte_eth_dev *dev, char (*ifname)[IF_NAMESIZE]);
 200 int mlx5_ifindex(const struct rte_eth_dev *dev);
 201 int mlx5_ifreq(const struct rte_eth_dev *dev, int req, struct ifreq *ifr);
 202 int mlx5_get_mtu(struct rte_eth_dev *dev, uint16_t *mtu);
 203 int mlx5_set_flags(struct rte_eth_dev *dev, unsigned int keep,
 204                    unsigned int flags);
 205 int mlx5_dev_configure(struct rte_eth_dev *dev);
 206 void mlx5_dev_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *info);
 207 const uint32_t *mlx5_dev_supported_ptypes_get(struct rte_eth_dev *dev);
 208 int mlx5_link_update(struct rte_eth_dev *dev, int wait_to_complete);
 209 int mlx5_force_link_status_change(struct rte_eth_dev *dev, int status);
 210 int mlx5_dev_set_mtu(struct rte_eth_dev *dev, uint16_t mtu);
 211 int mlx5_dev_get_flow_ctrl(struct rte_eth_dev *dev,
 212                            struct rte_eth_fc_conf *fc_conf);
 213 int mlx5_dev_set_flow_ctrl(struct rte_eth_dev *dev,
 214                            struct rte_eth_fc_conf *fc_conf);
 215 int mlx5_ibv_device_to_pci_addr(const struct ibv_device *device,
 216                                 struct rte_pci_addr *pci_addr);
 217 void mlx5_dev_link_status_handler(void *arg);
 218 void mlx5_dev_interrupt_handler(void *arg);
 219 void mlx5_dev_interrupt_handler_uninstall(struct rte_eth_dev *dev);
 220 void mlx5_dev_interrupt_handler_install(struct rte_eth_dev *dev);
 221 int mlx5_set_link_down(struct rte_eth_dev *dev);
 222 int mlx5_set_link_up(struct rte_eth_dev *dev);
 223 int mlx5_is_removed(struct rte_eth_dev *dev);
 224 eth_tx_burst_t mlx5_select_tx_function(struct rte_eth_dev *dev);
 225 eth_rx_burst_t mlx5_select_rx_function(struct rte_eth_dev *dev);
 226
 227 /* mlx5_mac.c */
 228
 229 int mlx5_get_mac(struct rte_eth_dev *dev, uint8_t (*mac)[ETHER_ADDR_LEN]);
 230 void mlx5_mac_addr_remove(struct rte_eth_dev *dev, uint32_t index);
 231 int mlx5_mac_addr_add(struct rte_eth_dev *dev, struct ether_addr *mac,
 232                       uint32_t index, uint32_t vmdq);
 233 int mlx5_mac_addr_set(struct rte_eth_dev *dev, struct ether_addr *mac_addr);
 234 int mlx5_set_mc_addr_list(struct rte_eth_dev *dev,
 235                           struct ether_addr *mc_addr_set, uint32_t nb_mc_addr);
 236
 237 /* mlx5_rss.c */
 238
 239 int mlx5_rss_hash_update(struct rte_eth_dev *dev,
 240                          struct rte_eth_rss_conf *rss_conf);
 241 int mlx5_rss_hash_conf_get(struct rte_eth_dev *dev,
 242                            struct rte_eth_rss_conf *rss_conf);
 243 int mlx5_rss_reta_index_resize(struct rte_eth_dev *dev, unsigned int reta_size);
 244 int mlx5_dev_rss_reta_query(struct rte_eth_dev *dev,
 245                             struct rte_eth_rss_reta_entry64 *reta_conf,
 246                             uint16_t reta_size);
 247 int mlx5_dev_rss_reta_update(struct rte_eth_dev *dev,
 248                              struct rte_eth_rss_reta_entry64 *reta_conf,
 249                              uint16_t reta_size);
 250
 251 /* mlx5_rxmode.c */
 252
 253 void mlx5_promiscuous_enable(struct rte_eth_dev *dev);
 254 void mlx5_promiscuous_disable(struct rte_eth_dev *dev);
 255 void mlx5_allmulticast_enable(struct rte_eth_dev *dev);
 256 void mlx5_allmulticast_disable(struct rte_eth_dev *dev);
 257
 258 /* mlx5_stats.c */
 259
 260 void mlx5_xstats_init(struct rte_eth_dev *dev);
 261 int mlx5_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats);
 262 void mlx5_stats_reset(struct rte_eth_dev *dev);
 263 int mlx5_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *stats,
 264                     unsigned int n);
 265 void mlx5_xstats_reset(struct rte_eth_dev *dev);
 266 int mlx5_xstats_get_names(struct rte_eth_dev *dev __rte_unused,
 267                           struct rte_eth_xstat_name *xstats_names,
 268                           unsigned int n);
 269
 270 /* mlx5_vlan.c */
 271
 272 int mlx5_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on);
 273 void mlx5_vlan_strip_queue_set(struct rte_eth_dev *dev, uint16_t queue, int on);
 274 int mlx5_vlan_offload_set(struct rte_eth_dev *dev, int mask);
 275
 276 /* mlx5_trigger.c */
 277
 278 int mlx5_dev_start(struct rte_eth_dev *dev);
 279 void mlx5_dev_stop(struct rte_eth_dev *dev);
 280 int mlx5_traffic_enable(struct rte_eth_dev *dev);
 281 void mlx5_traffic_disable(struct rte_eth_dev *dev);
 282 int mlx5_traffic_restart(struct rte_eth_dev *dev);
 283
 284 /* mlx5_flow.c */
 285
 286 unsigned int mlx5_get_max_verbs_prio(struct rte_eth_dev *dev);
 287 int mlx5_flow_validate(struct rte_eth_dev *dev,
 288                        const struct rte_flow_attr *attr,
 289                        const struct rte_flow_item items[],
 290                        const struct rte_flow_action actions[],
 291                        struct rte_flow_error *error);
 292 struct rte_flow *mlx5_flow_create(struct rte_eth_dev *dev,
 293                                   const struct rte_flow_attr *attr,
 294                                   const struct rte_flow_item items[],
 295                                   const struct rte_flow_action actions[],
 296                                   struct rte_flow_error *error);
 297 int mlx5_flow_destroy(struct rte_eth_dev *dev, struct rte_flow *flow,
 298                       struct rte_flow_error *error);
 299 void mlx5_flow_list_flush(struct rte_eth_dev *dev, struct mlx5_flows *list);
 300 int mlx5_flow_flush(struct rte_eth_dev *dev, struct rte_flow_error *error);
 301 int mlx5_flow_query(struct rte_eth_dev *dev, struct rte_flow *flow,
 302                     const struct rte_flow_action *action, void *data,
 303                     struct rte_flow_error *error);
 304 int mlx5_flow_isolate(struct rte_eth_dev *dev, int enable,
 305                       struct rte_flow_error *error);
 306 int mlx5_dev_filter_ctrl(struct rte_eth_dev *dev,
 307                          enum rte_filter_type filter_type,
 308                          enum rte_filter_op filter_op,
 309                          void *arg);
 310 int mlx5_flow_start(struct rte_eth_dev *dev, struct mlx5_flows *list);
 311 void mlx5_flow_stop(struct rte_eth_dev *dev, struct mlx5_flows *list);
 312 int mlx5_flow_verify(struct rte_eth_dev *dev);
 313 int mlx5_ctrl_flow_vlan(struct rte_eth_dev *dev,
 314                         struct rte_flow_item_eth *eth_spec,
 315                         struct rte_flow_item_eth *eth_mask,
 316                         struct rte_flow_item_vlan *vlan_spec,
 317                         struct rte_flow_item_vlan *vlan_mask);
 318 int mlx5_ctrl_flow(struct rte_eth_dev *dev,
 319                    struct rte_flow_item_eth *eth_spec,
 320                    struct rte_flow_item_eth *eth_mask);
 321 int mlx5_flow_create_drop_queue(struct rte_eth_dev *dev);
 322 void mlx5_flow_delete_drop_queue(struct rte_eth_dev *dev);
 323
 324 /* mlx5_socket.c */
 325
 326 int mlx5_socket_init(struct rte_eth_dev *priv);
 327 void mlx5_socket_uninit(struct rte_eth_dev *priv);
 328 void mlx5_socket_handle(struct rte_eth_dev *priv);
 329 int mlx5_socket_connect(struct rte_eth_dev *priv);
 330
 331 /* mlx5_nl.c */
 332
 333 int mlx5_nl_init(uint32_t nlgroups);
 334 int mlx5_nl_mac_addr_add(struct rte_eth_dev *dev, struct ether_addr *mac,
 335                          uint32_t index);
 336 int mlx5_nl_mac_addr_remove(struct rte_eth_dev *dev, struct ether_addr *mac,
 337                             uint32_t index);
 338 void mlx5_nl_mac_addr_sync(struct rte_eth_dev *dev);
 339 void mlx5_nl_mac_addr_flush(struct rte_eth_dev *dev);
 340 int mlx5_nl_promisc(struct rte_eth_dev *dev, int enable);
 341 int mlx5_nl_allmulti(struct rte_eth_dev *dev, int enable);
 342
 343 #endif /* RTE_PMD_MLX5_H_ */