drivers/net/mlx5/mlx5_flow.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2018 Mellanox Technologies, Ltd
   3  */
   4
   5 #ifndef RTE_PMD_MLX5_FLOW_H_
   6 #define RTE_PMD_MLX5_FLOW_H_
   7
   8 #include <netinet/in.h>
   9 #include <sys/queue.h>
  10 #include <stdalign.h>
  11 #include <stdint.h>
  12 #include <string.h>
  13
  14 #include <rte_alarm.h>
  15 #include <rte_mtr.h>
  16
  17 #include <mlx5_glue.h>
  18 #include <mlx5_prm.h>
  19
  20 #include "mlx5.h"
  21
  22 /* Private rte flow items. */
  23 enum mlx5_rte_flow_item_type {
  24         MLX5_RTE_FLOW_ITEM_TYPE_END = INT_MIN,
  25         MLX5_RTE_FLOW_ITEM_TYPE_TAG,
  26         MLX5_RTE_FLOW_ITEM_TYPE_TX_QUEUE,
  27         MLX5_RTE_FLOW_ITEM_TYPE_VLAN,
  28         MLX5_RTE_FLOW_ITEM_TYPE_TUNNEL,
  29 };
  30
  31 /* Private (internal) rte flow actions. */
  32 enum mlx5_rte_flow_action_type {
  33         MLX5_RTE_FLOW_ACTION_TYPE_END = INT_MIN,
  34         MLX5_RTE_FLOW_ACTION_TYPE_TAG,
  35         MLX5_RTE_FLOW_ACTION_TYPE_MARK,
  36         MLX5_RTE_FLOW_ACTION_TYPE_COPY_MREG,
  37         MLX5_RTE_FLOW_ACTION_TYPE_DEFAULT_MISS,
  38         MLX5_RTE_FLOW_ACTION_TYPE_TUNNEL_SET,
  39         MLX5_RTE_FLOW_ACTION_TYPE_AGE,
  40 };
  41
  42 #define MLX5_SHARED_ACTION_TYPE_OFFSET 30
  43
  44 enum {
  45         MLX5_SHARED_ACTION_TYPE_RSS,
  46         MLX5_SHARED_ACTION_TYPE_AGE,
  47 };
  48
  49 /* Matches on selected register. */
  50 struct mlx5_rte_flow_item_tag {
  51         enum modify_reg id;
  52         uint32_t data;
  53 };
  54
  55 /* Modify selected register. */
  56 struct mlx5_rte_flow_action_set_tag {
  57         enum modify_reg id;
  58         uint32_t data;
  59 };
  60
  61 struct mlx5_flow_action_copy_mreg {
  62         enum modify_reg dst;
  63         enum modify_reg src;
  64 };
  65
  66 /* Matches on source queue. */
  67 struct mlx5_rte_flow_item_tx_queue {
  68         uint32_t queue;
  69 };
  70
  71 /* Feature name to allocate metadata register. */
  72 enum mlx5_feature_name {
  73         MLX5_HAIRPIN_RX,
  74         MLX5_HAIRPIN_TX,
  75         MLX5_METADATA_RX,
  76         MLX5_METADATA_TX,
  77         MLX5_METADATA_FDB,
  78         MLX5_FLOW_MARK,
  79         MLX5_APP_TAG,
  80         MLX5_COPY_MARK,
  81         MLX5_MTR_COLOR,
  82         MLX5_MTR_SFX,
  83         MLX5_ASO_FLOW_HIT,
  84 };
  85
  86 /* Default queue number. */
  87 #define MLX5_RSSQ_DEFAULT_NUM 16
  88
  89 #define MLX5_FLOW_LAYER_OUTER_L2 (1u << 0)
  90 #define MLX5_FLOW_LAYER_OUTER_L3_IPV4 (1u << 1)
  91 #define MLX5_FLOW_LAYER_OUTER_L3_IPV6 (1u << 2)
  92 #define MLX5_FLOW_LAYER_OUTER_L4_UDP (1u << 3)
  93 #define MLX5_FLOW_LAYER_OUTER_L4_TCP (1u << 4)
  94 #define MLX5_FLOW_LAYER_OUTER_VLAN (1u << 5)
  95
  96 /* Pattern inner Layer bits. */
  97 #define MLX5_FLOW_LAYER_INNER_L2 (1u << 6)
  98 #define MLX5_FLOW_LAYER_INNER_L3_IPV4 (1u << 7)
  99 #define MLX5_FLOW_LAYER_INNER_L3_IPV6 (1u << 8)
 100 #define MLX5_FLOW_LAYER_INNER_L4_UDP (1u << 9)
 101 #define MLX5_FLOW_LAYER_INNER_L4_TCP (1u << 10)
 102 #define MLX5_FLOW_LAYER_INNER_VLAN (1u << 11)
 103
 104 /* Pattern tunnel Layer bits. */
 105 #define MLX5_FLOW_LAYER_VXLAN (1u << 12)
 106 #define MLX5_FLOW_LAYER_VXLAN_GPE (1u << 13)
 107 #define MLX5_FLOW_LAYER_GRE (1u << 14)
 108 #define MLX5_FLOW_LAYER_MPLS (1u << 15)
 109 /* List of tunnel Layer bits continued below. */
 110
 111 /* General pattern items bits. */
 112 #define MLX5_FLOW_ITEM_METADATA (1u << 16)
 113 #define MLX5_FLOW_ITEM_PORT_ID (1u << 17)
 114 #define MLX5_FLOW_ITEM_TAG (1u << 18)
 115 #define MLX5_FLOW_ITEM_MARK (1u << 19)
 116
 117 /* Pattern MISC bits. */
 118 #define MLX5_FLOW_LAYER_ICMP (1u << 20)
 119 #define MLX5_FLOW_LAYER_ICMP6 (1u << 21)
 120 #define MLX5_FLOW_LAYER_GRE_KEY (1u << 22)
 121
 122 /* Pattern tunnel Layer bits (continued). */
 123 #define MLX5_FLOW_LAYER_IPIP (1u << 23)
 124 #define MLX5_FLOW_LAYER_IPV6_ENCAP (1u << 24)
 125 #define MLX5_FLOW_LAYER_NVGRE (1u << 25)
 126 #define MLX5_FLOW_LAYER_GENEVE (1u << 26)
 127
 128 /* Queue items. */
 129 #define MLX5_FLOW_ITEM_TX_QUEUE (1u << 27)
 130
 131 /* Pattern tunnel Layer bits (continued). */
 132 #define MLX5_FLOW_LAYER_GTP (1u << 28)
 133
 134 /* Pattern eCPRI Layer bit. */
 135 #define MLX5_FLOW_LAYER_ECPRI (UINT64_C(1) << 29)
 136
 137 /* IPv6 Fragment Extension Header bit. */
 138 #define MLX5_FLOW_LAYER_OUTER_L3_IPV6_FRAG_EXT (1u << 30)
 139 #define MLX5_FLOW_LAYER_INNER_L3_IPV6_FRAG_EXT (1u << 31)
 140
 141 /* Outer Masks. */
 142 #define MLX5_FLOW_LAYER_OUTER_L3 \
 143         (MLX5_FLOW_LAYER_OUTER_L3_IPV4 | MLX5_FLOW_LAYER_OUTER_L3_IPV6)
 144 #define MLX5_FLOW_LAYER_OUTER_L4 \
 145         (MLX5_FLOW_LAYER_OUTER_L4_UDP | MLX5_FLOW_LAYER_OUTER_L4_TCP)
 146 #define MLX5_FLOW_LAYER_OUTER \
 147         (MLX5_FLOW_LAYER_OUTER_L2 | MLX5_FLOW_LAYER_OUTER_L3 | \
 148          MLX5_FLOW_LAYER_OUTER_L4)
 149
 150 /* Tunnel Masks. */
 151 #define MLX5_FLOW_LAYER_TUNNEL \
 152         (MLX5_FLOW_LAYER_VXLAN | MLX5_FLOW_LAYER_VXLAN_GPE | \
 153          MLX5_FLOW_LAYER_GRE | MLX5_FLOW_LAYER_NVGRE | MLX5_FLOW_LAYER_MPLS | \
 154          MLX5_FLOW_LAYER_IPIP | MLX5_FLOW_LAYER_IPV6_ENCAP | \
 155          MLX5_FLOW_LAYER_GENEVE | MLX5_FLOW_LAYER_GTP)
 156
 157 /* Inner Masks. */
 158 #define MLX5_FLOW_LAYER_INNER_L3 \
 159         (MLX5_FLOW_LAYER_INNER_L3_IPV4 | MLX5_FLOW_LAYER_INNER_L3_IPV6)
 160 #define MLX5_FLOW_LAYER_INNER_L4 \
 161         (MLX5_FLOW_LAYER_INNER_L4_UDP | MLX5_FLOW_LAYER_INNER_L4_TCP)
 162 #define MLX5_FLOW_LAYER_INNER \
 163         (MLX5_FLOW_LAYER_INNER_L2 | MLX5_FLOW_LAYER_INNER_L3 | \
 164          MLX5_FLOW_LAYER_INNER_L4)
 165
 166 /* Layer Masks. */
 167 #define MLX5_FLOW_LAYER_L2 \
 168         (MLX5_FLOW_LAYER_OUTER_L2 | MLX5_FLOW_LAYER_INNER_L2)
 169 #define MLX5_FLOW_LAYER_L3_IPV4 \
 170         (MLX5_FLOW_LAYER_OUTER_L3_IPV4 | MLX5_FLOW_LAYER_INNER_L3_IPV4)
 171 #define MLX5_FLOW_LAYER_L3_IPV6 \
 172         (MLX5_FLOW_LAYER_OUTER_L3_IPV6 | MLX5_FLOW_LAYER_INNER_L3_IPV6)
 173 #define MLX5_FLOW_LAYER_L3 \
 174         (MLX5_FLOW_LAYER_L3_IPV4 | MLX5_FLOW_LAYER_L3_IPV6)
 175 #define MLX5_FLOW_LAYER_L4 \
 176         (MLX5_FLOW_LAYER_OUTER_L4 | MLX5_FLOW_LAYER_INNER_L4)
 177
 178 /* Actions */
 179 #define MLX5_FLOW_ACTION_DROP (1u << 0)
 180 #define MLX5_FLOW_ACTION_QUEUE (1u << 1)
 181 #define MLX5_FLOW_ACTION_RSS (1u << 2)
 182 #define MLX5_FLOW_ACTION_FLAG (1u << 3)
 183 #define MLX5_FLOW_ACTION_MARK (1u << 4)
 184 #define MLX5_FLOW_ACTION_COUNT (1u << 5)
 185 #define MLX5_FLOW_ACTION_PORT_ID (1u << 6)
 186 #define MLX5_FLOW_ACTION_OF_POP_VLAN (1u << 7)
 187 #define MLX5_FLOW_ACTION_OF_PUSH_VLAN (1u << 8)
 188 #define MLX5_FLOW_ACTION_OF_SET_VLAN_VID (1u << 9)
 189 #define MLX5_FLOW_ACTION_OF_SET_VLAN_PCP (1u << 10)
 190 #define MLX5_FLOW_ACTION_SET_IPV4_SRC (1u << 11)
 191 #define MLX5_FLOW_ACTION_SET_IPV4_DST (1u << 12)
 192 #define MLX5_FLOW_ACTION_SET_IPV6_SRC (1u << 13)
 193 #define MLX5_FLOW_ACTION_SET_IPV6_DST (1u << 14)
 194 #define MLX5_FLOW_ACTION_SET_TP_SRC (1u << 15)
 195 #define MLX5_FLOW_ACTION_SET_TP_DST (1u << 16)
 196 #define MLX5_FLOW_ACTION_JUMP (1u << 17)
 197 #define MLX5_FLOW_ACTION_SET_TTL (1u << 18)
 198 #define MLX5_FLOW_ACTION_DEC_TTL (1u << 19)
 199 #define MLX5_FLOW_ACTION_SET_MAC_SRC (1u << 20)
 200 #define MLX5_FLOW_ACTION_SET_MAC_DST (1u << 21)
 201 #define MLX5_FLOW_ACTION_ENCAP (1u << 22)
 202 #define MLX5_FLOW_ACTION_DECAP (1u << 23)
 203 #define MLX5_FLOW_ACTION_INC_TCP_SEQ (1u << 24)
 204 #define MLX5_FLOW_ACTION_DEC_TCP_SEQ (1u << 25)
 205 #define MLX5_FLOW_ACTION_INC_TCP_ACK (1u << 26)
 206 #define MLX5_FLOW_ACTION_DEC_TCP_ACK (1u << 27)
 207 #define MLX5_FLOW_ACTION_SET_TAG (1ull << 28)
 208 #define MLX5_FLOW_ACTION_MARK_EXT (1ull << 29)
 209 #define MLX5_FLOW_ACTION_SET_META (1ull << 30)
 210 #define MLX5_FLOW_ACTION_METER (1ull << 31)
 211 #define MLX5_FLOW_ACTION_SET_IPV4_DSCP (1ull << 32)
 212 #define MLX5_FLOW_ACTION_SET_IPV6_DSCP (1ull << 33)
 213 #define MLX5_FLOW_ACTION_AGE (1ull << 34)
 214 #define MLX5_FLOW_ACTION_DEFAULT_MISS (1ull << 35)
 215 #define MLX5_FLOW_ACTION_SAMPLE (1ull << 36)
 216 #define MLX5_FLOW_ACTION_TUNNEL_SET (1ull << 37)
 217 #define MLX5_FLOW_ACTION_TUNNEL_MATCH (1ull << 38)
 218
 219 #define MLX5_FLOW_FATE_ACTIONS \
 220         (MLX5_FLOW_ACTION_DROP | MLX5_FLOW_ACTION_QUEUE | \
 221          MLX5_FLOW_ACTION_RSS | MLX5_FLOW_ACTION_JUMP | \
 222          MLX5_FLOW_ACTION_DEFAULT_MISS)
 223
 224 #define MLX5_FLOW_FATE_ESWITCH_ACTIONS \
 225         (MLX5_FLOW_ACTION_DROP | MLX5_FLOW_ACTION_PORT_ID | \
 226          MLX5_FLOW_ACTION_JUMP)
 227
 228
 229 #define MLX5_FLOW_MODIFY_HDR_ACTIONS (MLX5_FLOW_ACTION_SET_IPV4_SRC | \
 230                                       MLX5_FLOW_ACTION_SET_IPV4_DST | \
 231                                       MLX5_FLOW_ACTION_SET_IPV6_SRC | \
 232                                       MLX5_FLOW_ACTION_SET_IPV6_DST | \
 233                                       MLX5_FLOW_ACTION_SET_TP_SRC | \
 234                                       MLX5_FLOW_ACTION_SET_TP_DST | \
 235                                       MLX5_FLOW_ACTION_SET_TTL | \
 236                                       MLX5_FLOW_ACTION_DEC_TTL | \
 237                                       MLX5_FLOW_ACTION_SET_MAC_SRC | \
 238                                       MLX5_FLOW_ACTION_SET_MAC_DST | \
 239                                       MLX5_FLOW_ACTION_INC_TCP_SEQ | \
 240                                       MLX5_FLOW_ACTION_DEC_TCP_SEQ | \
 241                                       MLX5_FLOW_ACTION_INC_TCP_ACK | \
 242                                       MLX5_FLOW_ACTION_DEC_TCP_ACK | \
 243                                       MLX5_FLOW_ACTION_OF_SET_VLAN_VID | \
 244                                       MLX5_FLOW_ACTION_SET_TAG | \
 245                                       MLX5_FLOW_ACTION_MARK_EXT | \
 246                                       MLX5_FLOW_ACTION_SET_META | \
 247                                       MLX5_FLOW_ACTION_SET_IPV4_DSCP | \
 248                                       MLX5_FLOW_ACTION_SET_IPV6_DSCP)
 249
 250 #define MLX5_FLOW_VLAN_ACTIONS (MLX5_FLOW_ACTION_OF_POP_VLAN | \
 251                                 MLX5_FLOW_ACTION_OF_PUSH_VLAN)
 252
 253 #define MLX5_FLOW_XCAP_ACTIONS (MLX5_FLOW_ACTION_ENCAP | MLX5_FLOW_ACTION_DECAP)
 254
 255 #ifndef IPPROTO_MPLS
 256 #define IPPROTO_MPLS 137
 257 #endif
 258
 259 /* UDP port number for MPLS */
 260 #define MLX5_UDP_PORT_MPLS 6635
 261
 262 /* UDP port numbers for VxLAN. */
 263 #define MLX5_UDP_PORT_VXLAN 4789
 264 #define MLX5_UDP_PORT_VXLAN_GPE 4790
 265
 266 /* UDP port numbers for GENEVE. */
 267 #define MLX5_UDP_PORT_GENEVE 6081
 268
 269 /* Priority reserved for default flows. */
 270 #define MLX5_FLOW_PRIO_RSVD ((uint32_t)-1)
 271
 272 /*
 273  * Number of sub priorities.
 274  * For each kind of pattern matching i.e. L2, L3, L4 to have a correct
 275  * matching on the NIC (firmware dependent) L4 most have the higher priority
 276  * followed by L3 and ending with L2.
 277  */
 278 #define MLX5_PRIORITY_MAP_L2 2
 279 #define MLX5_PRIORITY_MAP_L3 1
 280 #define MLX5_PRIORITY_MAP_L4 0
 281 #define MLX5_PRIORITY_MAP_MAX 3
 282
 283 /* Valid layer type for IPV4 RSS. */
 284 #define MLX5_IPV4_LAYER_TYPES \
 285         (ETH_RSS_IPV4 | ETH_RSS_FRAG_IPV4 | \
 286          ETH_RSS_NONFRAG_IPV4_TCP | ETH_RSS_NONFRAG_IPV4_UDP | \
 287          ETH_RSS_NONFRAG_IPV4_OTHER)
 288
 289 /* IBV hash source bits  for IPV4. */
 290 #define MLX5_IPV4_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV4 | IBV_RX_HASH_DST_IPV4)
 291
 292 /* Valid layer type for IPV6 RSS. */
 293 #define MLX5_IPV6_LAYER_TYPES \
 294         (ETH_RSS_IPV6 | ETH_RSS_FRAG_IPV6 | ETH_RSS_NONFRAG_IPV6_TCP | \
 295          ETH_RSS_NONFRAG_IPV6_UDP | ETH_RSS_IPV6_EX  | ETH_RSS_IPV6_TCP_EX | \
 296          ETH_RSS_IPV6_UDP_EX | ETH_RSS_NONFRAG_IPV6_OTHER)
 297
 298 /* IBV hash source bits  for IPV6. */
 299 #define MLX5_IPV6_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV6 | IBV_RX_HASH_DST_IPV6)
 300
 301 /* IBV hash bits for L3 SRC. */
 302 #define MLX5_L3_SRC_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV4 | IBV_RX_HASH_SRC_IPV6)
 303
 304 /* IBV hash bits for L3 DST. */
 305 #define MLX5_L3_DST_IBV_RX_HASH (IBV_RX_HASH_DST_IPV4 | IBV_RX_HASH_DST_IPV6)
 306
 307 /* IBV hash bits for TCP. */
 308 #define MLX5_TCP_IBV_RX_HASH (IBV_RX_HASH_SRC_PORT_TCP | \
 309                               IBV_RX_HASH_DST_PORT_TCP)
 310
 311 /* IBV hash bits for UDP. */
 312 #define MLX5_UDP_IBV_RX_HASH (IBV_RX_HASH_SRC_PORT_UDP | \
 313                               IBV_RX_HASH_DST_PORT_UDP)
 314
 315 /* IBV hash bits for L4 SRC. */
 316 #define MLX5_L4_SRC_IBV_RX_HASH (IBV_RX_HASH_SRC_PORT_TCP | \
 317                                  IBV_RX_HASH_SRC_PORT_UDP)
 318
 319 /* IBV hash bits for L4 DST. */
 320 #define MLX5_L4_DST_IBV_RX_HASH (IBV_RX_HASH_DST_PORT_TCP | \
 321                                  IBV_RX_HASH_DST_PORT_UDP)
 322
 323 /* Geneve header first 16Bit */
 324 #define MLX5_GENEVE_VER_MASK 0x3
 325 #define MLX5_GENEVE_VER_SHIFT 14
 326 #define MLX5_GENEVE_VER_VAL(a) \
 327                 (((a) >> (MLX5_GENEVE_VER_SHIFT)) & (MLX5_GENEVE_VER_MASK))
 328 #define MLX5_GENEVE_OPTLEN_MASK 0x3F
 329 #define MLX5_GENEVE_OPTLEN_SHIFT 7
 330 #define MLX5_GENEVE_OPTLEN_VAL(a) \
 331             (((a) >> (MLX5_GENEVE_OPTLEN_SHIFT)) & (MLX5_GENEVE_OPTLEN_MASK))
 332 #define MLX5_GENEVE_OAMF_MASK 0x1
 333 #define MLX5_GENEVE_OAMF_SHIFT 7
 334 #define MLX5_GENEVE_OAMF_VAL(a) \
 335                 (((a) >> (MLX5_GENEVE_OAMF_SHIFT)) & (MLX5_GENEVE_OAMF_MASK))
 336 #define MLX5_GENEVE_CRITO_MASK 0x1
 337 #define MLX5_GENEVE_CRITO_SHIFT 6
 338 #define MLX5_GENEVE_CRITO_VAL(a) \
 339                 (((a) >> (MLX5_GENEVE_CRITO_SHIFT)) & (MLX5_GENEVE_CRITO_MASK))
 340 #define MLX5_GENEVE_RSVD_MASK 0x3F
 341 #define MLX5_GENEVE_RSVD_VAL(a) ((a) & (MLX5_GENEVE_RSVD_MASK))
 342 /*
 343  * The length of the Geneve options fields, expressed in four byte multiples,
 344  * not including the eight byte fixed tunnel.
 345  */
 346 #define MLX5_GENEVE_OPT_LEN_0 14
 347 #define MLX5_GENEVE_OPT_LEN_1 63
 348
 349 #define MLX5_ENCAPSULATION_DECISION_SIZE (sizeof(struct rte_ether_hdr) + \
 350                                           sizeof(struct rte_ipv4_hdr))
 351
 352 /* IPv4 fragment_offset field contains relevant data in bits 2 to 15. */
 353 #define MLX5_IPV4_FRAG_OFFSET_MASK \
 354                 (RTE_IPV4_HDR_OFFSET_MASK | RTE_IPV4_HDR_MF_FLAG)
 355
 356 /* Specific item's fields can accept a range of values (using spec and last). */
 357 #define MLX5_ITEM_RANGE_NOT_ACCEPTED    false
 358 #define MLX5_ITEM_RANGE_ACCEPTED        true
 359
 360 /* Software header modify action numbers of a flow. */
 361 #define MLX5_ACT_NUM_MDF_IPV4           1
 362 #define MLX5_ACT_NUM_MDF_IPV6           4
 363 #define MLX5_ACT_NUM_MDF_MAC            2
 364 #define MLX5_ACT_NUM_MDF_VID            1
 365 #define MLX5_ACT_NUM_MDF_PORT           2
 366 #define MLX5_ACT_NUM_MDF_TTL            1
 367 #define MLX5_ACT_NUM_DEC_TTL            MLX5_ACT_NUM_MDF_TTL
 368 #define MLX5_ACT_NUM_MDF_TCPSEQ         1
 369 #define MLX5_ACT_NUM_MDF_TCPACK         1
 370 #define MLX5_ACT_NUM_SET_REG            1
 371 #define MLX5_ACT_NUM_SET_TAG            1
 372 #define MLX5_ACT_NUM_CPY_MREG           MLX5_ACT_NUM_SET_TAG
 373 #define MLX5_ACT_NUM_SET_MARK           MLX5_ACT_NUM_SET_TAG
 374 #define MLX5_ACT_NUM_SET_META           MLX5_ACT_NUM_SET_TAG
 375 #define MLX5_ACT_NUM_SET_DSCP           1
 376
 377 enum mlx5_flow_drv_type {
 378         MLX5_FLOW_TYPE_MIN,
 379         MLX5_FLOW_TYPE_DV,
 380         MLX5_FLOW_TYPE_VERBS,
 381         MLX5_FLOW_TYPE_MAX,
 382 };
 383
 384 /* Fate action type. */
 385 enum mlx5_flow_fate_type {
 386         MLX5_FLOW_FATE_NONE, /* Egress flow. */
 387         MLX5_FLOW_FATE_QUEUE,
 388         MLX5_FLOW_FATE_JUMP,
 389         MLX5_FLOW_FATE_PORT_ID,
 390         MLX5_FLOW_FATE_DROP,
 391         MLX5_FLOW_FATE_DEFAULT_MISS,
 392         MLX5_FLOW_FATE_SHARED_RSS,
 393         MLX5_FLOW_FATE_MAX,
 394 };
 395
 396 /* Matcher PRM representation */
 397 struct mlx5_flow_dv_match_params {
 398         size_t size;
 399         /**< Size of match value. Do NOT split size and key! */
 400         uint32_t buf[MLX5_ST_SZ_DW(fte_match_param)];
 401         /**< Matcher value. This value is used as the mask or as a key. */
 402 };
 403
 404 /* Matcher structure. */
 405 struct mlx5_flow_dv_matcher {
 406         struct mlx5_cache_entry entry; /**< Pointer to the next element. */
 407         struct mlx5_flow_tbl_resource *tbl;
 408         /**< Pointer to the table(group) the matcher associated with. */
 409         void *matcher_object; /**< Pointer to DV matcher */
 410         uint16_t crc; /**< CRC of key. */
 411         uint16_t priority; /**< Priority of matcher. */
 412         struct mlx5_flow_dv_match_params mask; /**< Matcher mask. */
 413 };
 414
 415 #define MLX5_ENCAP_MAX_LEN 132
 416
 417 /* Encap/decap resource structure. */
 418 struct mlx5_flow_dv_encap_decap_resource {
 419         struct mlx5_hlist_entry entry;
 420         /* Pointer to next element. */
 421         uint32_t refcnt; /**< Reference counter. */
 422         void *action;
 423         /**< Encap/decap action object. */
 424         uint8_t buf[MLX5_ENCAP_MAX_LEN];
 425         size_t size;
 426         uint8_t reformat_type;
 427         uint8_t ft_type;
 428         uint64_t flags; /**< Flags for RDMA API. */
 429         uint32_t idx; /**< Index for the index memory pool. */
 430 };
 431
 432 /* Tag resource structure. */
 433 struct mlx5_flow_dv_tag_resource {
 434         struct mlx5_hlist_entry entry;
 435         /**< hash list entry for tag resource, tag value as the key. */
 436         void *action;
 437         /**< Tag action object. */
 438         uint32_t refcnt; /**< Reference counter. */
 439         uint32_t idx; /**< Index for the index memory pool. */
 440 };
 441
 442 /*
 443  * Number of modification commands.
 444  * The maximal actions amount in FW is some constant, and it is 16 in the
 445  * latest releases. In some old releases, it will be limited to 8.
 446  * Since there is no interface to query the capacity, the maximal value should
 447  * be used to allow PMD to create the flow. The validation will be done in the
 448  * lower driver layer or FW. A failure will be returned if exceeds the maximal
 449  * supported actions number on the root table.
 450  * On non-root tables, there is no limitation, but 32 is enough right now.
 451  */
 452 #define MLX5_MAX_MODIFY_NUM                     32
 453 #define MLX5_ROOT_TBL_MODIFY_NUM                16
 454
 455 /* Modify resource structure */
 456 struct mlx5_flow_dv_modify_hdr_resource {
 457         struct mlx5_hlist_entry entry;
 458         void *action; /**< Modify header action object. */
 459         /* Key area for hash list matching: */
 460         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
 461         uint32_t actions_num; /**< Number of modification actions. */
 462         uint64_t flags; /**< Flags for RDMA API. */
 463         struct mlx5_modification_cmd actions[];
 464         /**< Modification actions. */
 465 };
 466
 467 /* Modify resource key of the hash organization. */
 468 union mlx5_flow_modify_hdr_key {
 469         struct {
 470                 uint32_t ft_type:8;     /**< Flow table type, Rx or Tx. */
 471                 uint32_t actions_num:5; /**< Number of modification actions. */
 472                 uint32_t group:19;      /**< Flow group id. */
 473                 uint32_t cksum;         /**< Actions check sum. */
 474         };
 475         uint64_t v64;                   /**< full 64bits value of key */
 476 };
 477
 478 /* Jump action resource structure. */
 479 struct mlx5_flow_dv_jump_tbl_resource {
 480         void *action; /**< Pointer to the rdma core action. */
 481 };
 482
 483 /* Port ID resource structure. */
 484 struct mlx5_flow_dv_port_id_action_resource {
 485         struct mlx5_cache_entry entry;
 486         void *action; /**< Action object. */
 487         uint32_t port_id; /**< Port ID value. */
 488         uint32_t idx; /**< Indexed pool memory index. */
 489 };
 490
 491 /* Push VLAN action resource structure */
 492 struct mlx5_flow_dv_push_vlan_action_resource {
 493         struct mlx5_cache_entry entry; /* Cache entry. */
 494         void *action; /**< Action object. */
 495         uint8_t ft_type; /**< Flow table type, Rx, Tx or FDB. */
 496         rte_be32_t vlan_tag; /**< VLAN tag value. */
 497         uint32_t idx; /**< Indexed pool memory index. */
 498 };
 499
 500 /* Metadata register copy table entry. */
 501 struct mlx5_flow_mreg_copy_resource {
 502         /*
 503          * Hash list entry for copy table.
 504          *  - Key is 32/64-bit MARK action ID.
 505          *  - MUST be the first entry.
 506          */
 507         struct mlx5_hlist_entry hlist_ent;
 508         LIST_ENTRY(mlx5_flow_mreg_copy_resource) next;
 509         /* List entry for device flows. */
 510         uint32_t idx;
 511         uint32_t rix_flow; /* Built flow for copy. */
 512 };
 513
 514 /* Table tunnel parameter. */
 515 struct mlx5_flow_tbl_tunnel_prm {
 516         const struct mlx5_flow_tunnel *tunnel;
 517         uint32_t group_id;
 518         bool external;
 519 };
 520
 521 /* Table data structure of the hash organization. */
 522 struct mlx5_flow_tbl_data_entry {
 523         struct mlx5_hlist_entry entry;
 524         /**< hash list entry, 64-bits key inside. */
 525         struct mlx5_flow_tbl_resource tbl;
 526         /**< flow table resource. */
 527         struct mlx5_cache_list matchers;
 528         /**< matchers' header associated with the flow table. */
 529         struct mlx5_flow_dv_jump_tbl_resource jump;
 530         /**< jump resource, at most one for each table created. */
 531         uint32_t idx; /**< index for the indexed mempool. */
 532         /**< tunnel offload */
 533         const struct mlx5_flow_tunnel *tunnel;
 534         uint32_t group_id;
 535         bool external;
 536         bool tunnel_offload; /* Tunnel offlod table or not. */
 537         bool is_egress; /**< Egress table. */
 538 };
 539
 540 /* Sub rdma-core actions list. */
 541 struct mlx5_flow_sub_actions_list {
 542         uint32_t actions_num; /**< Number of sample actions. */
 543         uint64_t action_flags;
 544         void *dr_queue_action;
 545         void *dr_tag_action;
 546         void *dr_cnt_action;
 547         void *dr_port_id_action;
 548         void *dr_encap_action;
 549 };
 550
 551 /* Sample sub-actions resource list. */
 552 struct mlx5_flow_sub_actions_idx {
 553         uint32_t rix_hrxq; /**< Hash Rx queue object index. */
 554         uint32_t rix_tag; /**< Index to the tag action. */
 555         uint32_t cnt;
 556         uint32_t rix_port_id_action; /**< Index to port ID action resource. */
 557         uint32_t rix_encap_decap; /**< Index to encap/decap resource. */
 558 };
 559
 560 /* Sample action resource structure. */
 561 struct mlx5_flow_dv_sample_resource {
 562         struct mlx5_cache_entry entry; /**< Cache entry. */
 563         union {
 564                 void *verbs_action; /**< Verbs sample action object. */
 565                 void **sub_actions; /**< Sample sub-action array. */
 566         };
 567         struct rte_eth_dev *dev; /**< Device registers the action. */
 568         uint32_t idx; /** Sample object index. */
 569         uint8_t ft_type; /** Flow Table Type */
 570         uint32_t ft_id; /** Flow Table Level */
 571         uint32_t ratio;   /** Sample Ratio */
 572         uint64_t set_action; /** Restore reg_c0 value */
 573         void *normal_path_tbl; /** Flow Table pointer */
 574         void *default_miss; /** default_miss dr_action. */
 575         struct mlx5_flow_sub_actions_idx sample_idx;
 576         /**< Action index resources. */
 577         struct mlx5_flow_sub_actions_list sample_act;
 578         /**< Action resources. */
 579 };
 580
 581 #define MLX5_MAX_DEST_NUM       2
 582
 583 /* Destination array action resource structure. */
 584 struct mlx5_flow_dv_dest_array_resource {
 585         struct mlx5_cache_entry entry; /**< Cache entry. */
 586         uint32_t idx; /** Destination array action object index. */
 587         uint8_t ft_type; /** Flow Table Type */
 588         uint8_t num_of_dest; /**< Number of destination actions. */
 589         struct rte_eth_dev *dev; /**< Device registers the action. */
 590         void *action; /**< Pointer to the rdma core action. */
 591         struct mlx5_flow_sub_actions_idx sample_idx[MLX5_MAX_DEST_NUM];
 592         /**< Action index resources. */
 593         struct mlx5_flow_sub_actions_list sample_act[MLX5_MAX_DEST_NUM];
 594         /**< Action resources. */
 595 };
 596
 597 /* Verbs specification header. */
 598 struct ibv_spec_header {
 599         enum ibv_flow_spec_type type;
 600         uint16_t size;
 601 };
 602
 603 /* PMD flow priority for tunnel */
 604 #define MLX5_TUNNEL_PRIO_GET(rss_desc) \
 605         ((rss_desc)->level >= 2 ? MLX5_PRIORITY_MAP_L2 : MLX5_PRIORITY_MAP_L4)
 606
 607
 608 /** Device flow handle structure for DV mode only. */
 609 struct mlx5_flow_handle_dv {
 610         /* Flow DV api: */
 611         struct mlx5_flow_dv_matcher *matcher; /**< Cache to matcher. */
 612         struct mlx5_flow_dv_modify_hdr_resource *modify_hdr;
 613         /**< Pointer to modify header resource in cache. */
 614         uint32_t rix_encap_decap;
 615         /**< Index to encap/decap resource in cache. */
 616         uint32_t rix_push_vlan;
 617         /**< Index to push VLAN action resource in cache. */
 618         uint32_t rix_tag;
 619         /**< Index to the tag action. */
 620         uint32_t rix_sample;
 621         /**< Index to sample action resource in cache. */
 622         uint32_t rix_dest_array;
 623         /**< Index to destination array resource in cache. */
 624 } __rte_packed;
 625
 626 /** Device flow handle structure: used both for creating & destroying. */
 627 struct mlx5_flow_handle {
 628         SILIST_ENTRY(uint32_t)next;
 629         struct mlx5_vf_vlan vf_vlan; /**< Structure for VF VLAN workaround. */
 630         /**< Index to next device flow handle. */
 631         uint64_t layers;
 632         /**< Bit-fields of present layers, see MLX5_FLOW_LAYER_*. */
 633         void *drv_flow; /**< pointer to driver flow object. */
 634         uint32_t split_flow_id:28; /**< Sub flow unique match flow id. */
 635         uint32_t mark:1; /**< Metadate rxq mark flag. */
 636         uint32_t fate_action:3; /**< Fate action type. */
 637         union {
 638                 uint32_t rix_hrxq; /**< Hash Rx queue object index. */
 639                 uint32_t rix_jump; /**< Index to the jump action resource. */
 640                 uint32_t rix_port_id_action;
 641                 /**< Index to port ID action resource. */
 642                 uint32_t rix_fate;
 643                 /**< Generic value indicates the fate action. */
 644                 uint32_t rix_default_fate;
 645                 /**< Indicates default miss fate action. */
 646                 uint32_t rix_srss;
 647                 /**< Indicates shared RSS fate action. */
 648         };
 649 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 650         struct mlx5_flow_handle_dv dvh;
 651 #endif
 652 } __rte_packed;
 653
 654 /*
 655  * Size for Verbs device flow handle structure only. Do not use the DV only
 656  * structure in Verbs. No DV flows attributes will be accessed.
 657  * Macro offsetof() could also be used here.
 658  */
 659 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 660 #define MLX5_FLOW_HANDLE_VERBS_SIZE \
 661         (sizeof(struct mlx5_flow_handle) - sizeof(struct mlx5_flow_handle_dv))
 662 #else
 663 #define MLX5_FLOW_HANDLE_VERBS_SIZE (sizeof(struct mlx5_flow_handle))
 664 #endif
 665
 666 /*
 667  * Max number of actions per DV flow.
 668  * See CREATE_FLOW_MAX_FLOW_ACTIONS_SUPPORTED
 669  * in rdma-core file providers/mlx5/verbs.c.
 670  */
 671 #define MLX5_DV_MAX_NUMBER_OF_ACTIONS 8
 672
 673 /** Device flow structure only for DV flow creation. */
 674 struct mlx5_flow_dv_workspace {
 675         uint32_t group; /**< The group index. */
 676         uint8_t transfer; /**< 1 if the flow is E-Switch flow. */
 677         int actions_n; /**< number of actions. */
 678         void *actions[MLX5_DV_MAX_NUMBER_OF_ACTIONS]; /**< Action list. */
 679         struct mlx5_flow_dv_encap_decap_resource *encap_decap;
 680         /**< Pointer to encap/decap resource in cache. */
 681         struct mlx5_flow_dv_push_vlan_action_resource *push_vlan_res;
 682         /**< Pointer to push VLAN action resource in cache. */
 683         struct mlx5_flow_dv_tag_resource *tag_resource;
 684         /**< pointer to the tag action. */
 685         struct mlx5_flow_dv_port_id_action_resource *port_id_action;
 686         /**< Pointer to port ID action resource. */
 687         struct mlx5_flow_dv_jump_tbl_resource *jump;
 688         /**< Pointer to the jump action resource. */
 689         struct mlx5_flow_dv_match_params value;
 690         /**< Holds the value that the packet is compared to. */
 691         struct mlx5_flow_dv_sample_resource *sample_res;
 692         /**< Pointer to the sample action resource. */
 693         struct mlx5_flow_dv_dest_array_resource *dest_array_res;
 694         /**< Pointer to the destination array resource. */
 695 };
 696
 697 /*
 698  * Maximal Verbs flow specifications & actions size.
 699  * Some elements are mutually exclusive, but enough space should be allocated.
 700  * Tunnel cases: 1. Max 2 Ethernet + IP(v6 len > v4 len) + TCP/UDP headers.
 701  *               2. One tunnel header (exception: GRE + MPLS),
 702  *                  SPEC length: GRE == tunnel.
 703  * Actions: 1. 1 Mark OR Flag.
 704  *          2. 1 Drop (if any).
 705  *          3. No limitation for counters, but it makes no sense to support too
 706  *             many counters in a single device flow.
 707  */
 708 #ifdef HAVE_IBV_DEVICE_MPLS_SUPPORT
 709 #define MLX5_VERBS_MAX_SPEC_SIZE \
 710                 ( \
 711                         (2 * (sizeof(struct ibv_flow_spec_eth) + \
 712                               sizeof(struct ibv_flow_spec_ipv6) + \
 713                               sizeof(struct ibv_flow_spec_tcp_udp)) + \
 714                         sizeof(struct ibv_flow_spec_gre) + \
 715                         sizeof(struct ibv_flow_spec_mpls)) \
 716                 )
 717 #else
 718 #define MLX5_VERBS_MAX_SPEC_SIZE \
 719                 ( \
 720                         (2 * (sizeof(struct ibv_flow_spec_eth) + \
 721                               sizeof(struct ibv_flow_spec_ipv6) + \
 722                               sizeof(struct ibv_flow_spec_tcp_udp)) + \
 723                         sizeof(struct ibv_flow_spec_tunnel)) \
 724                 )
 725 #endif
 726
 727 #if defined(HAVE_IBV_DEVICE_COUNTERS_SET_V42) || \
 728         defined(HAVE_IBV_DEVICE_COUNTERS_SET_V45)
 729 #define MLX5_VERBS_MAX_ACT_SIZE \
 730                 ( \
 731                         sizeof(struct ibv_flow_spec_action_tag) + \
 732                         sizeof(struct ibv_flow_spec_action_drop) + \
 733                         sizeof(struct ibv_flow_spec_counter_action) * 4 \
 734                 )
 735 #else
 736 #define MLX5_VERBS_MAX_ACT_SIZE \
 737                 ( \
 738                         sizeof(struct ibv_flow_spec_action_tag) + \
 739                         sizeof(struct ibv_flow_spec_action_drop) \
 740                 )
 741 #endif
 742
 743 #define MLX5_VERBS_MAX_SPEC_ACT_SIZE \
 744                 (MLX5_VERBS_MAX_SPEC_SIZE + MLX5_VERBS_MAX_ACT_SIZE)
 745
 746 /** Device flow structure only for Verbs flow creation. */
 747 struct mlx5_flow_verbs_workspace {
 748         unsigned int size; /**< Size of the attribute. */
 749         struct ibv_flow_attr attr; /**< Verbs flow attribute buffer. */
 750         uint8_t specs[MLX5_VERBS_MAX_SPEC_ACT_SIZE];
 751         /**< Specifications & actions buffer of verbs flow. */
 752 };
 753
 754 /** Maximal number of device sub-flows supported. */
 755 #define MLX5_NUM_MAX_DEV_FLOWS 32
 756
 757 /** Device flow structure. */
 758 __extension__
 759 struct mlx5_flow {
 760         struct rte_flow *flow; /**< Pointer to the main flow. */
 761         uint32_t flow_idx; /**< The memory pool index to the main flow. */
 762         uint64_t hash_fields; /**< Hash Rx queue hash fields. */
 763         uint64_t act_flags;
 764         /**< Bit-fields of detected actions, see MLX5_FLOW_ACTION_*. */
 765         bool external; /**< true if the flow is created external to PMD. */
 766         uint8_t ingress:1; /**< 1 if the flow is ingress. */
 767         uint8_t skip_scale:1;
 768         /**< 1 if skip the scale the table with factor. */
 769         union {
 770 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 771                 struct mlx5_flow_dv_workspace dv;
 772 #endif
 773                 struct mlx5_flow_verbs_workspace verbs;
 774         };
 775         struct mlx5_flow_handle *handle;
 776         uint32_t handle_idx; /* Index of the mlx5 flow handle memory. */
 777         const struct mlx5_flow_tunnel *tunnel;
 778 };
 779
 780 /* Flow meter state. */
 781 #define MLX5_FLOW_METER_DISABLE 0
 782 #define MLX5_FLOW_METER_ENABLE 1
 783
 784 #define MLX5_MAN_WIDTH 8
 785 /* Modify this value if enum rte_mtr_color changes. */
 786 #define RTE_MTR_DROPPED RTE_COLORS
 787
 788 /* Meter policer statistics */
 789 struct mlx5_flow_policer_stats {
 790         uint32_t cnt[RTE_COLORS + 1];
 791         /**< Color counter, extra for drop. */
 792         uint64_t stats_mask;
 793         /**< Statistics mask for the colors. */
 794 };
 795
 796 /* Meter table structure. */
 797 struct mlx5_meter_domain_info {
 798         struct mlx5_flow_tbl_resource *tbl;
 799         /**< Meter table. */
 800         struct mlx5_flow_tbl_resource *sfx_tbl;
 801         /**< Meter suffix table. */
 802         void *any_matcher;
 803         /**< Meter color not match default criteria. */
 804         void *color_matcher;
 805         /**< Meter color match criteria. */
 806         void *jump_actn;
 807         /**< Meter match action. */
 808         void *policer_rules[RTE_MTR_DROPPED + 1];
 809         /**< Meter policer for the match. */
 810 };
 811
 812 /* Meter table set for TX RX FDB. */
 813 struct mlx5_meter_domains_infos {
 814         uint32_t ref_cnt;
 815         /**< Table user count. */
 816         struct mlx5_meter_domain_info egress;
 817         /**< TX meter table. */
 818         struct mlx5_meter_domain_info ingress;
 819         /**< RX meter table. */
 820         struct mlx5_meter_domain_info transfer;
 821         /**< FDB meter table. */
 822         void *drop_actn;
 823         /**< Drop action as not matched. */
 824         void *count_actns[RTE_MTR_DROPPED + 1];
 825         /**< Counters for match and unmatched statistics. */
 826         uint32_t fmp[MLX5_ST_SZ_DW(flow_meter_parameters)];
 827         /**< Flow meter parameter. */
 828         size_t fmp_size;
 829         /**< Flow meter parameter size. */
 830         void *meter_action;
 831         /**< Flow meter action. */
 832 };
 833
 834 /* Meter parameter structure. */
 835 struct mlx5_flow_meter {
 836         TAILQ_ENTRY(mlx5_flow_meter) next;
 837         /**< Pointer to the next flow meter structure. */
 838         uint32_t idx; /* Index to meter object. */
 839         uint32_t meter_id;
 840         /**< Meter id. */
 841         struct mlx5_flow_meter_profile *profile;
 842         /**< Meter profile parameters. */
 843
 844         rte_spinlock_t sl; /**< Meter action spinlock. */
 845
 846         /** Policer actions (per meter output color). */
 847         enum rte_mtr_policer_action action[RTE_COLORS];
 848
 849         /** Set of stats counters to be enabled.
 850          * @see enum rte_mtr_stats_type
 851          */
 852         uint64_t stats_mask;
 853
 854         /**< Rule applies to ingress traffic. */
 855         uint32_t ingress:1;
 856
 857         /**< Rule applies to egress traffic. */
 858         uint32_t egress:1;
 859         /**
 860          * Instead of simply matching the properties of traffic as it would
 861          * appear on a given DPDK port ID, enabling this attribute transfers
 862          * a flow rule to the lowest possible level of any device endpoints
 863          * found in the pattern.
 864          *
 865          * When supported, this effectively enables an application to
 866          * re-route traffic not necessarily intended for it (e.g. coming
 867          * from or addressed to different physical ports, VFs or
 868          * applications) at the device level.
 869          *
 870          * It complements the behavior of some pattern items such as
 871          * RTE_FLOW_ITEM_TYPE_PHY_PORT and is meaningless without them.
 872          *
 873          * When transferring flow rules, ingress and egress attributes keep
 874          * their original meaning, as if processing traffic emitted or
 875          * received by the application.
 876          */
 877         uint32_t transfer:1;
 878         struct mlx5_meter_domains_infos *mfts;
 879         /**< Flow table created for this meter. */
 880         struct mlx5_flow_policer_stats policer_stats;
 881         /**< Meter policer statistics. */
 882         uint32_t ref_cnt;
 883         /**< Use count. */
 884         uint32_t active_state:1;
 885         /**< Meter state. */
 886         uint32_t shared:1;
 887         /**< Meter shared or not. */
 888 };
 889
 890 /* RFC2697 parameter structure. */
 891 struct mlx5_flow_meter_srtcm_rfc2697_prm {
 892         /* green_saturation_value = cbs_mantissa * 2^cbs_exponent */
 893         uint32_t cbs_exponent:5;
 894         uint32_t cbs_mantissa:8;
 895         /* cir = 8G * cir_mantissa * 1/(2^cir_exponent) Bytes/Sec */
 896         uint32_t cir_exponent:5;
 897         uint32_t cir_mantissa:8;
 898         /* yellow _saturation_value = ebs_mantissa * 2^ebs_exponent */
 899         uint32_t ebs_exponent:5;
 900         uint32_t ebs_mantissa:8;
 901 };
 902
 903 /* Flow meter profile structure. */
 904 struct mlx5_flow_meter_profile {
 905         TAILQ_ENTRY(mlx5_flow_meter_profile) next;
 906         /**< Pointer to the next flow meter structure. */
 907         uint32_t meter_profile_id; /**< Profile id. */
 908         struct rte_mtr_meter_profile profile; /**< Profile detail. */
 909         union {
 910                 struct mlx5_flow_meter_srtcm_rfc2697_prm srtcm_prm;
 911                 /**< srtcm_rfc2697 struct. */
 912         };
 913         uint32_t ref_cnt; /**< Use count. */
 914 };
 915
 916 #define MLX5_MAX_TUNNELS 256
 917 #define MLX5_TNL_MISS_RULE_PRIORITY 3
 918 #define MLX5_TNL_MISS_FDB_JUMP_GRP  0x1234faac
 919
 920 /*
 921  * When tunnel offload is active, all JUMP group ids are converted
 922  * using the same method. That conversion is applied both to tunnel and
 923  * regular rule types.
 924  * Group ids used in tunnel rules are relative to it's tunnel (!).
 925  * Application can create number of steer rules, using the same
 926  * tunnel, with different group id in each rule.
 927  * Each tunnel stores its groups internally in PMD tunnel object.
 928  * Groups used in regular rules do not belong to any tunnel and are stored
 929  * in tunnel hub.
 930  */
 931
 932 struct mlx5_flow_tunnel {
 933         LIST_ENTRY(mlx5_flow_tunnel) chain;
 934         struct rte_flow_tunnel app_tunnel;      /** app tunnel copy */
 935         uint32_t tunnel_id;                     /** unique tunnel ID */
 936         uint32_t refctn;
 937         struct rte_flow_action action;
 938         struct rte_flow_item item;
 939         struct mlx5_hlist *groups;              /** tunnel groups */
 940 };
 941
 942 /** PMD tunnel related context */
 943 struct mlx5_flow_tunnel_hub {
 944         /* Tunnels list
 945          * Access to the list MUST be MT protected
 946          */
 947         LIST_HEAD(, mlx5_flow_tunnel) tunnels;
 948          /* protect access to the tunnels list */
 949         rte_spinlock_t sl;
 950         struct mlx5_hlist *groups;              /** non tunnel groups */
 951 };
 952
 953 /* convert jump group to flow table ID in tunnel rules */
 954 struct tunnel_tbl_entry {
 955         struct mlx5_hlist_entry hash;
 956         uint32_t flow_table;
 957 };
 958
 959 static inline uint32_t
 960 tunnel_id_to_flow_tbl(uint32_t id)
 961 {
 962         return id | (1u << 16);
 963 }
 964
 965 static inline uint32_t
 966 tunnel_flow_tbl_to_id(uint32_t flow_tbl)
 967 {
 968         return flow_tbl & ~(1u << 16);
 969 }
 970
 971 union tunnel_tbl_key {
 972         uint64_t val;
 973         struct {
 974                 uint32_t tunnel_id;
 975                 uint32_t group;
 976         };
 977 };
 978
 979 static inline struct mlx5_flow_tunnel_hub *
 980 mlx5_tunnel_hub(struct rte_eth_dev *dev)
 981 {
 982         struct mlx5_priv *priv = dev->data->dev_private;
 983         return priv->sh->tunnel_hub;
 984 }
 985
 986 static inline bool
 987 is_tunnel_offload_active(struct rte_eth_dev *dev)
 988 {
 989 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 990         struct mlx5_priv *priv = dev->data->dev_private;
 991         return !!priv->config.dv_miss_info;
 992 #else
 993         RTE_SET_USED(dev);
 994         return false;
 995 #endif
 996 }
 997
 998 static inline bool
 999 is_flow_tunnel_match_rule(__rte_unused struct rte_eth_dev *dev,
1000                           __rte_unused const struct rte_flow_attr *attr,
1001                           __rte_unused const struct rte_flow_item items[],
1002                           __rte_unused const struct rte_flow_action actions[])
1003 {
1004         return (items[0].type == (typeof(items[0].type))
1005                                  MLX5_RTE_FLOW_ITEM_TYPE_TUNNEL);
1006 }
1007
1008 static inline bool
1009 is_flow_tunnel_steer_rule(__rte_unused struct rte_eth_dev *dev,
1010                           __rte_unused const struct rte_flow_attr *attr,
1011                           __rte_unused const struct rte_flow_item items[],
1012                           __rte_unused const struct rte_flow_action actions[])
1013 {
1014         return (actions[0].type == (typeof(actions[0].type))
1015                                    MLX5_RTE_FLOW_ACTION_TYPE_TUNNEL_SET);
1016 }
1017
1018 static inline const struct mlx5_flow_tunnel *
1019 flow_actions_to_tunnel(const struct rte_flow_action actions[])
1020 {
1021         return actions[0].conf;
1022 }
1023
1024 static inline const struct mlx5_flow_tunnel *
1025 flow_items_to_tunnel(const struct rte_flow_item items[])
1026 {
1027         return items[0].spec;
1028 }
1029
1030 /* Flow structure. */
1031 struct rte_flow {
1032         ILIST_ENTRY(uint32_t)next; /**< Index to the next flow structure. */
1033         uint32_t dev_handles;
1034         /**< Device flow handles that are part of the flow. */
1035         uint32_t drv_type:2; /**< Driver type. */
1036         uint32_t tunnel:1;
1037         uint32_t meter:16; /**< Holds flow meter id. */
1038         uint32_t rix_mreg_copy;
1039         /**< Index to metadata register copy table resource. */
1040         uint32_t counter; /**< Holds flow counter. */
1041         uint32_t tunnel_id;  /**< Tunnel id */
1042         uint32_t age; /**< Holds ASO age bit index. */
1043 } __rte_packed;
1044
1045 /*
1046  * Define list of valid combinations of RX Hash fields
1047  * (see enum ibv_rx_hash_fields).
1048  */
1049 #define MLX5_RSS_HASH_IPV4 (IBV_RX_HASH_SRC_IPV4 | IBV_RX_HASH_DST_IPV4)
1050 #define MLX5_RSS_HASH_IPV4_TCP \
1051         (MLX5_RSS_HASH_IPV4 | \
1052          IBV_RX_HASH_SRC_PORT_TCP | IBV_RX_HASH_SRC_PORT_TCP)
1053 #define MLX5_RSS_HASH_IPV4_UDP \
1054         (MLX5_RSS_HASH_IPV4 | \
1055          IBV_RX_HASH_SRC_PORT_UDP | IBV_RX_HASH_SRC_PORT_UDP)
1056 #define MLX5_RSS_HASH_IPV6 (IBV_RX_HASH_SRC_IPV6 | IBV_RX_HASH_DST_IPV6)
1057 #define MLX5_RSS_HASH_IPV6_TCP \
1058         (MLX5_RSS_HASH_IPV6 | \
1059          IBV_RX_HASH_SRC_PORT_TCP | IBV_RX_HASH_SRC_PORT_TCP)
1060 #define MLX5_RSS_HASH_IPV6_UDP \
1061         (MLX5_RSS_HASH_IPV6 | \
1062          IBV_RX_HASH_SRC_PORT_UDP | IBV_RX_HASH_SRC_PORT_UDP)
1063 #define MLX5_RSS_HASH_NONE 0ULL
1064
1065 /* array of valid combinations of RX Hash fields for RSS */
1066 static const uint64_t mlx5_rss_hash_fields[] = {
1067         MLX5_RSS_HASH_IPV4,
1068         MLX5_RSS_HASH_IPV4_TCP,
1069         MLX5_RSS_HASH_IPV4_UDP,
1070         MLX5_RSS_HASH_IPV6,
1071         MLX5_RSS_HASH_IPV6_TCP,
1072         MLX5_RSS_HASH_IPV6_UDP,
1073         MLX5_RSS_HASH_NONE,
1074 };
1075
1076 /* Shared RSS action structure */
1077 struct mlx5_shared_action_rss {
1078         ILIST_ENTRY(uint32_t)next; /**< Index to the next RSS structure. */
1079         uint32_t refcnt; /**< Atomically accessed refcnt. */
1080         struct rte_flow_action_rss origin; /**< Original rte RSS action. */
1081         uint8_t key[MLX5_RSS_HASH_KEY_LEN]; /**< RSS hash key. */
1082         uint16_t *queue; /**< Queue indices to use. */
1083         uint32_t hrxq[MLX5_RSS_HASH_FIELDS_LEN];
1084         /**< Hash RX queue indexes mapped to mlx5_rss_hash_fields */
1085         uint32_t hrxq_tunnel[MLX5_RSS_HASH_FIELDS_LEN];
1086         /**< Hash RX queue indexes for tunneled RSS */
1087 };
1088
1089 struct rte_flow_shared_action {
1090         uint32_t id;
1091 };
1092
1093 /* Thread specific flow workspace intermediate data. */
1094 struct mlx5_flow_workspace {
1095         /* If creating another flow in same thread, push new as stack. */
1096         struct mlx5_flow_workspace *prev;
1097         struct mlx5_flow_workspace *next;
1098         uint32_t inuse; /* can't create new flow with current. */
1099         struct mlx5_flow flows[MLX5_NUM_MAX_DEV_FLOWS];
1100         struct mlx5_flow_rss_desc rss_desc;
1101         uint32_t rssq_num; /* Allocated queue num in rss_desc. */
1102         uint32_t flow_idx; /* Intermediate device flow index. */
1103 };
1104
1105 struct mlx5_flow_split_info {
1106         bool external;
1107         /**< True if flow is created by request external to PMD. */
1108         uint8_t skip_scale; /**< Skip the scale the table with factor. */
1109         uint32_t flow_idx; /**< This memory pool index to the flow. */
1110         uint32_t prefix_mark; /**< Prefix subflow mark flag. */
1111         uint64_t prefix_layers; /**< Prefix subflow layers. */
1112 };
1113
1114 typedef int (*mlx5_flow_validate_t)(struct rte_eth_dev *dev,
1115                                     const struct rte_flow_attr *attr,
1116                                     const struct rte_flow_item items[],
1117                                     const struct rte_flow_action actions[],
1118                                     bool external,
1119                                     int hairpin,
1120                                     struct rte_flow_error *error);
1121 typedef struct mlx5_flow *(*mlx5_flow_prepare_t)
1122         (struct rte_eth_dev *dev, const struct rte_flow_attr *attr,
1123          const struct rte_flow_item items[],
1124          const struct rte_flow_action actions[], struct rte_flow_error *error);
1125 typedef int (*mlx5_flow_translate_t)(struct rte_eth_dev *dev,
1126                                      struct mlx5_flow *dev_flow,
1127                                      const struct rte_flow_attr *attr,
1128                                      const struct rte_flow_item items[],
1129                                      const struct rte_flow_action actions[],
1130                                      struct rte_flow_error *error);
1131 typedef int (*mlx5_flow_apply_t)(struct rte_eth_dev *dev, struct rte_flow *flow,
1132                                  struct rte_flow_error *error);
1133 typedef void (*mlx5_flow_remove_t)(struct rte_eth_dev *dev,
1134                                    struct rte_flow *flow);
1135 typedef void (*mlx5_flow_destroy_t)(struct rte_eth_dev *dev,
1136                                     struct rte_flow *flow);
1137 typedef int (*mlx5_flow_query_t)(struct rte_eth_dev *dev,
1138                                  struct rte_flow *flow,
1139                                  const struct rte_flow_action *actions,
1140                                  void *data,
1141                                  struct rte_flow_error *error);
1142 typedef struct mlx5_meter_domains_infos *(*mlx5_flow_create_mtr_tbls_t)
1143                                             (struct rte_eth_dev *dev,
1144                                              const struct mlx5_flow_meter *fm);
1145 typedef int (*mlx5_flow_destroy_mtr_tbls_t)(struct rte_eth_dev *dev,
1146                                         struct mlx5_meter_domains_infos *tbls);
1147 typedef int (*mlx5_flow_create_policer_rules_t)
1148                                         (struct rte_eth_dev *dev,
1149                                          struct mlx5_flow_meter *fm,
1150                                          const struct rte_flow_attr *attr);
1151 typedef int (*mlx5_flow_destroy_policer_rules_t)
1152                                         (struct rte_eth_dev *dev,
1153                                          const struct mlx5_flow_meter *fm,
1154                                          const struct rte_flow_attr *attr);
1155 typedef uint32_t (*mlx5_flow_counter_alloc_t)
1156                                    (struct rte_eth_dev *dev);
1157 typedef void (*mlx5_flow_counter_free_t)(struct rte_eth_dev *dev,
1158                                          uint32_t cnt);
1159 typedef int (*mlx5_flow_counter_query_t)(struct rte_eth_dev *dev,
1160                                          uint32_t cnt,
1161                                          bool clear, uint64_t *pkts,
1162                                          uint64_t *bytes);
1163 typedef int (*mlx5_flow_get_aged_flows_t)
1164                                         (struct rte_eth_dev *dev,
1165                                          void **context,
1166                                          uint32_t nb_contexts,
1167                                          struct rte_flow_error *error);
1168 typedef int (*mlx5_flow_action_validate_t)
1169                                 (struct rte_eth_dev *dev,
1170                                  const struct rte_flow_shared_action_conf *conf,
1171                                  const struct rte_flow_action *action,
1172                                  struct rte_flow_error *error);
1173 typedef struct rte_flow_shared_action *(*mlx5_flow_action_create_t)
1174                                 (struct rte_eth_dev *dev,
1175                                  const struct rte_flow_shared_action_conf *conf,
1176                                  const struct rte_flow_action *action,
1177                                  struct rte_flow_error *error);
1178 typedef int (*mlx5_flow_action_destroy_t)
1179                                 (struct rte_eth_dev *dev,
1180                                  struct rte_flow_shared_action *action,
1181                                  struct rte_flow_error *error);
1182 typedef int (*mlx5_flow_action_update_t)
1183                         (struct rte_eth_dev *dev,
1184                          struct rte_flow_shared_action *action,
1185                          const void *action_conf,
1186                          struct rte_flow_error *error);
1187 typedef int (*mlx5_flow_action_query_t)
1188                         (struct rte_eth_dev *dev,
1189                          const struct rte_flow_shared_action *action,
1190                          void *data,
1191                          struct rte_flow_error *error);
1192 typedef int (*mlx5_flow_sync_domain_t)
1193                         (struct rte_eth_dev *dev,
1194                          uint32_t domains,
1195                          uint32_t flags);
1196
1197 struct mlx5_flow_driver_ops {
1198         mlx5_flow_validate_t validate;
1199         mlx5_flow_prepare_t prepare;
1200         mlx5_flow_translate_t translate;
1201         mlx5_flow_apply_t apply;
1202         mlx5_flow_remove_t remove;
1203         mlx5_flow_destroy_t destroy;
1204         mlx5_flow_query_t query;
1205         mlx5_flow_create_mtr_tbls_t create_mtr_tbls;
1206         mlx5_flow_destroy_mtr_tbls_t destroy_mtr_tbls;
1207         mlx5_flow_create_policer_rules_t create_policer_rules;
1208         mlx5_flow_destroy_policer_rules_t destroy_policer_rules;
1209         mlx5_flow_counter_alloc_t counter_alloc;
1210         mlx5_flow_counter_free_t counter_free;
1211         mlx5_flow_counter_query_t counter_query;
1212         mlx5_flow_get_aged_flows_t get_aged_flows;
1213         mlx5_flow_action_validate_t action_validate;
1214         mlx5_flow_action_create_t action_create;
1215         mlx5_flow_action_destroy_t action_destroy;
1216         mlx5_flow_action_update_t action_update;
1217         mlx5_flow_action_query_t action_query;
1218         mlx5_flow_sync_domain_t sync_domain;
1219 };
1220
1221 /* mlx5_flow.c */
1222
1223 struct mlx5_flow_workspace *mlx5_flow_get_thread_workspace(void);
1224 __extension__
1225 struct flow_grp_info {
1226         uint64_t external:1;
1227         uint64_t transfer:1;
1228         uint64_t fdb_def_rule:1;
1229         /* force standard group translation */
1230         uint64_t std_tbl_fix:1;
1231         uint64_t skip_scale:1;
1232 };
1233
1234 static inline bool
1235 tunnel_use_standard_attr_group_translate
1236                     (struct rte_eth_dev *dev,
1237                      const struct mlx5_flow_tunnel *tunnel,
1238                      const struct rte_flow_attr *attr,
1239                      const struct rte_flow_item items[],
1240                      const struct rte_flow_action actions[])
1241 {
1242         bool verdict;
1243
1244         if (!is_tunnel_offload_active(dev))
1245                 /* no tunnel offload API */
1246                 verdict = true;
1247         else if (tunnel) {
1248                 /*
1249                  * OvS will use jump to group 0 in tunnel steer rule.
1250                  * If tunnel steer rule starts from group 0 (attr.group == 0)
1251                  * that 0 group must be translated with standard method.
1252                  * attr.group == 0 in tunnel match rule translated with tunnel
1253                  * method
1254                  */
1255                 verdict = !attr->group &&
1256                           is_flow_tunnel_steer_rule(dev, attr, items, actions);
1257         } else {
1258                 /*
1259                  * non-tunnel group translation uses standard method for
1260                  * root group only: attr.group == 0
1261                  */
1262                 verdict = !attr->group;
1263         }
1264
1265         return verdict;
1266 }
1267
1268 int mlx5_flow_group_to_table(struct rte_eth_dev *dev,
1269                              const struct mlx5_flow_tunnel *tunnel,
1270                              uint32_t group, uint32_t *table,
1271                              const struct flow_grp_info *flags,
1272                              struct rte_flow_error *error);
1273 uint64_t mlx5_flow_hashfields_adjust(struct mlx5_flow_rss_desc *rss_desc,
1274                                      int tunnel, uint64_t layer_types,
1275                                      uint64_t hash_fields);
1276 int mlx5_flow_discover_priorities(struct rte_eth_dev *dev);
1277 uint32_t mlx5_flow_adjust_priority(struct rte_eth_dev *dev, int32_t priority,
1278                                    uint32_t subpriority);
1279 int mlx5_flow_get_reg_id(struct rte_eth_dev *dev,
1280                                      enum mlx5_feature_name feature,
1281                                      uint32_t id,
1282                                      struct rte_flow_error *error);
1283 const struct rte_flow_action *mlx5_flow_find_action
1284                                         (const struct rte_flow_action *actions,
1285                                          enum rte_flow_action_type action);
1286 int mlx5_validate_action_rss(struct rte_eth_dev *dev,
1287                              const struct rte_flow_action *action,
1288                              struct rte_flow_error *error);
1289 int mlx5_flow_validate_action_count(struct rte_eth_dev *dev,
1290                                     const struct rte_flow_attr *attr,
1291                                     struct rte_flow_error *error);
1292 int mlx5_flow_validate_action_drop(uint64_t action_flags,
1293                                    const struct rte_flow_attr *attr,
1294                                    struct rte_flow_error *error);
1295 int mlx5_flow_validate_action_flag(uint64_t action_flags,
1296                                    const struct rte_flow_attr *attr,
1297                                    struct rte_flow_error *error);
1298 int mlx5_flow_validate_action_mark(const struct rte_flow_action *action,
1299                                    uint64_t action_flags,
1300                                    const struct rte_flow_attr *attr,
1301                                    struct rte_flow_error *error);
1302 int mlx5_flow_validate_action_queue(const struct rte_flow_action *action,
1303                                     uint64_t action_flags,
1304                                     struct rte_eth_dev *dev,
1305                                     const struct rte_flow_attr *attr,
1306                                     struct rte_flow_error *error);
1307 int mlx5_flow_validate_action_rss(const struct rte_flow_action *action,
1308                                   uint64_t action_flags,
1309                                   struct rte_eth_dev *dev,
1310                                   const struct rte_flow_attr *attr,
1311                                   uint64_t item_flags,
1312                                   struct rte_flow_error *error);
1313 int mlx5_flow_validate_action_default_miss(uint64_t action_flags,
1314                                 const struct rte_flow_attr *attr,
1315                                 struct rte_flow_error *error);
1316 int mlx5_flow_validate_attributes(struct rte_eth_dev *dev,
1317                                   const struct rte_flow_attr *attributes,
1318                                   struct rte_flow_error *error);
1319 int mlx5_flow_item_acceptable(const struct rte_flow_item *item,
1320                               const uint8_t *mask,
1321                               const uint8_t *nic_mask,
1322                               unsigned int size,
1323                               bool range_accepted,
1324                               struct rte_flow_error *error);
1325 int mlx5_flow_validate_item_eth(const struct rte_flow_item *item,
1326                                 uint64_t item_flags, bool ext_vlan_sup,
1327                                 struct rte_flow_error *error);
1328 int mlx5_flow_validate_item_gre(const struct rte_flow_item *item,
1329                                 uint64_t item_flags,
1330                                 uint8_t target_protocol,
1331                                 struct rte_flow_error *error);
1332 int mlx5_flow_validate_item_gre_key(const struct rte_flow_item *item,
1333                                     uint64_t item_flags,
1334                                     const struct rte_flow_item *gre_item,
1335                                     struct rte_flow_error *error);
1336 int mlx5_flow_validate_item_ipv4(const struct rte_flow_item *item,
1337                                  uint64_t item_flags,
1338                                  uint64_t last_item,
1339                                  uint16_t ether_type,
1340                                  const struct rte_flow_item_ipv4 *acc_mask,
1341                                  bool range_accepted,
1342                                  struct rte_flow_error *error);
1343 int mlx5_flow_validate_item_ipv6(const struct rte_flow_item *item,
1344                                  uint64_t item_flags,
1345                                  uint64_t last_item,
1346                                  uint16_t ether_type,
1347                                  const struct rte_flow_item_ipv6 *acc_mask,
1348                                  struct rte_flow_error *error);
1349 int mlx5_flow_validate_item_mpls(struct rte_eth_dev *dev,
1350                                  const struct rte_flow_item *item,
1351                                  uint64_t item_flags,
1352                                  uint64_t prev_layer,
1353                                  struct rte_flow_error *error);
1354 int mlx5_flow_validate_item_tcp(const struct rte_flow_item *item,
1355                                 uint64_t item_flags,
1356                                 uint8_t target_protocol,
1357                                 const struct rte_flow_item_tcp *flow_mask,
1358                                 struct rte_flow_error *error);
1359 int mlx5_flow_validate_item_udp(const struct rte_flow_item *item,
1360                                 uint64_t item_flags,
1361                                 uint8_t target_protocol,
1362                                 struct rte_flow_error *error);
1363 int mlx5_flow_validate_item_vlan(const struct rte_flow_item *item,
1364                                  uint64_t item_flags,
1365                                  struct rte_eth_dev *dev,
1366                                  struct rte_flow_error *error);
1367 int mlx5_flow_validate_item_vxlan(const struct rte_flow_item *item,
1368                                   uint64_t item_flags,
1369                                   struct rte_flow_error *error);
1370 int mlx5_flow_validate_item_vxlan_gpe(const struct rte_flow_item *item,
1371                                       uint64_t item_flags,
1372                                       struct rte_eth_dev *dev,
1373                                       struct rte_flow_error *error);
1374 int mlx5_flow_validate_item_icmp(const struct rte_flow_item *item,
1375                                  uint64_t item_flags,
1376                                  uint8_t target_protocol,
1377                                  struct rte_flow_error *error);
1378 int mlx5_flow_validate_item_icmp6(const struct rte_flow_item *item,
1379                                    uint64_t item_flags,
1380                                    uint8_t target_protocol,
1381                                    struct rte_flow_error *error);
1382 int mlx5_flow_validate_item_nvgre(const struct rte_flow_item *item,
1383                                   uint64_t item_flags,
1384                                   uint8_t target_protocol,
1385                                   struct rte_flow_error *error);
1386 int mlx5_flow_validate_item_geneve(const struct rte_flow_item *item,
1387                                    uint64_t item_flags,
1388                                    struct rte_eth_dev *dev,
1389                                    struct rte_flow_error *error);
1390 int mlx5_flow_validate_item_ecpri(const struct rte_flow_item *item,
1391                                   uint64_t item_flags,
1392                                   uint64_t last_item,
1393                                   uint16_t ether_type,
1394                                   const struct rte_flow_item_ecpri *acc_mask,
1395                                   struct rte_flow_error *error);
1396 struct mlx5_meter_domains_infos *mlx5_flow_create_mtr_tbls
1397                                         (struct rte_eth_dev *dev,
1398                                          const struct mlx5_flow_meter *fm);
1399 int mlx5_flow_destroy_mtr_tbls(struct rte_eth_dev *dev,
1400                                struct mlx5_meter_domains_infos *tbl);
1401 int mlx5_flow_create_policer_rules(struct rte_eth_dev *dev,
1402                                    struct mlx5_flow_meter *fm,
1403                                    const struct rte_flow_attr *attr);
1404 int mlx5_flow_destroy_policer_rules(struct rte_eth_dev *dev,
1405                                     struct mlx5_flow_meter *fm,
1406                                     const struct rte_flow_attr *attr);
1407 int mlx5_flow_meter_flush(struct rte_eth_dev *dev,
1408                           struct rte_mtr_error *error);
1409 int mlx5_flow_dv_discover_counter_offset_support(struct rte_eth_dev *dev);
1410 int mlx5_shared_action_flush(struct rte_eth_dev *dev);
1411 void mlx5_release_tunnel_hub(struct mlx5_dev_ctx_shared *sh, uint16_t port_id);
1412 int mlx5_alloc_tunnel_hub(struct mlx5_dev_ctx_shared *sh);
1413
1414 /* Hash list callbacks for flow tables: */
1415 struct mlx5_hlist_entry *flow_dv_tbl_create_cb(struct mlx5_hlist *list,
1416                                                uint64_t key, void *entry_ctx);
1417 void flow_dv_tbl_remove_cb(struct mlx5_hlist *list,
1418                            struct mlx5_hlist_entry *entry);
1419 struct mlx5_flow_tbl_resource *flow_dv_tbl_resource_get(struct rte_eth_dev *dev,
1420                 uint32_t table_id, uint8_t egress, uint8_t transfer,
1421                 bool external, const struct mlx5_flow_tunnel *tunnel,
1422                 uint32_t group_id, uint8_t dummy, struct rte_flow_error *error);
1423
1424 struct mlx5_hlist_entry *flow_dv_tag_create_cb(struct mlx5_hlist *list,
1425                                                uint64_t key, void *cb_ctx);
1426 void flow_dv_tag_remove_cb(struct mlx5_hlist *list,
1427                            struct mlx5_hlist_entry *entry);
1428
1429 int flow_dv_modify_match_cb(struct mlx5_hlist *list,
1430                             struct mlx5_hlist_entry *entry,
1431                             uint64_t key, void *cb_ctx);
1432 struct mlx5_hlist_entry *flow_dv_modify_create_cb(struct mlx5_hlist *list,
1433                                                   uint64_t key, void *ctx);
1434 void flow_dv_modify_remove_cb(struct mlx5_hlist *list,
1435                               struct mlx5_hlist_entry *entry);
1436
1437 struct mlx5_hlist_entry *flow_dv_mreg_create_cb(struct mlx5_hlist *list,
1438                                                 uint64_t key, void *ctx);
1439 void flow_dv_mreg_remove_cb(struct mlx5_hlist *list,
1440                             struct mlx5_hlist_entry *entry);
1441
1442 int flow_dv_encap_decap_match_cb(struct mlx5_hlist *list,
1443                                  struct mlx5_hlist_entry *entry,
1444                                  uint64_t key, void *cb_ctx);
1445 struct mlx5_hlist_entry *flow_dv_encap_decap_create_cb(struct mlx5_hlist *list,
1446                                 uint64_t key, void *cb_ctx);
1447 void flow_dv_encap_decap_remove_cb(struct mlx5_hlist *list,
1448                                    struct mlx5_hlist_entry *entry);
1449
1450 int flow_dv_matcher_match_cb(struct mlx5_cache_list *list,
1451                              struct mlx5_cache_entry *entry, void *ctx);
1452 struct mlx5_cache_entry *flow_dv_matcher_create_cb(struct mlx5_cache_list *list,
1453                 struct mlx5_cache_entry *entry, void *ctx);
1454 void flow_dv_matcher_remove_cb(struct mlx5_cache_list *list,
1455                                struct mlx5_cache_entry *entry);
1456
1457 int flow_dv_port_id_match_cb(struct mlx5_cache_list *list,
1458                              struct mlx5_cache_entry *entry, void *cb_ctx);
1459 struct mlx5_cache_entry *flow_dv_port_id_create_cb(struct mlx5_cache_list *list,
1460                 struct mlx5_cache_entry *entry, void *cb_ctx);
1461 void flow_dv_port_id_remove_cb(struct mlx5_cache_list *list,
1462                                struct mlx5_cache_entry *entry);
1463
1464 int flow_dv_push_vlan_match_cb(struct mlx5_cache_list *list,
1465                                struct mlx5_cache_entry *entry, void *cb_ctx);
1466 struct mlx5_cache_entry *flow_dv_push_vlan_create_cb
1467                                 (struct mlx5_cache_list *list,
1468                                  struct mlx5_cache_entry *entry, void *cb_ctx);
1469 void flow_dv_push_vlan_remove_cb(struct mlx5_cache_list *list,
1470                                  struct mlx5_cache_entry *entry);
1471
1472 int flow_dv_sample_match_cb(struct mlx5_cache_list *list,
1473                             struct mlx5_cache_entry *entry, void *cb_ctx);
1474 struct mlx5_cache_entry *flow_dv_sample_create_cb
1475                                 (struct mlx5_cache_list *list,
1476                                  struct mlx5_cache_entry *entry, void *cb_ctx);
1477 void flow_dv_sample_remove_cb(struct mlx5_cache_list *list,
1478                               struct mlx5_cache_entry *entry);
1479
1480 int flow_dv_dest_array_match_cb(struct mlx5_cache_list *list,
1481                                 struct mlx5_cache_entry *entry, void *cb_ctx);
1482 struct mlx5_cache_entry *flow_dv_dest_array_create_cb
1483                                 (struct mlx5_cache_list *list,
1484                                  struct mlx5_cache_entry *entry, void *cb_ctx);
1485 void flow_dv_dest_array_remove_cb(struct mlx5_cache_list *list,
1486                                   struct mlx5_cache_entry *entry);
1487 struct mlx5_aso_age_action *flow_aso_age_get_by_idx(struct rte_eth_dev *dev,
1488                                                     uint32_t age_idx);
1489 #endif /* RTE_PMD_MLX5_FLOW_H_ */