drivers/net/mlx5/mlx5_rxq.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2015 6WIND S.A.
   5  *   Copyright 2015 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <stddef.h>
  35 #include <assert.h>
  36 #include <errno.h>
  37 #include <string.h>
  38 #include <stdint.h>
  39 #include <fcntl.h>
  40
  41 /* Verbs header. */
  42 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  43 #ifdef PEDANTIC
  44 #pragma GCC diagnostic ignored "-Wpedantic"
  45 #endif
  46 #include <infiniband/verbs.h>
  47 #include <infiniband/arch.h>
  48 #include <infiniband/mlx5_hw.h>
  49 #ifdef PEDANTIC
  50 #pragma GCC diagnostic error "-Wpedantic"
  51 #endif
  52
  53 /* DPDK headers don't like -pedantic. */
  54 #ifdef PEDANTIC
  55 #pragma GCC diagnostic ignored "-Wpedantic"
  56 #endif
  57 #include <rte_mbuf.h>
  58 #include <rte_malloc.h>
  59 #include <rte_ethdev.h>
  60 #include <rte_common.h>
  61 #include <rte_interrupts.h>
  62 #include <rte_debug.h>
  63 #ifdef PEDANTIC
  64 #pragma GCC diagnostic error "-Wpedantic"
  65 #endif
  66
  67 #include "mlx5.h"
  68 #include "mlx5_rxtx.h"
  69 #include "mlx5_utils.h"
  70 #include "mlx5_autoconf.h"
  71 #include "mlx5_defs.h"
  72
  73 /* Initialization data for hash RX queues. */
  74 const struct hash_rxq_init hash_rxq_init[] = {
  75         [HASH_RXQ_TCPV4] = {
  76                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  77                                 IBV_EXP_RX_HASH_DST_IPV4 |
  78                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
  79                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
  80                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_TCP,
  81                 .flow_priority = 0,
  82                 .flow_spec.tcp_udp = {
  83                         .type = IBV_EXP_FLOW_SPEC_TCP,
  84                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  85                 },
  86                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
  87         },
  88         [HASH_RXQ_UDPV4] = {
  89                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  90                                 IBV_EXP_RX_HASH_DST_IPV4 |
  91                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
  92                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
  93                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_UDP,
  94                 .flow_priority = 0,
  95                 .flow_spec.tcp_udp = {
  96                         .type = IBV_EXP_FLOW_SPEC_UDP,
  97                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  98                 },
  99                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
 100         },
 101         [HASH_RXQ_IPV4] = {
 102                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
 103                                 IBV_EXP_RX_HASH_DST_IPV4),
 104                 .dpdk_rss_hf = (ETH_RSS_IPV4 |
 105                                 ETH_RSS_FRAG_IPV4),
 106                 .flow_priority = 1,
 107                 .flow_spec.ipv4 = {
 108                         .type = IBV_EXP_FLOW_SPEC_IPV4,
 109                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv4),
 110                 },
 111                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 112         },
 113         [HASH_RXQ_TCPV6] = {
 114                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 115                                 IBV_EXP_RX_HASH_DST_IPV6 |
 116                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
 117                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
 118                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_TCP,
 119                 .flow_priority = 0,
 120                 .flow_spec.tcp_udp = {
 121                         .type = IBV_EXP_FLOW_SPEC_TCP,
 122                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 123                 },
 124                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 125         },
 126         [HASH_RXQ_UDPV6] = {
 127                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 128                                 IBV_EXP_RX_HASH_DST_IPV6 |
 129                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
 130                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
 131                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_UDP,
 132                 .flow_priority = 0,
 133                 .flow_spec.tcp_udp = {
 134                         .type = IBV_EXP_FLOW_SPEC_UDP,
 135                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 136                 },
 137                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 138         },
 139         [HASH_RXQ_IPV6] = {
 140                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 141                                 IBV_EXP_RX_HASH_DST_IPV6),
 142                 .dpdk_rss_hf = (ETH_RSS_IPV6 |
 143                                 ETH_RSS_FRAG_IPV6),
 144                 .flow_priority = 1,
 145                 .flow_spec.ipv6 = {
 146                         .type = IBV_EXP_FLOW_SPEC_IPV6,
 147                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv6),
 148                 },
 149                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 150         },
 151         [HASH_RXQ_ETH] = {
 152                 .hash_fields = 0,
 153                 .dpdk_rss_hf = 0,
 154                 .flow_priority = 2,
 155                 .flow_spec.eth = {
 156                         .type = IBV_EXP_FLOW_SPEC_ETH,
 157                         .size = sizeof(hash_rxq_init[0].flow_spec.eth),
 158                 },
 159                 .underlayer = NULL,
 160         },
 161 };
 162
 163 /* Number of entries in hash_rxq_init[]. */
 164 const unsigned int hash_rxq_init_n = RTE_DIM(hash_rxq_init);
 165
 166 /* Initialization data for hash RX queue indirection tables. */
 167 static const struct ind_table_init ind_table_init[] = {
 168         {
 169                 .max_size = -1u, /* Superseded by HW limitations. */
 170                 .hash_types =
 171                         1 << HASH_RXQ_TCPV4 |
 172                         1 << HASH_RXQ_UDPV4 |
 173                         1 << HASH_RXQ_IPV4 |
 174                         1 << HASH_RXQ_TCPV6 |
 175                         1 << HASH_RXQ_UDPV6 |
 176                         1 << HASH_RXQ_IPV6 |
 177                         0,
 178                 .hash_types_n = 6,
 179         },
 180         {
 181                 .max_size = 1,
 182                 .hash_types = 1 << HASH_RXQ_ETH,
 183                 .hash_types_n = 1,
 184         },
 185 };
 186
 187 #define IND_TABLE_INIT_N RTE_DIM(ind_table_init)
 188
 189 /* Default RSS hash key also used for ConnectX-3. */
 190 uint8_t rss_hash_default_key[] = {
 191         0x2c, 0xc6, 0x81, 0xd1,
 192         0x5b, 0xdb, 0xf4, 0xf7,
 193         0xfc, 0xa2, 0x83, 0x19,
 194         0xdb, 0x1a, 0x3e, 0x94,
 195         0x6b, 0x9e, 0x38, 0xd9,
 196         0x2c, 0x9c, 0x03, 0xd1,
 197         0xad, 0x99, 0x44, 0xa7,
 198         0xd9, 0x56, 0x3d, 0x59,
 199         0x06, 0x3c, 0x25, 0xf3,
 200         0xfc, 0x1f, 0xdc, 0x2a,
 201 };
 202
 203 /* Length of the default RSS hash key. */
 204 const size_t rss_hash_default_key_len = sizeof(rss_hash_default_key);
 205
 206 /**
 207  * Populate flow steering rule for a given hash RX queue type using
 208  * information from hash_rxq_init[]. Nothing is written to flow_attr when
 209  * flow_attr_size is not large enough, but the required size is still returned.
 210  *
 211  * @param priv
 212  *   Pointer to private structure.
 213  * @param[out] flow_attr
 214  *   Pointer to flow attribute structure to fill. Note that the allocated
 215  *   area must be larger and large enough to hold all flow specifications.
 216  * @param flow_attr_size
 217  *   Entire size of flow_attr and trailing room for flow specifications.
 218  * @param type
 219  *   Hash RX queue type to use for flow steering rule.
 220  *
 221  * @return
 222  *   Total size of the flow attribute buffer. No errors are defined.
 223  */
 224 size_t
 225 priv_flow_attr(struct priv *priv, struct ibv_exp_flow_attr *flow_attr,
 226                size_t flow_attr_size, enum hash_rxq_type type)
 227 {
 228         size_t offset = sizeof(*flow_attr);
 229         const struct hash_rxq_init *init = &hash_rxq_init[type];
 230
 231         assert(priv != NULL);
 232         assert((size_t)type < RTE_DIM(hash_rxq_init));
 233         do {
 234                 offset += init->flow_spec.hdr.size;
 235                 init = init->underlayer;
 236         } while (init != NULL);
 237         if (offset > flow_attr_size)
 238                 return offset;
 239         flow_attr_size = offset;
 240         init = &hash_rxq_init[type];
 241         *flow_attr = (struct ibv_exp_flow_attr){
 242                 .type = IBV_EXP_FLOW_ATTR_NORMAL,
 243                 /* Priorities < 3 are reserved for flow director. */
 244                 .priority = init->flow_priority + 3,
 245                 .num_of_specs = 0,
 246                 .port = priv->port,
 247                 .flags = 0,
 248         };
 249         do {
 250                 offset -= init->flow_spec.hdr.size;
 251                 memcpy((void *)((uintptr_t)flow_attr + offset),
 252                        &init->flow_spec,
 253                        init->flow_spec.hdr.size);
 254                 ++flow_attr->num_of_specs;
 255                 init = init->underlayer;
 256         } while (init != NULL);
 257         return flow_attr_size;
 258 }
 259
 260 /**
 261  * Convert hash type position in indirection table initializer to
 262  * hash RX queue type.
 263  *
 264  * @param table
 265  *   Indirection table initializer.
 266  * @param pos
 267  *   Hash type position.
 268  *
 269  * @return
 270  *   Hash RX queue type.
 271  */
 272 static enum hash_rxq_type
 273 hash_rxq_type_from_pos(const struct ind_table_init *table, unsigned int pos)
 274 {
 275         enum hash_rxq_type type = HASH_RXQ_TCPV4;
 276
 277         assert(pos < table->hash_types_n);
 278         do {
 279                 if ((table->hash_types & (1 << type)) && (pos-- == 0))
 280                         break;
 281                 ++type;
 282         } while (1);
 283         return type;
 284 }
 285
 286 /**
 287  * Filter out disabled hash RX queue types from ind_table_init[].
 288  *
 289  * @param priv
 290  *   Pointer to private structure.
 291  * @param[out] table
 292  *   Output table.
 293  *
 294  * @return
 295  *   Number of table entries.
 296  */
 297 static unsigned int
 298 priv_make_ind_table_init(struct priv *priv,
 299                          struct ind_table_init (*table)[IND_TABLE_INIT_N])
 300 {
 301         uint64_t rss_hf;
 302         unsigned int i;
 303         unsigned int j;
 304         unsigned int table_n = 0;
 305         /* Mandatory to receive frames not handled by normal hash RX queues. */
 306         unsigned int hash_types_sup = 1 << HASH_RXQ_ETH;
 307
 308         rss_hf = priv->rss_hf;
 309         /* Process other protocols only if more than one queue. */
 310         if (priv->rxqs_n > 1)
 311                 for (i = 0; (i != hash_rxq_init_n); ++i)
 312                         if (rss_hf & hash_rxq_init[i].dpdk_rss_hf)
 313                                 hash_types_sup |= (1 << i);
 314
 315         /* Filter out entries whose protocols are not in the set. */
 316         for (i = 0, j = 0; (i != IND_TABLE_INIT_N); ++i) {
 317                 unsigned int nb;
 318                 unsigned int h;
 319
 320                 /* j is increased only if the table has valid protocols. */
 321                 assert(j <= i);
 322                 (*table)[j] = ind_table_init[i];
 323                 (*table)[j].hash_types &= hash_types_sup;
 324                 for (h = 0, nb = 0; (h != hash_rxq_init_n); ++h)
 325                         if (((*table)[j].hash_types >> h) & 0x1)
 326                                 ++nb;
 327                 (*table)[i].hash_types_n = nb;
 328                 if (nb) {
 329                         ++table_n;
 330                         ++j;
 331                 }
 332         }
 333         return table_n;
 334 }
 335
 336 /**
 337  * Initialize hash RX queues and indirection table.
 338  *
 339  * @param priv
 340  *   Pointer to private structure.
 341  *
 342  * @return
 343  *   0 on success, errno value on failure.
 344  */
 345 int
 346 priv_create_hash_rxqs(struct priv *priv)
 347 {
 348         struct ibv_exp_wq *wqs[priv->reta_idx_n];
 349         struct ind_table_init ind_table_init[IND_TABLE_INIT_N];
 350         unsigned int ind_tables_n =
 351                 priv_make_ind_table_init(priv, &ind_table_init);
 352         unsigned int hash_rxqs_n = 0;
 353         struct hash_rxq (*hash_rxqs)[] = NULL;
 354         struct ibv_exp_rwq_ind_table *(*ind_tables)[] = NULL;
 355         unsigned int i;
 356         unsigned int j;
 357         unsigned int k;
 358         int err = 0;
 359
 360         assert(priv->ind_tables == NULL);
 361         assert(priv->ind_tables_n == 0);
 362         assert(priv->hash_rxqs == NULL);
 363         assert(priv->hash_rxqs_n == 0);
 364         assert(priv->pd != NULL);
 365         assert(priv->ctx != NULL);
 366         if (priv->isolated)
 367                 return 0;
 368         if (priv->rxqs_n == 0)
 369                 return EINVAL;
 370         assert(priv->rxqs != NULL);
 371         if (ind_tables_n == 0) {
 372                 ERROR("all hash RX queue types have been filtered out,"
 373                       " indirection table cannot be created");
 374                 return EINVAL;
 375         }
 376         if (priv->rxqs_n & (priv->rxqs_n - 1)) {
 377                 INFO("%u RX queues are configured, consider rounding this"
 378                      " number to the next power of two for better balancing",
 379                      priv->rxqs_n);
 380                 DEBUG("indirection table extended to assume %u WQs",
 381                       priv->reta_idx_n);
 382         }
 383         for (i = 0; (i != priv->reta_idx_n); ++i) {
 384                 struct rxq_ctrl *rxq_ctrl;
 385
 386                 rxq_ctrl = container_of((*priv->rxqs)[(*priv->reta_idx)[i]],
 387                                         struct rxq_ctrl, rxq);
 388                 wqs[i] = rxq_ctrl->wq;
 389         }
 390         /* Get number of hash RX queues to configure. */
 391         for (i = 0, hash_rxqs_n = 0; (i != ind_tables_n); ++i)
 392                 hash_rxqs_n += ind_table_init[i].hash_types_n;
 393         DEBUG("allocating %u hash RX queues for %u WQs, %u indirection tables",
 394               hash_rxqs_n, priv->rxqs_n, ind_tables_n);
 395         /* Create indirection tables. */
 396         ind_tables = rte_calloc(__func__, ind_tables_n,
 397                                 sizeof((*ind_tables)[0]), 0);
 398         if (ind_tables == NULL) {
 399                 err = ENOMEM;
 400                 ERROR("cannot allocate indirection tables container: %s",
 401                       strerror(err));
 402                 goto error;
 403         }
 404         for (i = 0; (i != ind_tables_n); ++i) {
 405                 struct ibv_exp_rwq_ind_table_init_attr ind_init_attr = {
 406                         .pd = priv->pd,
 407                         .log_ind_tbl_size = 0, /* Set below. */
 408                         .ind_tbl = wqs,
 409                         .comp_mask = 0,
 410                 };
 411                 unsigned int ind_tbl_size = ind_table_init[i].max_size;
 412                 struct ibv_exp_rwq_ind_table *ind_table;
 413
 414                 if (priv->reta_idx_n < ind_tbl_size)
 415                         ind_tbl_size = priv->reta_idx_n;
 416                 ind_init_attr.log_ind_tbl_size = log2above(ind_tbl_size);
 417                 errno = 0;
 418                 ind_table = ibv_exp_create_rwq_ind_table(priv->ctx,
 419                                                          &ind_init_attr);
 420                 if (ind_table != NULL) {
 421                         (*ind_tables)[i] = ind_table;
 422                         continue;
 423                 }
 424                 /* Not clear whether errno is set. */
 425                 err = (errno ? errno : EINVAL);
 426                 ERROR("RX indirection table creation failed with error %d: %s",
 427                       err, strerror(err));
 428                 goto error;
 429         }
 430         /* Allocate array that holds hash RX queues and related data. */
 431         hash_rxqs = rte_calloc(__func__, hash_rxqs_n,
 432                                sizeof((*hash_rxqs)[0]), 0);
 433         if (hash_rxqs == NULL) {
 434                 err = ENOMEM;
 435                 ERROR("cannot allocate hash RX queues container: %s",
 436                       strerror(err));
 437                 goto error;
 438         }
 439         for (i = 0, j = 0, k = 0;
 440              ((i != hash_rxqs_n) && (j != ind_tables_n));
 441              ++i) {
 442                 struct hash_rxq *hash_rxq = &(*hash_rxqs)[i];
 443                 enum hash_rxq_type type =
 444                         hash_rxq_type_from_pos(&ind_table_init[j], k);
 445                 struct rte_eth_rss_conf *priv_rss_conf =
 446                         (*priv->rss_conf)[type];
 447                 struct ibv_exp_rx_hash_conf hash_conf = {
 448                         .rx_hash_function = IBV_EXP_RX_HASH_FUNC_TOEPLITZ,
 449                         .rx_hash_key_len = (priv_rss_conf ?
 450                                             priv_rss_conf->rss_key_len :
 451                                             rss_hash_default_key_len),
 452                         .rx_hash_key = (priv_rss_conf ?
 453                                         priv_rss_conf->rss_key :
 454                                         rss_hash_default_key),
 455                         .rx_hash_fields_mask = hash_rxq_init[type].hash_fields,
 456                         .rwq_ind_tbl = (*ind_tables)[j],
 457                 };
 458                 struct ibv_exp_qp_init_attr qp_init_attr = {
 459                         .max_inl_recv = 0, /* Currently not supported. */
 460                         .qp_type = IBV_QPT_RAW_PACKET,
 461                         .comp_mask = (IBV_EXP_QP_INIT_ATTR_PD |
 462                                       IBV_EXP_QP_INIT_ATTR_RX_HASH),
 463                         .pd = priv->pd,
 464                         .rx_hash_conf = &hash_conf,
 465                         .port_num = priv->port,
 466                 };
 467
 468                 DEBUG("using indirection table %u for hash RX queue %u type %d",
 469                       j, i, type);
 470                 *hash_rxq = (struct hash_rxq){
 471                         .priv = priv,
 472                         .qp = ibv_exp_create_qp(priv->ctx, &qp_init_attr),
 473                         .type = type,
 474                 };
 475                 if (hash_rxq->qp == NULL) {
 476                         err = (errno ? errno : EINVAL);
 477                         ERROR("Hash RX QP creation failure: %s",
 478                               strerror(err));
 479                         goto error;
 480                 }
 481                 if (++k < ind_table_init[j].hash_types_n)
 482                         continue;
 483                 /* Switch to the next indirection table and reset hash RX
 484                  * queue type array index. */
 485                 ++j;
 486                 k = 0;
 487         }
 488         priv->ind_tables = ind_tables;
 489         priv->ind_tables_n = ind_tables_n;
 490         priv->hash_rxqs = hash_rxqs;
 491         priv->hash_rxqs_n = hash_rxqs_n;
 492         assert(err == 0);
 493         return 0;
 494 error:
 495         if (hash_rxqs != NULL) {
 496                 for (i = 0; (i != hash_rxqs_n); ++i) {
 497                         struct ibv_qp *qp = (*hash_rxqs)[i].qp;
 498
 499                         if (qp == NULL)
 500                                 continue;
 501                         claim_zero(ibv_destroy_qp(qp));
 502                 }
 503                 rte_free(hash_rxqs);
 504         }
 505         if (ind_tables != NULL) {
 506                 for (j = 0; (j != ind_tables_n); ++j) {
 507                         struct ibv_exp_rwq_ind_table *ind_table =
 508                                 (*ind_tables)[j];
 509
 510                         if (ind_table == NULL)
 511                                 continue;
 512                         claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 513                 }
 514                 rte_free(ind_tables);
 515         }
 516         return err;
 517 }
 518
 519 /**
 520  * Clean up hash RX queues and indirection table.
 521  *
 522  * @param priv
 523  *   Pointer to private structure.
 524  */
 525 void
 526 priv_destroy_hash_rxqs(struct priv *priv)
 527 {
 528         unsigned int i;
 529
 530         DEBUG("destroying %u hash RX queues", priv->hash_rxqs_n);
 531         if (priv->hash_rxqs_n == 0) {
 532                 assert(priv->hash_rxqs == NULL);
 533                 assert(priv->ind_tables == NULL);
 534                 return;
 535         }
 536         for (i = 0; (i != priv->hash_rxqs_n); ++i) {
 537                 struct hash_rxq *hash_rxq = &(*priv->hash_rxqs)[i];
 538                 unsigned int j, k;
 539
 540                 assert(hash_rxq->priv == priv);
 541                 assert(hash_rxq->qp != NULL);
 542                 /* Also check that there are no remaining flows. */
 543                 for (j = 0; (j != RTE_DIM(hash_rxq->special_flow)); ++j)
 544                         for (k = 0;
 545                              (k != RTE_DIM(hash_rxq->special_flow[j]));
 546                              ++k)
 547                                 assert(hash_rxq->special_flow[j][k] == NULL);
 548                 for (j = 0; (j != RTE_DIM(hash_rxq->mac_flow)); ++j)
 549                         for (k = 0; (k != RTE_DIM(hash_rxq->mac_flow[j])); ++k)
 550                                 assert(hash_rxq->mac_flow[j][k] == NULL);
 551                 claim_zero(ibv_destroy_qp(hash_rxq->qp));
 552         }
 553         priv->hash_rxqs_n = 0;
 554         rte_free(priv->hash_rxqs);
 555         priv->hash_rxqs = NULL;
 556         for (i = 0; (i != priv->ind_tables_n); ++i) {
 557                 struct ibv_exp_rwq_ind_table *ind_table =
 558                         (*priv->ind_tables)[i];
 559
 560                 assert(ind_table != NULL);
 561                 claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 562         }
 563         priv->ind_tables_n = 0;
 564         rte_free(priv->ind_tables);
 565         priv->ind_tables = NULL;
 566 }
 567
 568 /**
 569  * Check whether a given flow type is allowed.
 570  *
 571  * @param priv
 572  *   Pointer to private structure.
 573  * @param type
 574  *   Flow type to check.
 575  *
 576  * @return
 577  *   Nonzero if the given flow type is allowed.
 578  */
 579 int
 580 priv_allow_flow_type(struct priv *priv, enum hash_rxq_flow_type type)
 581 {
 582         /* Only FLOW_TYPE_PROMISC is allowed when promiscuous mode
 583          * has been requested. */
 584         if (priv->promisc_req)
 585                 return type == HASH_RXQ_FLOW_TYPE_PROMISC;
 586         switch (type) {
 587         case HASH_RXQ_FLOW_TYPE_PROMISC:
 588                 return !!priv->promisc_req;
 589         case HASH_RXQ_FLOW_TYPE_ALLMULTI:
 590                 return !!priv->allmulti_req;
 591         case HASH_RXQ_FLOW_TYPE_BROADCAST:
 592         case HASH_RXQ_FLOW_TYPE_IPV6MULTI:
 593                 /* If allmulti is enabled, broadcast and ipv6multi
 594                  * are unnecessary. */
 595                 return !priv->allmulti_req;
 596         case HASH_RXQ_FLOW_TYPE_MAC:
 597                 return 1;
 598         default:
 599                 /* Unsupported flow type is not allowed. */
 600                 return 0;
 601         }
 602         return 0;
 603 }
 604
 605 /**
 606  * Automatically enable/disable flows according to configuration.
 607  *
 608  * @param priv
 609  *   Private structure.
 610  *
 611  * @return
 612  *   0 on success, errno value on failure.
 613  */
 614 int
 615 priv_rehash_flows(struct priv *priv)
 616 {
 617         enum hash_rxq_flow_type i;
 618
 619         for (i = HASH_RXQ_FLOW_TYPE_PROMISC;
 620                         i != RTE_DIM((*priv->hash_rxqs)[0].special_flow);
 621                         ++i)
 622                 if (!priv_allow_flow_type(priv, i)) {
 623                         priv_special_flow_disable(priv, i);
 624                 } else {
 625                         int ret = priv_special_flow_enable(priv, i);
 626
 627                         if (ret)
 628                                 return ret;
 629                 }
 630         if (priv_allow_flow_type(priv, HASH_RXQ_FLOW_TYPE_MAC))
 631                 return priv_mac_addrs_enable(priv);
 632         priv_mac_addrs_disable(priv);
 633         return 0;
 634 }
 635
 636 /**
 637  * Allocate RX queue elements.
 638  *
 639  * @param rxq_ctrl
 640  *   Pointer to RX queue structure.
 641  * @param elts_n
 642  *   Number of elements to allocate.
 643  *
 644  * @return
 645  *   0 on success, errno value on failure.
 646  */
 647 static int
 648 rxq_alloc_elts(struct rxq_ctrl *rxq_ctrl, unsigned int elts_n)
 649 {
 650         const unsigned int sges_n = 1 << rxq_ctrl->rxq.sges_n;
 651         unsigned int i;
 652         int ret = 0;
 653
 654         /* Iterate on segments. */
 655         for (i = 0; (i != elts_n); ++i) {
 656                 struct rte_mbuf *buf;
 657                 volatile struct mlx5_wqe_data_seg *scat =
 658                         &(*rxq_ctrl->rxq.wqes)[i];
 659
 660                 buf = rte_pktmbuf_alloc(rxq_ctrl->rxq.mp);
 661                 if (buf == NULL) {
 662                         ERROR("%p: empty mbuf pool", (void *)rxq_ctrl);
 663                         ret = ENOMEM;
 664                         goto error;
 665                 }
 666                 /* Headroom is reserved by rte_pktmbuf_alloc(). */
 667                 assert(DATA_OFF(buf) == RTE_PKTMBUF_HEADROOM);
 668                 /* Buffer is supposed to be empty. */
 669                 assert(rte_pktmbuf_data_len(buf) == 0);
 670                 assert(rte_pktmbuf_pkt_len(buf) == 0);
 671                 assert(!buf->next);
 672                 /* Only the first segment keeps headroom. */
 673                 if (i % sges_n)
 674                         SET_DATA_OFF(buf, 0);
 675                 PORT(buf) = rxq_ctrl->rxq.port_id;
 676                 DATA_LEN(buf) = rte_pktmbuf_tailroom(buf);
 677                 PKT_LEN(buf) = DATA_LEN(buf);
 678                 NB_SEGS(buf) = 1;
 679                 /* scat->addr must be able to store a pointer. */
 680                 assert(sizeof(scat->addr) >= sizeof(uintptr_t));
 681                 *scat = (struct mlx5_wqe_data_seg){
 682                         .addr = htonll(rte_pktmbuf_mtod(buf, uintptr_t)),
 683                         .byte_count = htonl(DATA_LEN(buf)),
 684                         .lkey = htonl(rxq_ctrl->mr->lkey),
 685                 };
 686                 (*rxq_ctrl->rxq.elts)[i] = buf;
 687         }
 688         if (rxq_check_vec_support(&rxq_ctrl->rxq) > 0) {
 689                 struct rxq *rxq = &rxq_ctrl->rxq;
 690                 struct rte_mbuf *mbuf_init = &rxq->fake_mbuf;
 691
 692                 assert(rxq->elts_n == rxq->cqe_n);
 693                 /* Initialize default rearm_data for vPMD. */
 694                 mbuf_init->data_off = RTE_PKTMBUF_HEADROOM;
 695                 rte_mbuf_refcnt_set(mbuf_init, 1);
 696                 mbuf_init->nb_segs = 1;
 697                 mbuf_init->port = rxq->port_id;
 698                 /*
 699                  * prevent compiler reordering:
 700                  * rearm_data covers previous fields.
 701                  */
 702                 rte_compiler_barrier();
 703                 rxq->mbuf_initializer = *(uint64_t *)&mbuf_init->rearm_data;
 704                 /* Padding with a fake mbuf for vectorized Rx. */
 705                 for (i = 0; i < MLX5_VPMD_DESCS_PER_LOOP; ++i)
 706                         (*rxq->elts)[elts_n + i] = &rxq->fake_mbuf;
 707         }
 708         DEBUG("%p: allocated and configured %u segments (max %u packets)",
 709               (void *)rxq_ctrl, elts_n, elts_n / (1 << rxq_ctrl->rxq.sges_n));
 710         assert(ret == 0);
 711         return 0;
 712 error:
 713         elts_n = i;
 714         for (i = 0; (i != elts_n); ++i) {
 715                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 716                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 717                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 718         }
 719         DEBUG("%p: failed, freed everything", (void *)rxq_ctrl);
 720         assert(ret > 0);
 721         return ret;
 722 }
 723
 724 /**
 725  * Free RX queue elements.
 726  *
 727  * @param rxq_ctrl
 728  *   Pointer to RX queue structure.
 729  */
 730 static void
 731 rxq_free_elts(struct rxq_ctrl *rxq_ctrl)
 732 {
 733         struct rxq *rxq = &rxq_ctrl->rxq;
 734         const uint16_t q_n = (1 << rxq->elts_n);
 735         const uint16_t q_mask = q_n - 1;
 736         uint16_t used = q_n - (rxq->rq_ci - rxq->rq_pi);
 737         uint16_t i;
 738
 739         DEBUG("%p: freeing WRs", (void *)rxq_ctrl);
 740         if (rxq->elts == NULL)
 741                 return;
 742         /**
 743          * Some mbuf in the Ring belongs to the application.  They cannot be
 744          * freed.
 745          */
 746         if (rxq_check_vec_support(rxq) > 0) {
 747                 for (i = 0; i < used; ++i)
 748                         (*rxq->elts)[(rxq->rq_ci + i) & q_mask] = NULL;
 749                 rxq->rq_pi = rxq->rq_ci;
 750         }
 751         for (i = 0; (i != (1u << rxq->elts_n)); ++i) {
 752                 if ((*rxq->elts)[i] != NULL)
 753                         rte_pktmbuf_free_seg((*rxq->elts)[i]);
 754                 (*rxq->elts)[i] = NULL;
 755         }
 756 }
 757
 758 /**
 759  * Clean up a RX queue.
 760  *
 761  * Destroy objects, free allocated memory and reset the structure for reuse.
 762  *
 763  * @param rxq_ctrl
 764  *   Pointer to RX queue structure.
 765  */
 766 void
 767 rxq_cleanup(struct rxq_ctrl *rxq_ctrl)
 768 {
 769         DEBUG("cleaning up %p", (void *)rxq_ctrl);
 770         rxq_free_elts(rxq_ctrl);
 771         if (rxq_ctrl->fdir_queue != NULL)
 772                 priv_fdir_queue_destroy(rxq_ctrl->priv, rxq_ctrl->fdir_queue);
 773         if (rxq_ctrl->wq != NULL)
 774                 claim_zero(ibv_exp_destroy_wq(rxq_ctrl->wq));
 775         if (rxq_ctrl->cq != NULL)
 776                 claim_zero(ibv_destroy_cq(rxq_ctrl->cq));
 777         if (rxq_ctrl->channel != NULL)
 778                 claim_zero(ibv_destroy_comp_channel(rxq_ctrl->channel));
 779         if (rxq_ctrl->mr != NULL)
 780                 claim_zero(ibv_dereg_mr(rxq_ctrl->mr));
 781         memset(rxq_ctrl, 0, sizeof(*rxq_ctrl));
 782 }
 783
 784 /**
 785  * Initialize RX queue.
 786  *
 787  * @param tmpl
 788  *   Pointer to RX queue control template.
 789  *
 790  * @return
 791  *   0 on success, errno value on failure.
 792  */
 793 static inline int
 794 rxq_setup(struct rxq_ctrl *tmpl)
 795 {
 796         struct ibv_cq *ibcq = tmpl->cq;
 797         struct ibv_mlx5_cq_info cq_info;
 798         struct mlx5_rwq *rwq = container_of(tmpl->wq, struct mlx5_rwq, wq);
 799         const uint16_t desc_n =
 800                 (1 << tmpl->rxq.elts_n) + tmpl->priv->rx_vec_en *
 801                 MLX5_VPMD_DESCS_PER_LOOP;
 802         struct rte_mbuf *(*elts)[desc_n] =
 803                 rte_calloc_socket("RXQ", 1, sizeof(*elts), 0, tmpl->socket);
 804         if (ibv_mlx5_exp_get_cq_info(ibcq, &cq_info)) {
 805                 ERROR("Unable to query CQ info. check your OFED.");
 806                 return ENOTSUP;
 807         }
 808         if (cq_info.cqe_size != RTE_CACHE_LINE_SIZE) {
 809                 ERROR("Wrong MLX5_CQE_SIZE environment variable value: "
 810                       "it should be set to %u", RTE_CACHE_LINE_SIZE);
 811                 return EINVAL;
 812         }
 813         if (elts == NULL)
 814                 return ENOMEM;
 815         tmpl->rxq.rq_db = rwq->rq.db;
 816         tmpl->rxq.cqe_n = log2above(cq_info.cqe_cnt);
 817         tmpl->rxq.cq_ci = 0;
 818         tmpl->rxq.rq_ci = 0;
 819         tmpl->rxq.rq_pi = 0;
 820         tmpl->rxq.cq_db = cq_info.dbrec;
 821         tmpl->rxq.wqes =
 822                 (volatile struct mlx5_wqe_data_seg (*)[])
 823                 (uintptr_t)rwq->rq.buff;
 824         tmpl->rxq.cqes =
 825                 (volatile struct mlx5_cqe (*)[])
 826                 (uintptr_t)cq_info.buf;
 827         tmpl->rxq.elts = elts;
 828         return 0;
 829 }
 830
 831 /**
 832  * Configure a RX queue.
 833  *
 834  * @param dev
 835  *   Pointer to Ethernet device structure.
 836  * @param rxq_ctrl
 837  *   Pointer to RX queue structure.
 838  * @param desc
 839  *   Number of descriptors to configure in queue.
 840  * @param socket
 841  *   NUMA socket on which memory must be allocated.
 842  * @param[in] conf
 843  *   Thresholds parameters.
 844  * @param mp
 845  *   Memory pool for buffer allocations.
 846  *
 847  * @return
 848  *   0 on success, errno value on failure.
 849  */
 850 static int
 851 rxq_ctrl_setup(struct rte_eth_dev *dev, struct rxq_ctrl *rxq_ctrl,
 852                uint16_t desc, unsigned int socket,
 853                const struct rte_eth_rxconf *conf, struct rte_mempool *mp)
 854 {
 855         struct priv *priv = dev->data->dev_private;
 856         struct rxq_ctrl tmpl = {
 857                 .priv = priv,
 858                 .socket = socket,
 859                 .rxq = {
 860                         .elts_n = log2above(desc),
 861                         .mp = mp,
 862                         .rss_hash = priv->rxqs_n > 1,
 863                 },
 864         };
 865         struct ibv_exp_wq_attr mod;
 866         union {
 867                 struct ibv_exp_cq_init_attr cq;
 868                 struct ibv_exp_wq_init_attr wq;
 869                 struct ibv_exp_cq_attr cq_attr;
 870         } attr;
 871         unsigned int mb_len = rte_pktmbuf_data_room_size(mp);
 872         unsigned int cqe_n = desc - 1;
 873         const uint16_t desc_n =
 874                 desc + priv->rx_vec_en * MLX5_VPMD_DESCS_PER_LOOP;
 875         struct rte_mbuf *(*elts)[desc_n] = NULL;
 876         int ret = 0;
 877
 878         (void)conf; /* Thresholds configuration (ignored). */
 879         /* Enable scattered packets support for this queue if necessary. */
 880         assert(mb_len >= RTE_PKTMBUF_HEADROOM);
 881         if (dev->data->dev_conf.rxmode.max_rx_pkt_len <=
 882             (mb_len - RTE_PKTMBUF_HEADROOM)) {
 883                 tmpl.rxq.sges_n = 0;
 884         } else if (dev->data->dev_conf.rxmode.enable_scatter) {
 885                 unsigned int size =
 886                         RTE_PKTMBUF_HEADROOM +
 887                         dev->data->dev_conf.rxmode.max_rx_pkt_len;
 888                 unsigned int sges_n;
 889
 890                 /*
 891                  * Determine the number of SGEs needed for a full packet
 892                  * and round it to the next power of two.
 893                  */
 894                 sges_n = log2above((size / mb_len) + !!(size % mb_len));
 895                 tmpl.rxq.sges_n = sges_n;
 896                 /* Make sure rxq.sges_n did not overflow. */
 897                 size = mb_len * (1 << tmpl.rxq.sges_n);
 898                 size -= RTE_PKTMBUF_HEADROOM;
 899                 if (size < dev->data->dev_conf.rxmode.max_rx_pkt_len) {
 900                         ERROR("%p: too many SGEs (%u) needed to handle"
 901                               " requested maximum packet size %u",
 902                               (void *)dev,
 903                               1 << sges_n,
 904                               dev->data->dev_conf.rxmode.max_rx_pkt_len);
 905                         return EOVERFLOW;
 906                 }
 907         } else {
 908                 WARN("%p: the requested maximum Rx packet size (%u) is"
 909                      " larger than a single mbuf (%u) and scattered"
 910                      " mode has not been requested",
 911                      (void *)dev,
 912                      dev->data->dev_conf.rxmode.max_rx_pkt_len,
 913                      mb_len - RTE_PKTMBUF_HEADROOM);
 914         }
 915         DEBUG("%p: maximum number of segments per packet: %u",
 916               (void *)dev, 1 << tmpl.rxq.sges_n);
 917         if (desc % (1 << tmpl.rxq.sges_n)) {
 918                 ERROR("%p: number of RX queue descriptors (%u) is not a"
 919                       " multiple of SGEs per packet (%u)",
 920                       (void *)dev,
 921                       desc,
 922                       1 << tmpl.rxq.sges_n);
 923                 return EINVAL;
 924         }
 925         /* Toggle RX checksum offload if hardware supports it. */
 926         if (priv->hw_csum)
 927                 tmpl.rxq.csum = !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 928         if (priv->hw_csum_l2tun)
 929                 tmpl.rxq.csum_l2tun =
 930                         !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 931         /* Use the entire RX mempool as the memory region. */
 932         tmpl.mr = mlx5_mp2mr(priv->pd, mp);
 933         if (tmpl.mr == NULL) {
 934                 ret = EINVAL;
 935                 ERROR("%p: MR creation failure: %s",
 936                       (void *)dev, strerror(ret));
 937                 goto error;
 938         }
 939         if (dev->data->dev_conf.intr_conf.rxq) {
 940                 tmpl.channel = ibv_create_comp_channel(priv->ctx);
 941                 if (tmpl.channel == NULL) {
 942                         ret = ENOMEM;
 943                         ERROR("%p: Rx interrupt completion channel creation"
 944                               " failure: %s",
 945                               (void *)dev, strerror(ret));
 946                         goto error;
 947                 }
 948         }
 949         attr.cq = (struct ibv_exp_cq_init_attr){
 950                 .comp_mask = 0,
 951         };
 952         if (priv->cqe_comp) {
 953                 attr.cq.comp_mask |= IBV_EXP_CQ_INIT_ATTR_FLAGS;
 954                 attr.cq.flags |= IBV_EXP_CQ_COMPRESSED_CQE;
 955                 /*
 956                  * For vectorized Rx, it must not be doubled in order to
 957                  * make cq_ci and rq_ci aligned.
 958                  */
 959                 if (rxq_check_vec_support(&tmpl.rxq) < 0)
 960                         cqe_n = (desc * 2) - 1; /* Double the number of CQEs. */
 961         }
 962         tmpl.cq = ibv_exp_create_cq(priv->ctx, cqe_n, NULL, tmpl.channel, 0,
 963                                     &attr.cq);
 964         if (tmpl.cq == NULL) {
 965                 ret = ENOMEM;
 966                 ERROR("%p: CQ creation failure: %s",
 967                       (void *)dev, strerror(ret));
 968                 goto error;
 969         }
 970         DEBUG("priv->device_attr.max_qp_wr is %d",
 971               priv->device_attr.max_qp_wr);
 972         DEBUG("priv->device_attr.max_sge is %d",
 973               priv->device_attr.max_sge);
 974         /* Configure VLAN stripping. */
 975         tmpl.rxq.vlan_strip = (priv->hw_vlan_strip &&
 976                                !!dev->data->dev_conf.rxmode.hw_vlan_strip);
 977         attr.wq = (struct ibv_exp_wq_init_attr){
 978                 .wq_context = NULL, /* Could be useful in the future. */
 979                 .wq_type = IBV_EXP_WQT_RQ,
 980                 /* Max number of outstanding WRs. */
 981                 .max_recv_wr = desc >> tmpl.rxq.sges_n,
 982                 /* Max number of scatter/gather elements in a WR. */
 983                 .max_recv_sge = 1 << tmpl.rxq.sges_n,
 984                 .pd = priv->pd,
 985                 .cq = tmpl.cq,
 986                 .comp_mask =
 987                         IBV_EXP_CREATE_WQ_VLAN_OFFLOADS |
 988                         0,
 989                 .vlan_offloads = (tmpl.rxq.vlan_strip ?
 990                                   IBV_EXP_RECEIVE_WQ_CVLAN_STRIP :
 991                                   0),
 992         };
 993         /* By default, FCS (CRC) is stripped by hardware. */
 994         if (dev->data->dev_conf.rxmode.hw_strip_crc) {
 995                 tmpl.rxq.crc_present = 0;
 996         } else if (priv->hw_fcs_strip) {
 997                 /* Ask HW/Verbs to leave CRC in place when supported. */
 998                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_SCATTER_FCS;
 999                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1000                 tmpl.rxq.crc_present = 1;
1001         } else {
1002                 WARN("%p: CRC stripping has been disabled but will still"
1003                      " be performed by hardware, make sure MLNX_OFED and"
1004                      " firmware are up to date",
1005                      (void *)dev);
1006                 tmpl.rxq.crc_present = 0;
1007         }
1008         DEBUG("%p: CRC stripping is %s, %u bytes will be subtracted from"
1009               " incoming frames to hide it",
1010               (void *)dev,
1011               tmpl.rxq.crc_present ? "disabled" : "enabled",
1012               tmpl.rxq.crc_present << 2);
1013         if (!mlx5_getenv_int("MLX5_PMD_ENABLE_PADDING"))
1014                 ; /* Nothing else to do. */
1015         else if (priv->hw_padding) {
1016                 INFO("%p: enabling packet padding on queue %p",
1017                      (void *)dev, (void *)rxq_ctrl);
1018                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_RX_END_PADDING;
1019                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1020         } else
1021                 WARN("%p: packet padding has been requested but is not"
1022                      " supported, make sure MLNX_OFED and firmware are"
1023                      " up to date",
1024                      (void *)dev);
1025
1026         tmpl.wq = ibv_exp_create_wq(priv->ctx, &attr.wq);
1027         if (tmpl.wq == NULL) {
1028                 ret = (errno ? errno : EINVAL);
1029                 ERROR("%p: WQ creation failure: %s",
1030                       (void *)dev, strerror(ret));
1031                 goto error;
1032         }
1033         /*
1034          * Make sure number of WRs*SGEs match expectations since a queue
1035          * cannot allocate more than "desc" buffers.
1036          */
1037         if (((int)attr.wq.max_recv_wr != (desc >> tmpl.rxq.sges_n)) ||
1038             ((int)attr.wq.max_recv_sge != (1 << tmpl.rxq.sges_n))) {
1039                 ERROR("%p: requested %u*%u but got %u*%u WRs*SGEs",
1040                       (void *)dev,
1041                       (desc >> tmpl.rxq.sges_n), (1 << tmpl.rxq.sges_n),
1042                       attr.wq.max_recv_wr, attr.wq.max_recv_sge);
1043                 ret = EINVAL;
1044                 goto error;
1045         }
1046         /* Save port ID. */
1047         tmpl.rxq.port_id = dev->data->port_id;
1048         DEBUG("%p: RTE port ID: %u", (void *)rxq_ctrl, tmpl.rxq.port_id);
1049         /* Change queue state to ready. */
1050         mod = (struct ibv_exp_wq_attr){
1051                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
1052                 .wq_state = IBV_EXP_WQS_RDY,
1053         };
1054         ret = ibv_exp_modify_wq(tmpl.wq, &mod);
1055         if (ret) {
1056                 ERROR("%p: WQ state to IBV_EXP_WQS_RDY failed: %s",
1057                       (void *)dev, strerror(ret));
1058                 goto error;
1059         }
1060         ret = rxq_setup(&tmpl);
1061         if (ret) {
1062                 ERROR("%p: cannot initialize RX queue structure: %s",
1063                       (void *)dev, strerror(ret));
1064                 goto error;
1065         }
1066         ret = rxq_alloc_elts(&tmpl, desc);
1067         if (ret) {
1068                 ERROR("%p: RXQ allocation failed: %s",
1069                       (void *)dev, strerror(ret));
1070                 goto error;
1071         }
1072         /* Clean up rxq in case we're reinitializing it. */
1073         DEBUG("%p: cleaning-up old rxq just in case", (void *)rxq_ctrl);
1074         rxq_cleanup(rxq_ctrl);
1075         /* Move mbuf pointers to dedicated storage area in RX queue. */
1076         elts = (void *)(rxq_ctrl + 1);
1077         rte_memcpy(elts, tmpl.rxq.elts, sizeof(*elts));
1078 #ifndef NDEBUG
1079         memset(tmpl.rxq.elts, 0x55, sizeof(*elts));
1080 #endif
1081         rte_free(tmpl.rxq.elts);
1082         tmpl.rxq.elts = elts;
1083         *rxq_ctrl = tmpl;
1084         /* Update doorbell counter. */
1085         rxq_ctrl->rxq.rq_ci = desc >> rxq_ctrl->rxq.sges_n;
1086         rte_wmb();
1087         *rxq_ctrl->rxq.rq_db = htonl(rxq_ctrl->rxq.rq_ci);
1088         DEBUG("%p: rxq updated with %p", (void *)rxq_ctrl, (void *)&tmpl);
1089         assert(ret == 0);
1090         return 0;
1091 error:
1092         elts = tmpl.rxq.elts;
1093         rxq_cleanup(&tmpl);
1094         rte_free(elts);
1095         assert(ret > 0);
1096         return ret;
1097 }
1098
1099 /**
1100  * DPDK callback to configure a RX queue.
1101  *
1102  * @param dev
1103  *   Pointer to Ethernet device structure.
1104  * @param idx
1105  *   RX queue index.
1106  * @param desc
1107  *   Number of descriptors to configure in queue.
1108  * @param socket
1109  *   NUMA socket on which memory must be allocated.
1110  * @param[in] conf
1111  *   Thresholds parameters.
1112  * @param mp
1113  *   Memory pool for buffer allocations.
1114  *
1115  * @return
1116  *   0 on success, negative errno value on failure.
1117  */
1118 int
1119 mlx5_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
1120                     unsigned int socket, const struct rte_eth_rxconf *conf,
1121                     struct rte_mempool *mp)
1122 {
1123         struct priv *priv = dev->data->dev_private;
1124         struct rxq *rxq = (*priv->rxqs)[idx];
1125         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1126         const uint16_t desc_n =
1127                 desc + priv->rx_vec_en * MLX5_VPMD_DESCS_PER_LOOP;
1128         int ret;
1129
1130         if (mlx5_is_secondary())
1131                 return -E_RTE_SECONDARY;
1132
1133         priv_lock(priv);
1134         if (!rte_is_power_of_2(desc)) {
1135                 desc = 1 << log2above(desc);
1136                 WARN("%p: increased number of descriptors in RX queue %u"
1137                      " to the next power of two (%d)",
1138                      (void *)dev, idx, desc);
1139         }
1140         DEBUG("%p: configuring queue %u for %u descriptors",
1141               (void *)dev, idx, desc);
1142         if (idx >= priv->rxqs_n) {
1143                 ERROR("%p: queue index out of range (%u >= %u)",
1144                       (void *)dev, idx, priv->rxqs_n);
1145                 priv_unlock(priv);
1146                 return -EOVERFLOW;
1147         }
1148         if (rxq != NULL) {
1149                 DEBUG("%p: reusing already allocated queue index %u (%p)",
1150                       (void *)dev, idx, (void *)rxq);
1151                 if (priv->started) {
1152                         priv_unlock(priv);
1153                         return -EEXIST;
1154                 }
1155                 (*priv->rxqs)[idx] = NULL;
1156                 rxq_cleanup(rxq_ctrl);
1157                 /* Resize if rxq size is changed. */
1158                 if (rxq_ctrl->rxq.elts_n != log2above(desc)) {
1159                         rxq_ctrl = rte_realloc(rxq_ctrl,
1160                                                sizeof(*rxq_ctrl) + desc_n *
1161                                                sizeof(struct rte_mbuf *),
1162                                                RTE_CACHE_LINE_SIZE);
1163                         if (!rxq_ctrl) {
1164                                 ERROR("%p: unable to reallocate queue index %u",
1165                                         (void *)dev, idx);
1166                                 priv_unlock(priv);
1167                                 return -ENOMEM;
1168                         }
1169                 }
1170         } else {
1171                 rxq_ctrl = rte_calloc_socket("RXQ", 1, sizeof(*rxq_ctrl) +
1172                                              desc_n *
1173                                              sizeof(struct rte_mbuf *),
1174                                              0, socket);
1175                 if (rxq_ctrl == NULL) {
1176                         ERROR("%p: unable to allocate queue index %u",
1177                               (void *)dev, idx);
1178                         priv_unlock(priv);
1179                         return -ENOMEM;
1180                 }
1181         }
1182         ret = rxq_ctrl_setup(dev, rxq_ctrl, desc, socket, conf, mp);
1183         if (ret)
1184                 rte_free(rxq_ctrl);
1185         else {
1186                 rxq_ctrl->rxq.stats.idx = idx;
1187                 DEBUG("%p: adding RX queue %p to list",
1188                       (void *)dev, (void *)rxq_ctrl);
1189                 (*priv->rxqs)[idx] = &rxq_ctrl->rxq;
1190         }
1191         priv_unlock(priv);
1192         return -ret;
1193 }
1194
1195 /**
1196  * DPDK callback to release a RX queue.
1197  *
1198  * @param dpdk_rxq
1199  *   Generic RX queue pointer.
1200  */
1201 void
1202 mlx5_rx_queue_release(void *dpdk_rxq)
1203 {
1204         struct rxq *rxq = (struct rxq *)dpdk_rxq;
1205         struct rxq_ctrl *rxq_ctrl;
1206         struct priv *priv;
1207         unsigned int i;
1208
1209         if (mlx5_is_secondary())
1210                 return;
1211
1212         if (rxq == NULL)
1213                 return;
1214         rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1215         priv = rxq_ctrl->priv;
1216         priv_lock(priv);
1217         if (priv_flow_rxq_in_use(priv, rxq))
1218                 rte_panic("Rx queue %p is still used by a flow and cannot be"
1219                           " removed\n", (void *)rxq_ctrl);
1220         for (i = 0; (i != priv->rxqs_n); ++i)
1221                 if ((*priv->rxqs)[i] == rxq) {
1222                         DEBUG("%p: removing RX queue %p from list",
1223                               (void *)priv->dev, (void *)rxq_ctrl);
1224                         (*priv->rxqs)[i] = NULL;
1225                         break;
1226                 }
1227         rxq_cleanup(rxq_ctrl);
1228         rte_free(rxq_ctrl);
1229         priv_unlock(priv);
1230 }
1231
1232 /**
1233  * DPDK callback for RX in secondary processes.
1234  *
1235  * This function configures all queues from primary process information
1236  * if necessary before reverting to the normal RX burst callback.
1237  *
1238  * @param dpdk_rxq
1239  *   Generic pointer to RX queue structure.
1240  * @param[out] pkts
1241  *   Array to store received packets.
1242  * @param pkts_n
1243  *   Maximum number of packets in array.
1244  *
1245  * @return
1246  *   Number of packets successfully received (<= pkts_n).
1247  */
1248 uint16_t
1249 mlx5_rx_burst_secondary_setup(void *dpdk_rxq, struct rte_mbuf **pkts,
1250                               uint16_t pkts_n)
1251 {
1252         struct rxq *rxq = dpdk_rxq;
1253         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1254         struct priv *priv = mlx5_secondary_data_setup(rxq_ctrl->priv);
1255         struct priv *primary_priv;
1256         unsigned int index;
1257
1258         if (priv == NULL)
1259                 return 0;
1260         primary_priv =
1261                 mlx5_secondary_data[priv->dev->data->port_id].primary_priv;
1262         /* Look for queue index in both private structures. */
1263         for (index = 0; index != priv->rxqs_n; ++index)
1264                 if (((*primary_priv->rxqs)[index] == rxq) ||
1265                     ((*priv->rxqs)[index] == rxq))
1266                         break;
1267         if (index == priv->rxqs_n)
1268                 return 0;
1269         rxq = (*priv->rxqs)[index];
1270         return priv->dev->rx_pkt_burst(rxq, pkts, pkts_n);
1271 }
1272
1273 /**
1274  * Allocate queue vector and fill epoll fd list for Rx interrupts.
1275  *
1276  * @param priv
1277  *   Pointer to private structure.
1278  *
1279  * @return
1280  *   0 on success, negative on failure.
1281  */
1282 int
1283 priv_rx_intr_vec_enable(struct priv *priv)
1284 {
1285         unsigned int i;
1286         unsigned int rxqs_n = priv->rxqs_n;
1287         unsigned int n = RTE_MIN(rxqs_n, (uint32_t)RTE_MAX_RXTX_INTR_VEC_ID);
1288         unsigned int count = 0;
1289         struct rte_intr_handle *intr_handle = priv->dev->intr_handle;
1290
1291         if (!priv->dev->data->dev_conf.intr_conf.rxq)
1292                 return 0;
1293         priv_rx_intr_vec_disable(priv);
1294         intr_handle->intr_vec = malloc(sizeof(intr_handle->intr_vec[rxqs_n]));
1295         if (intr_handle->intr_vec == NULL) {
1296                 ERROR("failed to allocate memory for interrupt vector,"
1297                       " Rx interrupts will not be supported");
1298                 return -ENOMEM;
1299         }
1300         intr_handle->type = RTE_INTR_HANDLE_EXT;
1301         for (i = 0; i != n; ++i) {
1302                 struct rxq *rxq = (*priv->rxqs)[i];
1303                 struct rxq_ctrl *rxq_ctrl =
1304                         container_of(rxq, struct rxq_ctrl, rxq);
1305                 int fd;
1306                 int flags;
1307                 int rc;
1308
1309                 /* Skip queues that cannot request interrupts. */
1310                 if (!rxq || !rxq_ctrl->channel) {
1311                         /* Use invalid intr_vec[] index to disable entry. */
1312                         intr_handle->intr_vec[i] =
1313                                 RTE_INTR_VEC_RXTX_OFFSET +
1314                                 RTE_MAX_RXTX_INTR_VEC_ID;
1315                         continue;
1316                 }
1317                 if (count >= RTE_MAX_RXTX_INTR_VEC_ID) {
1318                         ERROR("too many Rx queues for interrupt vector size"
1319                               " (%d), Rx interrupts cannot be enabled",
1320                               RTE_MAX_RXTX_INTR_VEC_ID);
1321                         priv_rx_intr_vec_disable(priv);
1322                         return -1;
1323                 }
1324                 fd = rxq_ctrl->channel->fd;
1325                 flags = fcntl(fd, F_GETFL);
1326                 rc = fcntl(fd, F_SETFL, flags | O_NONBLOCK);
1327                 if (rc < 0) {
1328                         ERROR("failed to make Rx interrupt file descriptor"
1329                               " %d non-blocking for queue index %d", fd, i);
1330                         priv_rx_intr_vec_disable(priv);
1331                         return -1;
1332                 }
1333                 intr_handle->intr_vec[i] = RTE_INTR_VEC_RXTX_OFFSET + count;
1334                 intr_handle->efds[count] = fd;
1335                 count++;
1336         }
1337         if (!count)
1338                 priv_rx_intr_vec_disable(priv);
1339         else
1340                 intr_handle->nb_efd = count;
1341         return 0;
1342 }
1343
1344 /**
1345  * Clean up Rx interrupts handler.
1346  *
1347  * @param priv
1348  *   Pointer to private structure.
1349  */
1350 void
1351 priv_rx_intr_vec_disable(struct priv *priv)
1352 {
1353         struct rte_intr_handle *intr_handle = priv->dev->intr_handle;
1354
1355         rte_intr_free_epoll_fd(intr_handle);
1356         free(intr_handle->intr_vec);
1357         intr_handle->nb_efd = 0;
1358         intr_handle->intr_vec = NULL;
1359 }
1360
1361 #ifdef HAVE_UPDATE_CQ_CI
1362
1363 /**
1364  * DPDK callback for Rx queue interrupt enable.
1365  *
1366  * @param dev
1367  *   Pointer to Ethernet device structure.
1368  * @param rx_queue_id
1369  *   Rx queue number.
1370  *
1371  * @return
1372  *   0 on success, negative on failure.
1373  */
1374 int
1375 mlx5_rx_intr_enable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1376 {
1377         struct priv *priv = mlx5_get_priv(dev);
1378         struct rxq *rxq = (*priv->rxqs)[rx_queue_id];
1379         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1380         int ret;
1381
1382         if (!rxq || !rxq_ctrl->channel) {
1383                 ret = EINVAL;
1384         } else {
1385                 ibv_mlx5_exp_update_cq_ci(rxq_ctrl->cq, rxq->cq_ci);
1386                 ret = ibv_req_notify_cq(rxq_ctrl->cq, 0);
1387         }
1388         if (ret)
1389                 WARN("unable to arm interrupt on rx queue %d", rx_queue_id);
1390         return -ret;
1391 }
1392
1393 /**
1394  * DPDK callback for Rx queue interrupt disable.
1395  *
1396  * @param dev
1397  *   Pointer to Ethernet device structure.
1398  * @param rx_queue_id
1399  *   Rx queue number.
1400  *
1401  * @return
1402  *   0 on success, negative on failure.
1403  */
1404 int
1405 mlx5_rx_intr_disable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1406 {
1407         struct priv *priv = mlx5_get_priv(dev);
1408         struct rxq *rxq = (*priv->rxqs)[rx_queue_id];
1409         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1410         struct ibv_cq *ev_cq;
1411         void *ev_ctx;
1412         int ret;
1413
1414         if (!rxq || !rxq_ctrl->channel) {
1415                 ret = EINVAL;
1416         } else {
1417                 ret = ibv_get_cq_event(rxq_ctrl->cq->channel, &ev_cq, &ev_ctx);
1418                 if (ret || ev_cq != rxq_ctrl->cq)
1419                         ret = EINVAL;
1420         }
1421         if (ret)
1422                 WARN("unable to disable interrupt on rx queue %d",
1423                      rx_queue_id);
1424         else
1425                 ibv_ack_cq_events(rxq_ctrl->cq, 1);
1426         return -ret;
1427 }
1428
1429 #endif /* HAVE_UPDATE_CQ_CI */