drivers/net/mlx5/mlx5_rxq.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2015 6WIND S.A.
   5  *   Copyright 2015 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <stddef.h>
  35 #include <assert.h>
  36 #include <errno.h>
  37 #include <string.h>
  38 #include <stdint.h>
  39 #include <fcntl.h>
  40
  41 /* Verbs header. */
  42 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  43 #ifdef PEDANTIC
  44 #pragma GCC diagnostic ignored "-Wpedantic"
  45 #endif
  46 #include <infiniband/verbs.h>
  47 #include <infiniband/arch.h>
  48 #include <infiniband/mlx5_hw.h>
  49 #ifdef PEDANTIC
  50 #pragma GCC diagnostic error "-Wpedantic"
  51 #endif
  52
  53 /* DPDK headers don't like -pedantic. */
  54 #ifdef PEDANTIC
  55 #pragma GCC diagnostic ignored "-Wpedantic"
  56 #endif
  57 #include <rte_mbuf.h>
  58 #include <rte_malloc.h>
  59 #include <rte_ethdev.h>
  60 #include <rte_common.h>
  61 #include <rte_interrupts.h>
  62 #include <rte_debug.h>
  63 #ifdef PEDANTIC
  64 #pragma GCC diagnostic error "-Wpedantic"
  65 #endif
  66
  67 #include "mlx5.h"
  68 #include "mlx5_rxtx.h"
  69 #include "mlx5_utils.h"
  70 #include "mlx5_autoconf.h"
  71 #include "mlx5_defs.h"
  72
  73 /* Initialization data for hash RX queues. */
  74 const struct hash_rxq_init hash_rxq_init[] = {
  75         [HASH_RXQ_TCPV4] = {
  76                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  77                                 IBV_EXP_RX_HASH_DST_IPV4 |
  78                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
  79                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
  80                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_TCP,
  81                 .flow_priority = 0,
  82                 .flow_spec.tcp_udp = {
  83                         .type = IBV_EXP_FLOW_SPEC_TCP,
  84                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  85                 },
  86                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
  87         },
  88         [HASH_RXQ_UDPV4] = {
  89                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  90                                 IBV_EXP_RX_HASH_DST_IPV4 |
  91                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
  92                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
  93                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_UDP,
  94                 .flow_priority = 0,
  95                 .flow_spec.tcp_udp = {
  96                         .type = IBV_EXP_FLOW_SPEC_UDP,
  97                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  98                 },
  99                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
 100         },
 101         [HASH_RXQ_IPV4] = {
 102                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
 103                                 IBV_EXP_RX_HASH_DST_IPV4),
 104                 .dpdk_rss_hf = (ETH_RSS_IPV4 |
 105                                 ETH_RSS_FRAG_IPV4),
 106                 .flow_priority = 1,
 107                 .flow_spec.ipv4 = {
 108                         .type = IBV_EXP_FLOW_SPEC_IPV4,
 109                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv4),
 110                 },
 111                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 112         },
 113         [HASH_RXQ_TCPV6] = {
 114                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 115                                 IBV_EXP_RX_HASH_DST_IPV6 |
 116                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
 117                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
 118                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_TCP,
 119                 .flow_priority = 0,
 120                 .flow_spec.tcp_udp = {
 121                         .type = IBV_EXP_FLOW_SPEC_TCP,
 122                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 123                 },
 124                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 125         },
 126         [HASH_RXQ_UDPV6] = {
 127                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 128                                 IBV_EXP_RX_HASH_DST_IPV6 |
 129                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
 130                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
 131                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_UDP,
 132                 .flow_priority = 0,
 133                 .flow_spec.tcp_udp = {
 134                         .type = IBV_EXP_FLOW_SPEC_UDP,
 135                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 136                 },
 137                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 138         },
 139         [HASH_RXQ_IPV6] = {
 140                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 141                                 IBV_EXP_RX_HASH_DST_IPV6),
 142                 .dpdk_rss_hf = (ETH_RSS_IPV6 |
 143                                 ETH_RSS_FRAG_IPV6),
 144                 .flow_priority = 1,
 145                 .flow_spec.ipv6 = {
 146                         .type = IBV_EXP_FLOW_SPEC_IPV6,
 147                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv6),
 148                 },
 149                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 150         },
 151         [HASH_RXQ_ETH] = {
 152                 .hash_fields = 0,
 153                 .dpdk_rss_hf = 0,
 154                 .flow_priority = 2,
 155                 .flow_spec.eth = {
 156                         .type = IBV_EXP_FLOW_SPEC_ETH,
 157                         .size = sizeof(hash_rxq_init[0].flow_spec.eth),
 158                 },
 159                 .underlayer = NULL,
 160         },
 161 };
 162
 163 /* Number of entries in hash_rxq_init[]. */
 164 const unsigned int hash_rxq_init_n = RTE_DIM(hash_rxq_init);
 165
 166 /* Initialization data for hash RX queue indirection tables. */
 167 static const struct ind_table_init ind_table_init[] = {
 168         {
 169                 .max_size = -1u, /* Superseded by HW limitations. */
 170                 .hash_types =
 171                         1 << HASH_RXQ_TCPV4 |
 172                         1 << HASH_RXQ_UDPV4 |
 173                         1 << HASH_RXQ_IPV4 |
 174                         1 << HASH_RXQ_TCPV6 |
 175                         1 << HASH_RXQ_UDPV6 |
 176                         1 << HASH_RXQ_IPV6 |
 177                         0,
 178                 .hash_types_n = 6,
 179         },
 180         {
 181                 .max_size = 1,
 182                 .hash_types = 1 << HASH_RXQ_ETH,
 183                 .hash_types_n = 1,
 184         },
 185 };
 186
 187 #define IND_TABLE_INIT_N RTE_DIM(ind_table_init)
 188
 189 /* Default RSS hash key also used for ConnectX-3. */
 190 uint8_t rss_hash_default_key[] = {
 191         0x2c, 0xc6, 0x81, 0xd1,
 192         0x5b, 0xdb, 0xf4, 0xf7,
 193         0xfc, 0xa2, 0x83, 0x19,
 194         0xdb, 0x1a, 0x3e, 0x94,
 195         0x6b, 0x9e, 0x38, 0xd9,
 196         0x2c, 0x9c, 0x03, 0xd1,
 197         0xad, 0x99, 0x44, 0xa7,
 198         0xd9, 0x56, 0x3d, 0x59,
 199         0x06, 0x3c, 0x25, 0xf3,
 200         0xfc, 0x1f, 0xdc, 0x2a,
 201 };
 202
 203 /* Length of the default RSS hash key. */
 204 const size_t rss_hash_default_key_len = sizeof(rss_hash_default_key);
 205
 206 /**
 207  * Populate flow steering rule for a given hash RX queue type using
 208  * information from hash_rxq_init[]. Nothing is written to flow_attr when
 209  * flow_attr_size is not large enough, but the required size is still returned.
 210  *
 211  * @param priv
 212  *   Pointer to private structure.
 213  * @param[out] flow_attr
 214  *   Pointer to flow attribute structure to fill. Note that the allocated
 215  *   area must be larger and large enough to hold all flow specifications.
 216  * @param flow_attr_size
 217  *   Entire size of flow_attr and trailing room for flow specifications.
 218  * @param type
 219  *   Hash RX queue type to use for flow steering rule.
 220  *
 221  * @return
 222  *   Total size of the flow attribute buffer. No errors are defined.
 223  */
 224 size_t
 225 priv_flow_attr(struct priv *priv, struct ibv_exp_flow_attr *flow_attr,
 226                size_t flow_attr_size, enum hash_rxq_type type)
 227 {
 228         size_t offset = sizeof(*flow_attr);
 229         const struct hash_rxq_init *init = &hash_rxq_init[type];
 230
 231         assert(priv != NULL);
 232         assert((size_t)type < RTE_DIM(hash_rxq_init));
 233         do {
 234                 offset += init->flow_spec.hdr.size;
 235                 init = init->underlayer;
 236         } while (init != NULL);
 237         if (offset > flow_attr_size)
 238                 return offset;
 239         flow_attr_size = offset;
 240         init = &hash_rxq_init[type];
 241         *flow_attr = (struct ibv_exp_flow_attr){
 242                 .type = IBV_EXP_FLOW_ATTR_NORMAL,
 243                 /* Priorities < 3 are reserved for flow director. */
 244                 .priority = init->flow_priority + 3,
 245                 .num_of_specs = 0,
 246                 .port = priv->port,
 247                 .flags = 0,
 248         };
 249         do {
 250                 offset -= init->flow_spec.hdr.size;
 251                 memcpy((void *)((uintptr_t)flow_attr + offset),
 252                        &init->flow_spec,
 253                        init->flow_spec.hdr.size);
 254                 ++flow_attr->num_of_specs;
 255                 init = init->underlayer;
 256         } while (init != NULL);
 257         return flow_attr_size;
 258 }
 259
 260 /**
 261  * Convert hash type position in indirection table initializer to
 262  * hash RX queue type.
 263  *
 264  * @param table
 265  *   Indirection table initializer.
 266  * @param pos
 267  *   Hash type position.
 268  *
 269  * @return
 270  *   Hash RX queue type.
 271  */
 272 static enum hash_rxq_type
 273 hash_rxq_type_from_pos(const struct ind_table_init *table, unsigned int pos)
 274 {
 275         enum hash_rxq_type type = HASH_RXQ_TCPV4;
 276
 277         assert(pos < table->hash_types_n);
 278         do {
 279                 if ((table->hash_types & (1 << type)) && (pos-- == 0))
 280                         break;
 281                 ++type;
 282         } while (1);
 283         return type;
 284 }
 285
 286 /**
 287  * Filter out disabled hash RX queue types from ind_table_init[].
 288  *
 289  * @param priv
 290  *   Pointer to private structure.
 291  * @param[out] table
 292  *   Output table.
 293  *
 294  * @return
 295  *   Number of table entries.
 296  */
 297 static unsigned int
 298 priv_make_ind_table_init(struct priv *priv,
 299                          struct ind_table_init (*table)[IND_TABLE_INIT_N])
 300 {
 301         uint64_t rss_hf;
 302         unsigned int i;
 303         unsigned int j;
 304         unsigned int table_n = 0;
 305         /* Mandatory to receive frames not handled by normal hash RX queues. */
 306         unsigned int hash_types_sup = 1 << HASH_RXQ_ETH;
 307
 308         rss_hf = priv->rss_hf;
 309         /* Process other protocols only if more than one queue. */
 310         if (priv->rxqs_n > 1)
 311                 for (i = 0; (i != hash_rxq_init_n); ++i)
 312                         if (rss_hf & hash_rxq_init[i].dpdk_rss_hf)
 313                                 hash_types_sup |= (1 << i);
 314
 315         /* Filter out entries whose protocols are not in the set. */
 316         for (i = 0, j = 0; (i != IND_TABLE_INIT_N); ++i) {
 317                 unsigned int nb;
 318                 unsigned int h;
 319
 320                 /* j is increased only if the table has valid protocols. */
 321                 assert(j <= i);
 322                 (*table)[j] = ind_table_init[i];
 323                 (*table)[j].hash_types &= hash_types_sup;
 324                 for (h = 0, nb = 0; (h != hash_rxq_init_n); ++h)
 325                         if (((*table)[j].hash_types >> h) & 0x1)
 326                                 ++nb;
 327                 (*table)[i].hash_types_n = nb;
 328                 if (nb) {
 329                         ++table_n;
 330                         ++j;
 331                 }
 332         }
 333         return table_n;
 334 }
 335
 336 /**
 337  * Initialize hash RX queues and indirection table.
 338  *
 339  * @param priv
 340  *   Pointer to private structure.
 341  *
 342  * @return
 343  *   0 on success, errno value on failure.
 344  */
 345 int
 346 priv_create_hash_rxqs(struct priv *priv)
 347 {
 348         struct ibv_exp_wq *wqs[priv->reta_idx_n];
 349         struct ind_table_init ind_table_init[IND_TABLE_INIT_N];
 350         unsigned int ind_tables_n =
 351                 priv_make_ind_table_init(priv, &ind_table_init);
 352         unsigned int hash_rxqs_n = 0;
 353         struct hash_rxq (*hash_rxqs)[] = NULL;
 354         struct ibv_exp_rwq_ind_table *(*ind_tables)[] = NULL;
 355         unsigned int i;
 356         unsigned int j;
 357         unsigned int k;
 358         int err = 0;
 359
 360         assert(priv->ind_tables == NULL);
 361         assert(priv->ind_tables_n == 0);
 362         assert(priv->hash_rxqs == NULL);
 363         assert(priv->hash_rxqs_n == 0);
 364         assert(priv->pd != NULL);
 365         assert(priv->ctx != NULL);
 366         if (priv->isolated)
 367                 return 0;
 368         if (priv->rxqs_n == 0)
 369                 return EINVAL;
 370         assert(priv->rxqs != NULL);
 371         if (ind_tables_n == 0) {
 372                 ERROR("all hash RX queue types have been filtered out,"
 373                       " indirection table cannot be created");
 374                 return EINVAL;
 375         }
 376         if (priv->rxqs_n & (priv->rxqs_n - 1)) {
 377                 INFO("%u RX queues are configured, consider rounding this"
 378                      " number to the next power of two for better balancing",
 379                      priv->rxqs_n);
 380                 DEBUG("indirection table extended to assume %u WQs",
 381                       priv->reta_idx_n);
 382         }
 383         for (i = 0; (i != priv->reta_idx_n); ++i) {
 384                 struct rxq_ctrl *rxq_ctrl;
 385
 386                 rxq_ctrl = container_of((*priv->rxqs)[(*priv->reta_idx)[i]],
 387                                         struct rxq_ctrl, rxq);
 388                 wqs[i] = rxq_ctrl->wq;
 389         }
 390         /* Get number of hash RX queues to configure. */
 391         for (i = 0, hash_rxqs_n = 0; (i != ind_tables_n); ++i)
 392                 hash_rxqs_n += ind_table_init[i].hash_types_n;
 393         DEBUG("allocating %u hash RX queues for %u WQs, %u indirection tables",
 394               hash_rxqs_n, priv->rxqs_n, ind_tables_n);
 395         /* Create indirection tables. */
 396         ind_tables = rte_calloc(__func__, ind_tables_n,
 397                                 sizeof((*ind_tables)[0]), 0);
 398         if (ind_tables == NULL) {
 399                 err = ENOMEM;
 400                 ERROR("cannot allocate indirection tables container: %s",
 401                       strerror(err));
 402                 goto error;
 403         }
 404         for (i = 0; (i != ind_tables_n); ++i) {
 405                 struct ibv_exp_rwq_ind_table_init_attr ind_init_attr = {
 406                         .pd = priv->pd,
 407                         .log_ind_tbl_size = 0, /* Set below. */
 408                         .ind_tbl = wqs,
 409                         .comp_mask = 0,
 410                 };
 411                 unsigned int ind_tbl_size = ind_table_init[i].max_size;
 412                 struct ibv_exp_rwq_ind_table *ind_table;
 413
 414                 if (priv->reta_idx_n < ind_tbl_size)
 415                         ind_tbl_size = priv->reta_idx_n;
 416                 ind_init_attr.log_ind_tbl_size = log2above(ind_tbl_size);
 417                 errno = 0;
 418                 ind_table = ibv_exp_create_rwq_ind_table(priv->ctx,
 419                                                          &ind_init_attr);
 420                 if (ind_table != NULL) {
 421                         (*ind_tables)[i] = ind_table;
 422                         continue;
 423                 }
 424                 /* Not clear whether errno is set. */
 425                 err = (errno ? errno : EINVAL);
 426                 ERROR("RX indirection table creation failed with error %d: %s",
 427                       err, strerror(err));
 428                 goto error;
 429         }
 430         /* Allocate array that holds hash RX queues and related data. */
 431         hash_rxqs = rte_calloc(__func__, hash_rxqs_n,
 432                                sizeof((*hash_rxqs)[0]), 0);
 433         if (hash_rxqs == NULL) {
 434                 err = ENOMEM;
 435                 ERROR("cannot allocate hash RX queues container: %s",
 436                       strerror(err));
 437                 goto error;
 438         }
 439         for (i = 0, j = 0, k = 0;
 440              ((i != hash_rxqs_n) && (j != ind_tables_n));
 441              ++i) {
 442                 struct hash_rxq *hash_rxq = &(*hash_rxqs)[i];
 443                 enum hash_rxq_type type =
 444                         hash_rxq_type_from_pos(&ind_table_init[j], k);
 445                 struct rte_eth_rss_conf *priv_rss_conf =
 446                         (*priv->rss_conf)[type];
 447                 struct ibv_exp_rx_hash_conf hash_conf = {
 448                         .rx_hash_function = IBV_EXP_RX_HASH_FUNC_TOEPLITZ,
 449                         .rx_hash_key_len = (priv_rss_conf ?
 450                                             priv_rss_conf->rss_key_len :
 451                                             rss_hash_default_key_len),
 452                         .rx_hash_key = (priv_rss_conf ?
 453                                         priv_rss_conf->rss_key :
 454                                         rss_hash_default_key),
 455                         .rx_hash_fields_mask = hash_rxq_init[type].hash_fields,
 456                         .rwq_ind_tbl = (*ind_tables)[j],
 457                 };
 458                 struct ibv_exp_qp_init_attr qp_init_attr = {
 459                         .max_inl_recv = 0, /* Currently not supported. */
 460                         .qp_type = IBV_QPT_RAW_PACKET,
 461                         .comp_mask = (IBV_EXP_QP_INIT_ATTR_PD |
 462                                       IBV_EXP_QP_INIT_ATTR_RX_HASH),
 463                         .pd = priv->pd,
 464                         .rx_hash_conf = &hash_conf,
 465                         .port_num = priv->port,
 466                 };
 467
 468                 DEBUG("using indirection table %u for hash RX queue %u type %d",
 469                       j, i, type);
 470                 *hash_rxq = (struct hash_rxq){
 471                         .priv = priv,
 472                         .qp = ibv_exp_create_qp(priv->ctx, &qp_init_attr),
 473                         .type = type,
 474                 };
 475                 if (hash_rxq->qp == NULL) {
 476                         err = (errno ? errno : EINVAL);
 477                         ERROR("Hash RX QP creation failure: %s",
 478                               strerror(err));
 479                         goto error;
 480                 }
 481                 if (++k < ind_table_init[j].hash_types_n)
 482                         continue;
 483                 /* Switch to the next indirection table and reset hash RX
 484                  * queue type array index. */
 485                 ++j;
 486                 k = 0;
 487         }
 488         priv->ind_tables = ind_tables;
 489         priv->ind_tables_n = ind_tables_n;
 490         priv->hash_rxqs = hash_rxqs;
 491         priv->hash_rxqs_n = hash_rxqs_n;
 492         assert(err == 0);
 493         return 0;
 494 error:
 495         if (hash_rxqs != NULL) {
 496                 for (i = 0; (i != hash_rxqs_n); ++i) {
 497                         struct ibv_qp *qp = (*hash_rxqs)[i].qp;
 498
 499                         if (qp == NULL)
 500                                 continue;
 501                         claim_zero(ibv_destroy_qp(qp));
 502                 }
 503                 rte_free(hash_rxqs);
 504         }
 505         if (ind_tables != NULL) {
 506                 for (j = 0; (j != ind_tables_n); ++j) {
 507                         struct ibv_exp_rwq_ind_table *ind_table =
 508                                 (*ind_tables)[j];
 509
 510                         if (ind_table == NULL)
 511                                 continue;
 512                         claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 513                 }
 514                 rte_free(ind_tables);
 515         }
 516         return err;
 517 }
 518
 519 /**
 520  * Clean up hash RX queues and indirection table.
 521  *
 522  * @param priv
 523  *   Pointer to private structure.
 524  */
 525 void
 526 priv_destroy_hash_rxqs(struct priv *priv)
 527 {
 528         unsigned int i;
 529
 530         DEBUG("destroying %u hash RX queues", priv->hash_rxqs_n);
 531         if (priv->hash_rxqs_n == 0) {
 532                 assert(priv->hash_rxqs == NULL);
 533                 assert(priv->ind_tables == NULL);
 534                 return;
 535         }
 536         for (i = 0; (i != priv->hash_rxqs_n); ++i) {
 537                 struct hash_rxq *hash_rxq = &(*priv->hash_rxqs)[i];
 538                 unsigned int j, k;
 539
 540                 assert(hash_rxq->priv == priv);
 541                 assert(hash_rxq->qp != NULL);
 542                 /* Also check that there are no remaining flows. */
 543                 for (j = 0; (j != RTE_DIM(hash_rxq->special_flow)); ++j)
 544                         for (k = 0;
 545                              (k != RTE_DIM(hash_rxq->special_flow[j]));
 546                              ++k)
 547                                 assert(hash_rxq->special_flow[j][k] == NULL);
 548                 for (j = 0; (j != RTE_DIM(hash_rxq->mac_flow)); ++j)
 549                         for (k = 0; (k != RTE_DIM(hash_rxq->mac_flow[j])); ++k)
 550                                 assert(hash_rxq->mac_flow[j][k] == NULL);
 551                 claim_zero(ibv_destroy_qp(hash_rxq->qp));
 552         }
 553         priv->hash_rxqs_n = 0;
 554         rte_free(priv->hash_rxqs);
 555         priv->hash_rxqs = NULL;
 556         for (i = 0; (i != priv->ind_tables_n); ++i) {
 557                 struct ibv_exp_rwq_ind_table *ind_table =
 558                         (*priv->ind_tables)[i];
 559
 560                 assert(ind_table != NULL);
 561                 claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 562         }
 563         priv->ind_tables_n = 0;
 564         rte_free(priv->ind_tables);
 565         priv->ind_tables = NULL;
 566 }
 567
 568 /**
 569  * Check whether a given flow type is allowed.
 570  *
 571  * @param priv
 572  *   Pointer to private structure.
 573  * @param type
 574  *   Flow type to check.
 575  *
 576  * @return
 577  *   Nonzero if the given flow type is allowed.
 578  */
 579 int
 580 priv_allow_flow_type(struct priv *priv, enum hash_rxq_flow_type type)
 581 {
 582         /* Only FLOW_TYPE_PROMISC is allowed when promiscuous mode
 583          * has been requested. */
 584         if (priv->promisc_req)
 585                 return type == HASH_RXQ_FLOW_TYPE_PROMISC;
 586         switch (type) {
 587         case HASH_RXQ_FLOW_TYPE_PROMISC:
 588                 return !!priv->promisc_req;
 589         case HASH_RXQ_FLOW_TYPE_ALLMULTI:
 590                 return !!priv->allmulti_req;
 591         case HASH_RXQ_FLOW_TYPE_BROADCAST:
 592         case HASH_RXQ_FLOW_TYPE_IPV6MULTI:
 593                 /* If allmulti is enabled, broadcast and ipv6multi
 594                  * are unnecessary. */
 595                 return !priv->allmulti_req;
 596         case HASH_RXQ_FLOW_TYPE_MAC:
 597                 return 1;
 598         default:
 599                 /* Unsupported flow type is not allowed. */
 600                 return 0;
 601         }
 602         return 0;
 603 }
 604
 605 /**
 606  * Automatically enable/disable flows according to configuration.
 607  *
 608  * @param priv
 609  *   Private structure.
 610  *
 611  * @return
 612  *   0 on success, errno value on failure.
 613  */
 614 int
 615 priv_rehash_flows(struct priv *priv)
 616 {
 617         enum hash_rxq_flow_type i;
 618
 619         for (i = HASH_RXQ_FLOW_TYPE_PROMISC;
 620                         i != RTE_DIM((*priv->hash_rxqs)[0].special_flow);
 621                         ++i)
 622                 if (!priv_allow_flow_type(priv, i)) {
 623                         priv_special_flow_disable(priv, i);
 624                 } else {
 625                         int ret = priv_special_flow_enable(priv, i);
 626
 627                         if (ret)
 628                                 return ret;
 629                 }
 630         if (priv_allow_flow_type(priv, HASH_RXQ_FLOW_TYPE_MAC))
 631                 return priv_mac_addrs_enable(priv);
 632         priv_mac_addrs_disable(priv);
 633         return 0;
 634 }
 635
 636 /**
 637  * Unlike regular Rx function, vPMD Rx doesn't replace mbufs immediately when
 638  * receiving packets. Instead it replaces later in bulk. In rxq->elts[], entries
 639  * from rq_pi to rq_ci are owned by device but the rest is already delivered to
 640  * application. In order not to reuse those mbufs by rxq_alloc_elts(), this
 641  * function must be called to replace used mbufs.
 642  *
 643  * @param rxq
 644  *   Pointer to RX queue structure.
 645  */
 646 static void
 647 rxq_trim_elts(struct rxq *rxq)
 648 {
 649         const uint16_t q_n = (1 << rxq->elts_n);
 650         const uint16_t q_mask = q_n - 1;
 651         uint16_t used = q_n - (rxq->rq_ci - rxq->rq_pi);
 652         uint16_t i;
 653
 654         if (!rxq->trim_elts)
 655                 return;
 656         for (i = 0; i < used; ++i)
 657                 (*rxq->elts)[(rxq->rq_ci + i) & q_mask] = NULL;
 658         rxq->trim_elts = 0;
 659         return;
 660 }
 661
 662 /**
 663  * Allocate RX queue elements.
 664  *
 665  * @param rxq_ctrl
 666  *   Pointer to RX queue structure.
 667  * @param elts_n
 668  *   Number of elements to allocate.
 669  *
 670  * @return
 671  *   0 on success, errno value on failure.
 672  */
 673 static int
 674 rxq_alloc_elts(struct rxq_ctrl *rxq_ctrl, unsigned int elts_n)
 675 {
 676         const unsigned int sges_n = 1 << rxq_ctrl->rxq.sges_n;
 677         unsigned int i;
 678         int ret = 0;
 679
 680         /* Iterate on segments. */
 681         for (i = 0; (i != elts_n); ++i) {
 682                 struct rte_mbuf *buf;
 683                 volatile struct mlx5_wqe_data_seg *scat =
 684                         &(*rxq_ctrl->rxq.wqes)[i];
 685
 686                 buf = rte_pktmbuf_alloc(rxq_ctrl->rxq.mp);
 687                 if (buf == NULL) {
 688                         ERROR("%p: empty mbuf pool", (void *)rxq_ctrl);
 689                         ret = ENOMEM;
 690                         goto error;
 691                 }
 692                 /* Headroom is reserved by rte_pktmbuf_alloc(). */
 693                 assert(DATA_OFF(buf) == RTE_PKTMBUF_HEADROOM);
 694                 /* Buffer is supposed to be empty. */
 695                 assert(rte_pktmbuf_data_len(buf) == 0);
 696                 assert(rte_pktmbuf_pkt_len(buf) == 0);
 697                 assert(!buf->next);
 698                 /* Only the first segment keeps headroom. */
 699                 if (i % sges_n)
 700                         SET_DATA_OFF(buf, 0);
 701                 PORT(buf) = rxq_ctrl->rxq.port_id;
 702                 DATA_LEN(buf) = rte_pktmbuf_tailroom(buf);
 703                 PKT_LEN(buf) = DATA_LEN(buf);
 704                 NB_SEGS(buf) = 1;
 705                 /* scat->addr must be able to store a pointer. */
 706                 assert(sizeof(scat->addr) >= sizeof(uintptr_t));
 707                 *scat = (struct mlx5_wqe_data_seg){
 708                         .addr = htonll(rte_pktmbuf_mtod(buf, uintptr_t)),
 709                         .byte_count = htonl(DATA_LEN(buf)),
 710                         .lkey = htonl(rxq_ctrl->mr->lkey),
 711                 };
 712                 (*rxq_ctrl->rxq.elts)[i] = buf;
 713         }
 714         if (rxq_check_vec_support(&rxq_ctrl->rxq) > 0) {
 715                 struct rxq *rxq = &rxq_ctrl->rxq;
 716                 struct rte_mbuf *mbuf_init = &rxq->fake_mbuf;
 717
 718                 assert(rxq->elts_n == rxq->cqe_n);
 719                 /* Initialize default rearm_data for vPMD. */
 720                 mbuf_init->data_off = RTE_PKTMBUF_HEADROOM;
 721                 rte_mbuf_refcnt_set(mbuf_init, 1);
 722                 mbuf_init->nb_segs = 1;
 723                 mbuf_init->port = rxq->port_id;
 724                 /*
 725                  * prevent compiler reordering:
 726                  * rearm_data covers previous fields.
 727                  */
 728                 rte_compiler_barrier();
 729                 rxq->mbuf_initializer = *(uint64_t *)&mbuf_init->rearm_data;
 730                 /* Padding with a fake mbuf for vectorized Rx. */
 731                 for (i = 0; i < MLX5_VPMD_DESCS_PER_LOOP; ++i)
 732                         (*rxq->elts)[elts_n + i] = &rxq->fake_mbuf;
 733                 rxq->trim_elts = 1;
 734         }
 735         DEBUG("%p: allocated and configured %u segments (max %u packets)",
 736               (void *)rxq_ctrl, elts_n, elts_n / (1 << rxq_ctrl->rxq.sges_n));
 737         assert(ret == 0);
 738         return 0;
 739 error:
 740         elts_n = i;
 741         for (i = 0; (i != elts_n); ++i) {
 742                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 743                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 744                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 745         }
 746         DEBUG("%p: failed, freed everything", (void *)rxq_ctrl);
 747         assert(ret > 0);
 748         return ret;
 749 }
 750
 751 /**
 752  * Free RX queue elements.
 753  *
 754  * @param rxq_ctrl
 755  *   Pointer to RX queue structure.
 756  */
 757 static void
 758 rxq_free_elts(struct rxq_ctrl *rxq_ctrl)
 759 {
 760         unsigned int i;
 761
 762         rxq_trim_elts(&rxq_ctrl->rxq);
 763         DEBUG("%p: freeing WRs", (void *)rxq_ctrl);
 764         if (rxq_ctrl->rxq.elts == NULL)
 765                 return;
 766
 767         for (i = 0; (i != (1u << rxq_ctrl->rxq.elts_n)); ++i) {
 768                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 769                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 770                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 771         }
 772 }
 773
 774 /**
 775  * Clean up a RX queue.
 776  *
 777  * Destroy objects, free allocated memory and reset the structure for reuse.
 778  *
 779  * @param rxq_ctrl
 780  *   Pointer to RX queue structure.
 781  */
 782 void
 783 rxq_cleanup(struct rxq_ctrl *rxq_ctrl)
 784 {
 785         DEBUG("cleaning up %p", (void *)rxq_ctrl);
 786         rxq_free_elts(rxq_ctrl);
 787         if (rxq_ctrl->fdir_queue != NULL)
 788                 priv_fdir_queue_destroy(rxq_ctrl->priv, rxq_ctrl->fdir_queue);
 789         if (rxq_ctrl->wq != NULL)
 790                 claim_zero(ibv_exp_destroy_wq(rxq_ctrl->wq));
 791         if (rxq_ctrl->cq != NULL)
 792                 claim_zero(ibv_destroy_cq(rxq_ctrl->cq));
 793         if (rxq_ctrl->channel != NULL)
 794                 claim_zero(ibv_destroy_comp_channel(rxq_ctrl->channel));
 795         if (rxq_ctrl->mr != NULL)
 796                 claim_zero(ibv_dereg_mr(rxq_ctrl->mr));
 797         memset(rxq_ctrl, 0, sizeof(*rxq_ctrl));
 798 }
 799
 800 /**
 801  * Initialize RX queue.
 802  *
 803  * @param tmpl
 804  *   Pointer to RX queue control template.
 805  *
 806  * @return
 807  *   0 on success, errno value on failure.
 808  */
 809 static inline int
 810 rxq_setup(struct rxq_ctrl *tmpl)
 811 {
 812         struct ibv_cq *ibcq = tmpl->cq;
 813         struct ibv_mlx5_cq_info cq_info;
 814         struct mlx5_rwq *rwq = container_of(tmpl->wq, struct mlx5_rwq, wq);
 815         const uint16_t desc_n =
 816                 (1 << tmpl->rxq.elts_n) + tmpl->priv->rx_vec_en *
 817                 MLX5_VPMD_DESCS_PER_LOOP;
 818         struct rte_mbuf *(*elts)[desc_n] =
 819                 rte_calloc_socket("RXQ", 1, sizeof(*elts), 0, tmpl->socket);
 820         if (ibv_mlx5_exp_get_cq_info(ibcq, &cq_info)) {
 821                 ERROR("Unable to query CQ info. check your OFED.");
 822                 return ENOTSUP;
 823         }
 824         if (cq_info.cqe_size != RTE_CACHE_LINE_SIZE) {
 825                 ERROR("Wrong MLX5_CQE_SIZE environment variable value: "
 826                       "it should be set to %u", RTE_CACHE_LINE_SIZE);
 827                 return EINVAL;
 828         }
 829         if (elts == NULL)
 830                 return ENOMEM;
 831         tmpl->rxq.rq_db = rwq->rq.db;
 832         tmpl->rxq.cqe_n = log2above(cq_info.cqe_cnt);
 833         tmpl->rxq.cq_ci = 0;
 834         tmpl->rxq.rq_ci = 0;
 835         tmpl->rxq.rq_pi = 0;
 836         tmpl->rxq.cq_db = cq_info.dbrec;
 837         tmpl->rxq.wqes =
 838                 (volatile struct mlx5_wqe_data_seg (*)[])
 839                 (uintptr_t)rwq->rq.buff;
 840         tmpl->rxq.cqes =
 841                 (volatile struct mlx5_cqe (*)[])
 842                 (uintptr_t)cq_info.buf;
 843         tmpl->rxq.elts = elts;
 844         return 0;
 845 }
 846
 847 /**
 848  * Configure a RX queue.
 849  *
 850  * @param dev
 851  *   Pointer to Ethernet device structure.
 852  * @param rxq_ctrl
 853  *   Pointer to RX queue structure.
 854  * @param desc
 855  *   Number of descriptors to configure in queue.
 856  * @param socket
 857  *   NUMA socket on which memory must be allocated.
 858  * @param[in] conf
 859  *   Thresholds parameters.
 860  * @param mp
 861  *   Memory pool for buffer allocations.
 862  *
 863  * @return
 864  *   0 on success, errno value on failure.
 865  */
 866 static int
 867 rxq_ctrl_setup(struct rte_eth_dev *dev, struct rxq_ctrl *rxq_ctrl,
 868                uint16_t desc, unsigned int socket,
 869                const struct rte_eth_rxconf *conf, struct rte_mempool *mp)
 870 {
 871         struct priv *priv = dev->data->dev_private;
 872         struct rxq_ctrl tmpl = {
 873                 .priv = priv,
 874                 .socket = socket,
 875                 .rxq = {
 876                         .elts_n = log2above(desc),
 877                         .mp = mp,
 878                         .rss_hash = priv->rxqs_n > 1,
 879                 },
 880         };
 881         struct ibv_exp_wq_attr mod;
 882         union {
 883                 struct ibv_exp_cq_init_attr cq;
 884                 struct ibv_exp_wq_init_attr wq;
 885                 struct ibv_exp_cq_attr cq_attr;
 886         } attr;
 887         unsigned int mb_len = rte_pktmbuf_data_room_size(mp);
 888         unsigned int cqe_n = desc - 1;
 889         const uint16_t desc_n =
 890                 desc + priv->rx_vec_en * MLX5_VPMD_DESCS_PER_LOOP;
 891         struct rte_mbuf *(*elts)[desc_n] = NULL;
 892         int ret = 0;
 893
 894         (void)conf; /* Thresholds configuration (ignored). */
 895         /* Enable scattered packets support for this queue if necessary. */
 896         assert(mb_len >= RTE_PKTMBUF_HEADROOM);
 897         if (dev->data->dev_conf.rxmode.max_rx_pkt_len <=
 898             (mb_len - RTE_PKTMBUF_HEADROOM)) {
 899                 tmpl.rxq.sges_n = 0;
 900         } else if (dev->data->dev_conf.rxmode.enable_scatter) {
 901                 unsigned int size =
 902                         RTE_PKTMBUF_HEADROOM +
 903                         dev->data->dev_conf.rxmode.max_rx_pkt_len;
 904                 unsigned int sges_n;
 905
 906                 /*
 907                  * Determine the number of SGEs needed for a full packet
 908                  * and round it to the next power of two.
 909                  */
 910                 sges_n = log2above((size / mb_len) + !!(size % mb_len));
 911                 tmpl.rxq.sges_n = sges_n;
 912                 /* Make sure rxq.sges_n did not overflow. */
 913                 size = mb_len * (1 << tmpl.rxq.sges_n);
 914                 size -= RTE_PKTMBUF_HEADROOM;
 915                 if (size < dev->data->dev_conf.rxmode.max_rx_pkt_len) {
 916                         ERROR("%p: too many SGEs (%u) needed to handle"
 917                               " requested maximum packet size %u",
 918                               (void *)dev,
 919                               1 << sges_n,
 920                               dev->data->dev_conf.rxmode.max_rx_pkt_len);
 921                         return EOVERFLOW;
 922                 }
 923         } else {
 924                 WARN("%p: the requested maximum Rx packet size (%u) is"
 925                      " larger than a single mbuf (%u) and scattered"
 926                      " mode has not been requested",
 927                      (void *)dev,
 928                      dev->data->dev_conf.rxmode.max_rx_pkt_len,
 929                      mb_len - RTE_PKTMBUF_HEADROOM);
 930         }
 931         DEBUG("%p: maximum number of segments per packet: %u",
 932               (void *)dev, 1 << tmpl.rxq.sges_n);
 933         if (desc % (1 << tmpl.rxq.sges_n)) {
 934                 ERROR("%p: number of RX queue descriptors (%u) is not a"
 935                       " multiple of SGEs per packet (%u)",
 936                       (void *)dev,
 937                       desc,
 938                       1 << tmpl.rxq.sges_n);
 939                 return EINVAL;
 940         }
 941         /* Toggle RX checksum offload if hardware supports it. */
 942         if (priv->hw_csum)
 943                 tmpl.rxq.csum = !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 944         if (priv->hw_csum_l2tun)
 945                 tmpl.rxq.csum_l2tun =
 946                         !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 947         /* Use the entire RX mempool as the memory region. */
 948         tmpl.mr = mlx5_mp2mr(priv->pd, mp);
 949         if (tmpl.mr == NULL) {
 950                 ret = EINVAL;
 951                 ERROR("%p: MR creation failure: %s",
 952                       (void *)dev, strerror(ret));
 953                 goto error;
 954         }
 955         if (dev->data->dev_conf.intr_conf.rxq) {
 956                 tmpl.channel = ibv_create_comp_channel(priv->ctx);
 957                 if (tmpl.channel == NULL) {
 958                         ret = ENOMEM;
 959                         ERROR("%p: Rx interrupt completion channel creation"
 960                               " failure: %s",
 961                               (void *)dev, strerror(ret));
 962                         goto error;
 963                 }
 964         }
 965         attr.cq = (struct ibv_exp_cq_init_attr){
 966                 .comp_mask = 0,
 967         };
 968         if (priv->cqe_comp) {
 969                 attr.cq.comp_mask |= IBV_EXP_CQ_INIT_ATTR_FLAGS;
 970                 attr.cq.flags |= IBV_EXP_CQ_COMPRESSED_CQE;
 971                 /*
 972                  * For vectorized Rx, it must not be doubled in order to
 973                  * make cq_ci and rq_ci aligned.
 974                  */
 975                 if (rxq_check_vec_support(&tmpl.rxq) < 0)
 976                         cqe_n = (desc * 2) - 1; /* Double the number of CQEs. */
 977         }
 978         tmpl.cq = ibv_exp_create_cq(priv->ctx, cqe_n, NULL, tmpl.channel, 0,
 979                                     &attr.cq);
 980         if (tmpl.cq == NULL) {
 981                 ret = ENOMEM;
 982                 ERROR("%p: CQ creation failure: %s",
 983                       (void *)dev, strerror(ret));
 984                 goto error;
 985         }
 986         DEBUG("priv->device_attr.max_qp_wr is %d",
 987               priv->device_attr.max_qp_wr);
 988         DEBUG("priv->device_attr.max_sge is %d",
 989               priv->device_attr.max_sge);
 990         /* Configure VLAN stripping. */
 991         tmpl.rxq.vlan_strip = (priv->hw_vlan_strip &&
 992                                !!dev->data->dev_conf.rxmode.hw_vlan_strip);
 993         attr.wq = (struct ibv_exp_wq_init_attr){
 994                 .wq_context = NULL, /* Could be useful in the future. */
 995                 .wq_type = IBV_EXP_WQT_RQ,
 996                 /* Max number of outstanding WRs. */
 997                 .max_recv_wr = desc >> tmpl.rxq.sges_n,
 998                 /* Max number of scatter/gather elements in a WR. */
 999                 .max_recv_sge = 1 << tmpl.rxq.sges_n,
1000                 .pd = priv->pd,
1001                 .cq = tmpl.cq,
1002                 .comp_mask =
1003                         IBV_EXP_CREATE_WQ_VLAN_OFFLOADS |
1004                         0,
1005                 .vlan_offloads = (tmpl.rxq.vlan_strip ?
1006                                   IBV_EXP_RECEIVE_WQ_CVLAN_STRIP :
1007                                   0),
1008         };
1009         /* By default, FCS (CRC) is stripped by hardware. */
1010         if (dev->data->dev_conf.rxmode.hw_strip_crc) {
1011                 tmpl.rxq.crc_present = 0;
1012         } else if (priv->hw_fcs_strip) {
1013                 /* Ask HW/Verbs to leave CRC in place when supported. */
1014                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_SCATTER_FCS;
1015                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1016                 tmpl.rxq.crc_present = 1;
1017         } else {
1018                 WARN("%p: CRC stripping has been disabled but will still"
1019                      " be performed by hardware, make sure MLNX_OFED and"
1020                      " firmware are up to date",
1021                      (void *)dev);
1022                 tmpl.rxq.crc_present = 0;
1023         }
1024         DEBUG("%p: CRC stripping is %s, %u bytes will be subtracted from"
1025               " incoming frames to hide it",
1026               (void *)dev,
1027               tmpl.rxq.crc_present ? "disabled" : "enabled",
1028               tmpl.rxq.crc_present << 2);
1029         if (!mlx5_getenv_int("MLX5_PMD_ENABLE_PADDING"))
1030                 ; /* Nothing else to do. */
1031         else if (priv->hw_padding) {
1032                 INFO("%p: enabling packet padding on queue %p",
1033                      (void *)dev, (void *)rxq_ctrl);
1034                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_RX_END_PADDING;
1035                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1036         } else
1037                 WARN("%p: packet padding has been requested but is not"
1038                      " supported, make sure MLNX_OFED and firmware are"
1039                      " up to date",
1040                      (void *)dev);
1041
1042         tmpl.wq = ibv_exp_create_wq(priv->ctx, &attr.wq);
1043         if (tmpl.wq == NULL) {
1044                 ret = (errno ? errno : EINVAL);
1045                 ERROR("%p: WQ creation failure: %s",
1046                       (void *)dev, strerror(ret));
1047                 goto error;
1048         }
1049         /*
1050          * Make sure number of WRs*SGEs match expectations since a queue
1051          * cannot allocate more than "desc" buffers.
1052          */
1053         if (((int)attr.wq.max_recv_wr != (desc >> tmpl.rxq.sges_n)) ||
1054             ((int)attr.wq.max_recv_sge != (1 << tmpl.rxq.sges_n))) {
1055                 ERROR("%p: requested %u*%u but got %u*%u WRs*SGEs",
1056                       (void *)dev,
1057                       (desc >> tmpl.rxq.sges_n), (1 << tmpl.rxq.sges_n),
1058                       attr.wq.max_recv_wr, attr.wq.max_recv_sge);
1059                 ret = EINVAL;
1060                 goto error;
1061         }
1062         /* Save port ID. */
1063         tmpl.rxq.port_id = dev->data->port_id;
1064         DEBUG("%p: RTE port ID: %u", (void *)rxq_ctrl, tmpl.rxq.port_id);
1065         /* Change queue state to ready. */
1066         mod = (struct ibv_exp_wq_attr){
1067                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
1068                 .wq_state = IBV_EXP_WQS_RDY,
1069         };
1070         ret = ibv_exp_modify_wq(tmpl.wq, &mod);
1071         if (ret) {
1072                 ERROR("%p: WQ state to IBV_EXP_WQS_RDY failed: %s",
1073                       (void *)dev, strerror(ret));
1074                 goto error;
1075         }
1076         ret = rxq_setup(&tmpl);
1077         if (ret) {
1078                 ERROR("%p: cannot initialize RX queue structure: %s",
1079                       (void *)dev, strerror(ret));
1080                 goto error;
1081         }
1082         ret = rxq_alloc_elts(&tmpl, desc);
1083         if (ret) {
1084                 ERROR("%p: RXQ allocation failed: %s",
1085                       (void *)dev, strerror(ret));
1086                 goto error;
1087         }
1088         /* Clean up rxq in case we're reinitializing it. */
1089         DEBUG("%p: cleaning-up old rxq just in case", (void *)rxq_ctrl);
1090         rxq_cleanup(rxq_ctrl);
1091         /* Move mbuf pointers to dedicated storage area in RX queue. */
1092         elts = (void *)(rxq_ctrl + 1);
1093         rte_memcpy(elts, tmpl.rxq.elts, sizeof(*elts));
1094 #ifndef NDEBUG
1095         memset(tmpl.rxq.elts, 0x55, sizeof(*elts));
1096 #endif
1097         rte_free(tmpl.rxq.elts);
1098         tmpl.rxq.elts = elts;
1099         *rxq_ctrl = tmpl;
1100         /* Update doorbell counter. */
1101         rxq_ctrl->rxq.rq_ci = desc >> rxq_ctrl->rxq.sges_n;
1102         rte_wmb();
1103         *rxq_ctrl->rxq.rq_db = htonl(rxq_ctrl->rxq.rq_ci);
1104         DEBUG("%p: rxq updated with %p", (void *)rxq_ctrl, (void *)&tmpl);
1105         assert(ret == 0);
1106         return 0;
1107 error:
1108         elts = tmpl.rxq.elts;
1109         rxq_cleanup(&tmpl);
1110         rte_free(elts);
1111         assert(ret > 0);
1112         return ret;
1113 }
1114
1115 /**
1116  * DPDK callback to configure a RX queue.
1117  *
1118  * @param dev
1119  *   Pointer to Ethernet device structure.
1120  * @param idx
1121  *   RX queue index.
1122  * @param desc
1123  *   Number of descriptors to configure in queue.
1124  * @param socket
1125  *   NUMA socket on which memory must be allocated.
1126  * @param[in] conf
1127  *   Thresholds parameters.
1128  * @param mp
1129  *   Memory pool for buffer allocations.
1130  *
1131  * @return
1132  *   0 on success, negative errno value on failure.
1133  */
1134 int
1135 mlx5_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
1136                     unsigned int socket, const struct rte_eth_rxconf *conf,
1137                     struct rte_mempool *mp)
1138 {
1139         struct priv *priv = dev->data->dev_private;
1140         struct rxq *rxq = (*priv->rxqs)[idx];
1141         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1142         const uint16_t desc_n =
1143                 desc + priv->rx_vec_en * MLX5_VPMD_DESCS_PER_LOOP;
1144         int ret;
1145
1146         if (mlx5_is_secondary())
1147                 return -E_RTE_SECONDARY;
1148
1149         priv_lock(priv);
1150         if (!rte_is_power_of_2(desc)) {
1151                 desc = 1 << log2above(desc);
1152                 WARN("%p: increased number of descriptors in RX queue %u"
1153                      " to the next power of two (%d)",
1154                      (void *)dev, idx, desc);
1155         }
1156         DEBUG("%p: configuring queue %u for %u descriptors",
1157               (void *)dev, idx, desc);
1158         if (idx >= priv->rxqs_n) {
1159                 ERROR("%p: queue index out of range (%u >= %u)",
1160                       (void *)dev, idx, priv->rxqs_n);
1161                 priv_unlock(priv);
1162                 return -EOVERFLOW;
1163         }
1164         if (rxq != NULL) {
1165                 DEBUG("%p: reusing already allocated queue index %u (%p)",
1166                       (void *)dev, idx, (void *)rxq);
1167                 if (priv->started) {
1168                         priv_unlock(priv);
1169                         return -EEXIST;
1170                 }
1171                 (*priv->rxqs)[idx] = NULL;
1172                 rxq_cleanup(rxq_ctrl);
1173                 /* Resize if rxq size is changed. */
1174                 if (rxq_ctrl->rxq.elts_n != log2above(desc)) {
1175                         rxq_ctrl = rte_realloc(rxq_ctrl,
1176                                                sizeof(*rxq_ctrl) + desc_n *
1177                                                sizeof(struct rte_mbuf *),
1178                                                RTE_CACHE_LINE_SIZE);
1179                         if (!rxq_ctrl) {
1180                                 ERROR("%p: unable to reallocate queue index %u",
1181                                         (void *)dev, idx);
1182                                 priv_unlock(priv);
1183                                 return -ENOMEM;
1184                         }
1185                 }
1186         } else {
1187                 rxq_ctrl = rte_calloc_socket("RXQ", 1, sizeof(*rxq_ctrl) +
1188                                              desc_n *
1189                                              sizeof(struct rte_mbuf *),
1190                                              0, socket);
1191                 if (rxq_ctrl == NULL) {
1192                         ERROR("%p: unable to allocate queue index %u",
1193                               (void *)dev, idx);
1194                         priv_unlock(priv);
1195                         return -ENOMEM;
1196                 }
1197         }
1198         ret = rxq_ctrl_setup(dev, rxq_ctrl, desc, socket, conf, mp);
1199         if (ret)
1200                 rte_free(rxq_ctrl);
1201         else {
1202                 rxq_ctrl->rxq.stats.idx = idx;
1203                 DEBUG("%p: adding RX queue %p to list",
1204                       (void *)dev, (void *)rxq_ctrl);
1205                 (*priv->rxqs)[idx] = &rxq_ctrl->rxq;
1206         }
1207         priv_unlock(priv);
1208         return -ret;
1209 }
1210
1211 /**
1212  * DPDK callback to release a RX queue.
1213  *
1214  * @param dpdk_rxq
1215  *   Generic RX queue pointer.
1216  */
1217 void
1218 mlx5_rx_queue_release(void *dpdk_rxq)
1219 {
1220         struct rxq *rxq = (struct rxq *)dpdk_rxq;
1221         struct rxq_ctrl *rxq_ctrl;
1222         struct priv *priv;
1223         unsigned int i;
1224
1225         if (mlx5_is_secondary())
1226                 return;
1227
1228         if (rxq == NULL)
1229                 return;
1230         rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1231         priv = rxq_ctrl->priv;
1232         priv_lock(priv);
1233         if (priv_flow_rxq_in_use(priv, rxq))
1234                 rte_panic("Rx queue %p is still used by a flow and cannot be"
1235                           " removed\n", (void *)rxq_ctrl);
1236         for (i = 0; (i != priv->rxqs_n); ++i)
1237                 if ((*priv->rxqs)[i] == rxq) {
1238                         DEBUG("%p: removing RX queue %p from list",
1239                               (void *)priv->dev, (void *)rxq_ctrl);
1240                         (*priv->rxqs)[i] = NULL;
1241                         break;
1242                 }
1243         rxq_cleanup(rxq_ctrl);
1244         rte_free(rxq_ctrl);
1245         priv_unlock(priv);
1246 }
1247
1248 /**
1249  * DPDK callback for RX in secondary processes.
1250  *
1251  * This function configures all queues from primary process information
1252  * if necessary before reverting to the normal RX burst callback.
1253  *
1254  * @param dpdk_rxq
1255  *   Generic pointer to RX queue structure.
1256  * @param[out] pkts
1257  *   Array to store received packets.
1258  * @param pkts_n
1259  *   Maximum number of packets in array.
1260  *
1261  * @return
1262  *   Number of packets successfully received (<= pkts_n).
1263  */
1264 uint16_t
1265 mlx5_rx_burst_secondary_setup(void *dpdk_rxq, struct rte_mbuf **pkts,
1266                               uint16_t pkts_n)
1267 {
1268         struct rxq *rxq = dpdk_rxq;
1269         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1270         struct priv *priv = mlx5_secondary_data_setup(rxq_ctrl->priv);
1271         struct priv *primary_priv;
1272         unsigned int index;
1273
1274         if (priv == NULL)
1275                 return 0;
1276         primary_priv =
1277                 mlx5_secondary_data[priv->dev->data->port_id].primary_priv;
1278         /* Look for queue index in both private structures. */
1279         for (index = 0; index != priv->rxqs_n; ++index)
1280                 if (((*primary_priv->rxqs)[index] == rxq) ||
1281                     ((*priv->rxqs)[index] == rxq))
1282                         break;
1283         if (index == priv->rxqs_n)
1284                 return 0;
1285         rxq = (*priv->rxqs)[index];
1286         return priv->dev->rx_pkt_burst(rxq, pkts, pkts_n);
1287 }
1288
1289 /**
1290  * Allocate queue vector and fill epoll fd list for Rx interrupts.
1291  *
1292  * @param priv
1293  *   Pointer to private structure.
1294  *
1295  * @return
1296  *   0 on success, negative on failure.
1297  */
1298 int
1299 priv_rx_intr_vec_enable(struct priv *priv)
1300 {
1301         unsigned int i;
1302         unsigned int rxqs_n = priv->rxqs_n;
1303         unsigned int n = RTE_MIN(rxqs_n, (uint32_t)RTE_MAX_RXTX_INTR_VEC_ID);
1304         unsigned int count = 0;
1305         struct rte_intr_handle *intr_handle = priv->dev->intr_handle;
1306
1307         if (!priv->dev->data->dev_conf.intr_conf.rxq)
1308                 return 0;
1309         priv_rx_intr_vec_disable(priv);
1310         intr_handle->intr_vec = malloc(sizeof(intr_handle->intr_vec[rxqs_n]));
1311         if (intr_handle->intr_vec == NULL) {
1312                 ERROR("failed to allocate memory for interrupt vector,"
1313                       " Rx interrupts will not be supported");
1314                 return -ENOMEM;
1315         }
1316         intr_handle->type = RTE_INTR_HANDLE_EXT;
1317         for (i = 0; i != n; ++i) {
1318                 struct rxq *rxq = (*priv->rxqs)[i];
1319                 struct rxq_ctrl *rxq_ctrl =
1320                         container_of(rxq, struct rxq_ctrl, rxq);
1321                 int fd;
1322                 int flags;
1323                 int rc;
1324
1325                 /* Skip queues that cannot request interrupts. */
1326                 if (!rxq || !rxq_ctrl->channel) {
1327                         /* Use invalid intr_vec[] index to disable entry. */
1328                         intr_handle->intr_vec[i] =
1329                                 RTE_INTR_VEC_RXTX_OFFSET +
1330                                 RTE_MAX_RXTX_INTR_VEC_ID;
1331                         continue;
1332                 }
1333                 if (count >= RTE_MAX_RXTX_INTR_VEC_ID) {
1334                         ERROR("too many Rx queues for interrupt vector size"
1335                               " (%d), Rx interrupts cannot be enabled",
1336                               RTE_MAX_RXTX_INTR_VEC_ID);
1337                         priv_rx_intr_vec_disable(priv);
1338                         return -1;
1339                 }
1340                 fd = rxq_ctrl->channel->fd;
1341                 flags = fcntl(fd, F_GETFL);
1342                 rc = fcntl(fd, F_SETFL, flags | O_NONBLOCK);
1343                 if (rc < 0) {
1344                         ERROR("failed to make Rx interrupt file descriptor"
1345                               " %d non-blocking for queue index %d", fd, i);
1346                         priv_rx_intr_vec_disable(priv);
1347                         return -1;
1348                 }
1349                 intr_handle->intr_vec[i] = RTE_INTR_VEC_RXTX_OFFSET + count;
1350                 intr_handle->efds[count] = fd;
1351                 count++;
1352         }
1353         if (!count)
1354                 priv_rx_intr_vec_disable(priv);
1355         else
1356                 intr_handle->nb_efd = count;
1357         return 0;
1358 }
1359
1360 /**
1361  * Clean up Rx interrupts handler.
1362  *
1363  * @param priv
1364  *   Pointer to private structure.
1365  */
1366 void
1367 priv_rx_intr_vec_disable(struct priv *priv)
1368 {
1369         struct rte_intr_handle *intr_handle = priv->dev->intr_handle;
1370
1371         rte_intr_free_epoll_fd(intr_handle);
1372         free(intr_handle->intr_vec);
1373         intr_handle->nb_efd = 0;
1374         intr_handle->intr_vec = NULL;
1375 }
1376
1377 #ifdef HAVE_UPDATE_CQ_CI
1378
1379 /**
1380  * DPDK callback for Rx queue interrupt enable.
1381  *
1382  * @param dev
1383  *   Pointer to Ethernet device structure.
1384  * @param rx_queue_id
1385  *   Rx queue number.
1386  *
1387  * @return
1388  *   0 on success, negative on failure.
1389  */
1390 int
1391 mlx5_rx_intr_enable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1392 {
1393         struct priv *priv = mlx5_get_priv(dev);
1394         struct rxq *rxq = (*priv->rxqs)[rx_queue_id];
1395         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1396         int ret;
1397
1398         if (!rxq || !rxq_ctrl->channel) {
1399                 ret = EINVAL;
1400         } else {
1401                 ibv_mlx5_exp_update_cq_ci(rxq_ctrl->cq, rxq->cq_ci);
1402                 ret = ibv_req_notify_cq(rxq_ctrl->cq, 0);
1403         }
1404         if (ret)
1405                 WARN("unable to arm interrupt on rx queue %d", rx_queue_id);
1406         return -ret;
1407 }
1408
1409 /**
1410  * DPDK callback for Rx queue interrupt disable.
1411  *
1412  * @param dev
1413  *   Pointer to Ethernet device structure.
1414  * @param rx_queue_id
1415  *   Rx queue number.
1416  *
1417  * @return
1418  *   0 on success, negative on failure.
1419  */
1420 int
1421 mlx5_rx_intr_disable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1422 {
1423         struct priv *priv = mlx5_get_priv(dev);
1424         struct rxq *rxq = (*priv->rxqs)[rx_queue_id];
1425         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1426         struct ibv_cq *ev_cq;
1427         void *ev_ctx;
1428         int ret;
1429
1430         if (!rxq || !rxq_ctrl->channel) {
1431                 ret = EINVAL;
1432         } else {
1433                 ret = ibv_get_cq_event(rxq_ctrl->cq->channel, &ev_cq, &ev_ctx);
1434                 if (ret || ev_cq != rxq_ctrl->cq)
1435                         ret = EINVAL;
1436         }
1437         if (ret)
1438                 WARN("unable to disable interrupt on rx queue %d",
1439                      rx_queue_id);
1440         else
1441                 ibv_ack_cq_events(rxq_ctrl->cq, 1);
1442         return -ret;
1443 }
1444
1445 #endif /* HAVE_UPDATE_CQ_CI */