drivers/net/mlx5/mlx5_rxq.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2015 6WIND S.A.
   5  *   Copyright 2015 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <stddef.h>
  35 #include <assert.h>
  36 #include <errno.h>
  37 #include <string.h>
  38 #include <stdint.h>
  39 #include <fcntl.h>
  40
  41 /* Verbs header. */
  42 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  43 #ifdef PEDANTIC
  44 #pragma GCC diagnostic ignored "-Wpedantic"
  45 #endif
  46 #include <infiniband/verbs.h>
  47 #include <infiniband/arch.h>
  48 #include <infiniband/mlx5_hw.h>
  49 #ifdef PEDANTIC
  50 #pragma GCC diagnostic error "-Wpedantic"
  51 #endif
  52
  53 /* DPDK headers don't like -pedantic. */
  54 #ifdef PEDANTIC
  55 #pragma GCC diagnostic ignored "-Wpedantic"
  56 #endif
  57 #include <rte_mbuf.h>
  58 #include <rte_malloc.h>
  59 #include <rte_ethdev.h>
  60 #include <rte_common.h>
  61 #include <rte_interrupts.h>
  62 #include <rte_debug.h>
  63 #ifdef PEDANTIC
  64 #pragma GCC diagnostic error "-Wpedantic"
  65 #endif
  66
  67 #include "mlx5.h"
  68 #include "mlx5_rxtx.h"
  69 #include "mlx5_utils.h"
  70 #include "mlx5_autoconf.h"
  71 #include "mlx5_defs.h"
  72
  73 /* Initialization data for hash RX queues. */
  74 const struct hash_rxq_init hash_rxq_init[] = {
  75         [HASH_RXQ_TCPV4] = {
  76                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  77                                 IBV_EXP_RX_HASH_DST_IPV4 |
  78                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
  79                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
  80                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_TCP,
  81                 .flow_priority = 0,
  82                 .flow_spec.tcp_udp = {
  83                         .type = IBV_EXP_FLOW_SPEC_TCP,
  84                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  85                 },
  86                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
  87         },
  88         [HASH_RXQ_UDPV4] = {
  89                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  90                                 IBV_EXP_RX_HASH_DST_IPV4 |
  91                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
  92                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
  93                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_UDP,
  94                 .flow_priority = 0,
  95                 .flow_spec.tcp_udp = {
  96                         .type = IBV_EXP_FLOW_SPEC_UDP,
  97                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  98                 },
  99                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
 100         },
 101         [HASH_RXQ_IPV4] = {
 102                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
 103                                 IBV_EXP_RX_HASH_DST_IPV4),
 104                 .dpdk_rss_hf = (ETH_RSS_IPV4 |
 105                                 ETH_RSS_FRAG_IPV4),
 106                 .flow_priority = 1,
 107                 .flow_spec.ipv4 = {
 108                         .type = IBV_EXP_FLOW_SPEC_IPV4,
 109                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv4),
 110                 },
 111                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 112         },
 113         [HASH_RXQ_TCPV6] = {
 114                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 115                                 IBV_EXP_RX_HASH_DST_IPV6 |
 116                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
 117                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
 118                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_TCP,
 119                 .flow_priority = 0,
 120                 .flow_spec.tcp_udp = {
 121                         .type = IBV_EXP_FLOW_SPEC_TCP,
 122                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 123                 },
 124                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 125         },
 126         [HASH_RXQ_UDPV6] = {
 127                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 128                                 IBV_EXP_RX_HASH_DST_IPV6 |
 129                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
 130                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
 131                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_UDP,
 132                 .flow_priority = 0,
 133                 .flow_spec.tcp_udp = {
 134                         .type = IBV_EXP_FLOW_SPEC_UDP,
 135                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 136                 },
 137                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 138         },
 139         [HASH_RXQ_IPV6] = {
 140                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 141                                 IBV_EXP_RX_HASH_DST_IPV6),
 142                 .dpdk_rss_hf = (ETH_RSS_IPV6 |
 143                                 ETH_RSS_FRAG_IPV6),
 144                 .flow_priority = 1,
 145                 .flow_spec.ipv6 = {
 146                         .type = IBV_EXP_FLOW_SPEC_IPV6,
 147                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv6),
 148                 },
 149                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 150         },
 151         [HASH_RXQ_ETH] = {
 152                 .hash_fields = 0,
 153                 .dpdk_rss_hf = 0,
 154                 .flow_priority = 2,
 155                 .flow_spec.eth = {
 156                         .type = IBV_EXP_FLOW_SPEC_ETH,
 157                         .size = sizeof(hash_rxq_init[0].flow_spec.eth),
 158                 },
 159                 .underlayer = NULL,
 160         },
 161 };
 162
 163 /* Number of entries in hash_rxq_init[]. */
 164 const unsigned int hash_rxq_init_n = RTE_DIM(hash_rxq_init);
 165
 166 /* Initialization data for hash RX queue indirection tables. */
 167 static const struct ind_table_init ind_table_init[] = {
 168         {
 169                 .max_size = -1u, /* Superseded by HW limitations. */
 170                 .hash_types =
 171                         1 << HASH_RXQ_TCPV4 |
 172                         1 << HASH_RXQ_UDPV4 |
 173                         1 << HASH_RXQ_IPV4 |
 174                         1 << HASH_RXQ_TCPV6 |
 175                         1 << HASH_RXQ_UDPV6 |
 176                         1 << HASH_RXQ_IPV6 |
 177                         0,
 178                 .hash_types_n = 6,
 179         },
 180         {
 181                 .max_size = 1,
 182                 .hash_types = 1 << HASH_RXQ_ETH,
 183                 .hash_types_n = 1,
 184         },
 185 };
 186
 187 #define IND_TABLE_INIT_N RTE_DIM(ind_table_init)
 188
 189 /* Default RSS hash key also used for ConnectX-3. */
 190 uint8_t rss_hash_default_key[] = {
 191         0x2c, 0xc6, 0x81, 0xd1,
 192         0x5b, 0xdb, 0xf4, 0xf7,
 193         0xfc, 0xa2, 0x83, 0x19,
 194         0xdb, 0x1a, 0x3e, 0x94,
 195         0x6b, 0x9e, 0x38, 0xd9,
 196         0x2c, 0x9c, 0x03, 0xd1,
 197         0xad, 0x99, 0x44, 0xa7,
 198         0xd9, 0x56, 0x3d, 0x59,
 199         0x06, 0x3c, 0x25, 0xf3,
 200         0xfc, 0x1f, 0xdc, 0x2a,
 201 };
 202
 203 /* Length of the default RSS hash key. */
 204 const size_t rss_hash_default_key_len = sizeof(rss_hash_default_key);
 205
 206 /**
 207  * Populate flow steering rule for a given hash RX queue type using
 208  * information from hash_rxq_init[]. Nothing is written to flow_attr when
 209  * flow_attr_size is not large enough, but the required size is still returned.
 210  *
 211  * @param priv
 212  *   Pointer to private structure.
 213  * @param[out] flow_attr
 214  *   Pointer to flow attribute structure to fill. Note that the allocated
 215  *   area must be larger and large enough to hold all flow specifications.
 216  * @param flow_attr_size
 217  *   Entire size of flow_attr and trailing room for flow specifications.
 218  * @param type
 219  *   Hash RX queue type to use for flow steering rule.
 220  *
 221  * @return
 222  *   Total size of the flow attribute buffer. No errors are defined.
 223  */
 224 size_t
 225 priv_flow_attr(struct priv *priv, struct ibv_exp_flow_attr *flow_attr,
 226                size_t flow_attr_size, enum hash_rxq_type type)
 227 {
 228         size_t offset = sizeof(*flow_attr);
 229         const struct hash_rxq_init *init = &hash_rxq_init[type];
 230
 231         assert(priv != NULL);
 232         assert((size_t)type < RTE_DIM(hash_rxq_init));
 233         do {
 234                 offset += init->flow_spec.hdr.size;
 235                 init = init->underlayer;
 236         } while (init != NULL);
 237         if (offset > flow_attr_size)
 238                 return offset;
 239         flow_attr_size = offset;
 240         init = &hash_rxq_init[type];
 241         *flow_attr = (struct ibv_exp_flow_attr){
 242                 .type = IBV_EXP_FLOW_ATTR_NORMAL,
 243                 /* Priorities < 3 are reserved for flow director. */
 244                 .priority = init->flow_priority + 3,
 245                 .num_of_specs = 0,
 246                 .port = priv->port,
 247                 .flags = 0,
 248         };
 249         do {
 250                 offset -= init->flow_spec.hdr.size;
 251                 memcpy((void *)((uintptr_t)flow_attr + offset),
 252                        &init->flow_spec,
 253                        init->flow_spec.hdr.size);
 254                 ++flow_attr->num_of_specs;
 255                 init = init->underlayer;
 256         } while (init != NULL);
 257         return flow_attr_size;
 258 }
 259
 260 /**
 261  * Convert hash type position in indirection table initializer to
 262  * hash RX queue type.
 263  *
 264  * @param table
 265  *   Indirection table initializer.
 266  * @param pos
 267  *   Hash type position.
 268  *
 269  * @return
 270  *   Hash RX queue type.
 271  */
 272 static enum hash_rxq_type
 273 hash_rxq_type_from_pos(const struct ind_table_init *table, unsigned int pos)
 274 {
 275         enum hash_rxq_type type = HASH_RXQ_TCPV4;
 276
 277         assert(pos < table->hash_types_n);
 278         do {
 279                 if ((table->hash_types & (1 << type)) && (pos-- == 0))
 280                         break;
 281                 ++type;
 282         } while (1);
 283         return type;
 284 }
 285
 286 /**
 287  * Filter out disabled hash RX queue types from ind_table_init[].
 288  *
 289  * @param priv
 290  *   Pointer to private structure.
 291  * @param[out] table
 292  *   Output table.
 293  *
 294  * @return
 295  *   Number of table entries.
 296  */
 297 static unsigned int
 298 priv_make_ind_table_init(struct priv *priv,
 299                          struct ind_table_init (*table)[IND_TABLE_INIT_N])
 300 {
 301         uint64_t rss_hf;
 302         unsigned int i;
 303         unsigned int j;
 304         unsigned int table_n = 0;
 305         /* Mandatory to receive frames not handled by normal hash RX queues. */
 306         unsigned int hash_types_sup = 1 << HASH_RXQ_ETH;
 307
 308         rss_hf = priv->rss_hf;
 309         /* Process other protocols only if more than one queue. */
 310         if (priv->rxqs_n > 1)
 311                 for (i = 0; (i != hash_rxq_init_n); ++i)
 312                         if (rss_hf & hash_rxq_init[i].dpdk_rss_hf)
 313                                 hash_types_sup |= (1 << i);
 314
 315         /* Filter out entries whose protocols are not in the set. */
 316         for (i = 0, j = 0; (i != IND_TABLE_INIT_N); ++i) {
 317                 unsigned int nb;
 318                 unsigned int h;
 319
 320                 /* j is increased only if the table has valid protocols. */
 321                 assert(j <= i);
 322                 (*table)[j] = ind_table_init[i];
 323                 (*table)[j].hash_types &= hash_types_sup;
 324                 for (h = 0, nb = 0; (h != hash_rxq_init_n); ++h)
 325                         if (((*table)[j].hash_types >> h) & 0x1)
 326                                 ++nb;
 327                 (*table)[i].hash_types_n = nb;
 328                 if (nb) {
 329                         ++table_n;
 330                         ++j;
 331                 }
 332         }
 333         return table_n;
 334 }
 335
 336 /**
 337  * Initialize hash RX queues and indirection table.
 338  *
 339  * @param priv
 340  *   Pointer to private structure.
 341  *
 342  * @return
 343  *   0 on success, errno value on failure.
 344  */
 345 int
 346 priv_create_hash_rxqs(struct priv *priv)
 347 {
 348         struct ibv_exp_wq *wqs[priv->reta_idx_n];
 349         struct ind_table_init ind_table_init[IND_TABLE_INIT_N];
 350         unsigned int ind_tables_n =
 351                 priv_make_ind_table_init(priv, &ind_table_init);
 352         unsigned int hash_rxqs_n = 0;
 353         struct hash_rxq (*hash_rxqs)[] = NULL;
 354         struct ibv_exp_rwq_ind_table *(*ind_tables)[] = NULL;
 355         unsigned int i;
 356         unsigned int j;
 357         unsigned int k;
 358         int err = 0;
 359
 360         assert(priv->ind_tables == NULL);
 361         assert(priv->ind_tables_n == 0);
 362         assert(priv->hash_rxqs == NULL);
 363         assert(priv->hash_rxqs_n == 0);
 364         assert(priv->pd != NULL);
 365         assert(priv->ctx != NULL);
 366         if (priv->isolated)
 367                 return 0;
 368         if (priv->rxqs_n == 0)
 369                 return EINVAL;
 370         assert(priv->rxqs != NULL);
 371         if (ind_tables_n == 0) {
 372                 ERROR("all hash RX queue types have been filtered out,"
 373                       " indirection table cannot be created");
 374                 return EINVAL;
 375         }
 376         if (priv->rxqs_n & (priv->rxqs_n - 1)) {
 377                 INFO("%u RX queues are configured, consider rounding this"
 378                      " number to the next power of two for better balancing",
 379                      priv->rxqs_n);
 380                 DEBUG("indirection table extended to assume %u WQs",
 381                       priv->reta_idx_n);
 382         }
 383         for (i = 0; (i != priv->reta_idx_n); ++i) {
 384                 struct rxq_ctrl *rxq_ctrl;
 385
 386                 rxq_ctrl = container_of((*priv->rxqs)[(*priv->reta_idx)[i]],
 387                                         struct rxq_ctrl, rxq);
 388                 wqs[i] = rxq_ctrl->wq;
 389         }
 390         /* Get number of hash RX queues to configure. */
 391         for (i = 0, hash_rxqs_n = 0; (i != ind_tables_n); ++i)
 392                 hash_rxqs_n += ind_table_init[i].hash_types_n;
 393         DEBUG("allocating %u hash RX queues for %u WQs, %u indirection tables",
 394               hash_rxqs_n, priv->rxqs_n, ind_tables_n);
 395         /* Create indirection tables. */
 396         ind_tables = rte_calloc(__func__, ind_tables_n,
 397                                 sizeof((*ind_tables)[0]), 0);
 398         if (ind_tables == NULL) {
 399                 err = ENOMEM;
 400                 ERROR("cannot allocate indirection tables container: %s",
 401                       strerror(err));
 402                 goto error;
 403         }
 404         for (i = 0; (i != ind_tables_n); ++i) {
 405                 struct ibv_exp_rwq_ind_table_init_attr ind_init_attr = {
 406                         .pd = priv->pd,
 407                         .log_ind_tbl_size = 0, /* Set below. */
 408                         .ind_tbl = wqs,
 409                         .comp_mask = 0,
 410                 };
 411                 unsigned int ind_tbl_size = ind_table_init[i].max_size;
 412                 struct ibv_exp_rwq_ind_table *ind_table;
 413
 414                 if (priv->reta_idx_n < ind_tbl_size)
 415                         ind_tbl_size = priv->reta_idx_n;
 416                 ind_init_attr.log_ind_tbl_size = log2above(ind_tbl_size);
 417                 errno = 0;
 418                 ind_table = ibv_exp_create_rwq_ind_table(priv->ctx,
 419                                                          &ind_init_attr);
 420                 if (ind_table != NULL) {
 421                         (*ind_tables)[i] = ind_table;
 422                         continue;
 423                 }
 424                 /* Not clear whether errno is set. */
 425                 err = (errno ? errno : EINVAL);
 426                 ERROR("RX indirection table creation failed with error %d: %s",
 427                       err, strerror(err));
 428                 goto error;
 429         }
 430         /* Allocate array that holds hash RX queues and related data. */
 431         hash_rxqs = rte_calloc(__func__, hash_rxqs_n,
 432                                sizeof((*hash_rxqs)[0]), 0);
 433         if (hash_rxqs == NULL) {
 434                 err = ENOMEM;
 435                 ERROR("cannot allocate hash RX queues container: %s",
 436                       strerror(err));
 437                 goto error;
 438         }
 439         for (i = 0, j = 0, k = 0;
 440              ((i != hash_rxqs_n) && (j != ind_tables_n));
 441              ++i) {
 442                 struct hash_rxq *hash_rxq = &(*hash_rxqs)[i];
 443                 enum hash_rxq_type type =
 444                         hash_rxq_type_from_pos(&ind_table_init[j], k);
 445                 struct rte_eth_rss_conf *priv_rss_conf =
 446                         (*priv->rss_conf)[type];
 447                 struct ibv_exp_rx_hash_conf hash_conf = {
 448                         .rx_hash_function = IBV_EXP_RX_HASH_FUNC_TOEPLITZ,
 449                         .rx_hash_key_len = (priv_rss_conf ?
 450                                             priv_rss_conf->rss_key_len :
 451                                             rss_hash_default_key_len),
 452                         .rx_hash_key = (priv_rss_conf ?
 453                                         priv_rss_conf->rss_key :
 454                                         rss_hash_default_key),
 455                         .rx_hash_fields_mask = hash_rxq_init[type].hash_fields,
 456                         .rwq_ind_tbl = (*ind_tables)[j],
 457                 };
 458                 struct ibv_exp_qp_init_attr qp_init_attr = {
 459                         .max_inl_recv = 0, /* Currently not supported. */
 460                         .qp_type = IBV_QPT_RAW_PACKET,
 461                         .comp_mask = (IBV_EXP_QP_INIT_ATTR_PD |
 462                                       IBV_EXP_QP_INIT_ATTR_RX_HASH),
 463                         .pd = priv->pd,
 464                         .rx_hash_conf = &hash_conf,
 465                         .port_num = priv->port,
 466                 };
 467
 468                 DEBUG("using indirection table %u for hash RX queue %u type %d",
 469                       j, i, type);
 470                 *hash_rxq = (struct hash_rxq){
 471                         .priv = priv,
 472                         .qp = ibv_exp_create_qp(priv->ctx, &qp_init_attr),
 473                         .type = type,
 474                 };
 475                 if (hash_rxq->qp == NULL) {
 476                         err = (errno ? errno : EINVAL);
 477                         ERROR("Hash RX QP creation failure: %s",
 478                               strerror(err));
 479                         goto error;
 480                 }
 481                 if (++k < ind_table_init[j].hash_types_n)
 482                         continue;
 483                 /* Switch to the next indirection table and reset hash RX
 484                  * queue type array index. */
 485                 ++j;
 486                 k = 0;
 487         }
 488         priv->ind_tables = ind_tables;
 489         priv->ind_tables_n = ind_tables_n;
 490         priv->hash_rxqs = hash_rxqs;
 491         priv->hash_rxqs_n = hash_rxqs_n;
 492         assert(err == 0);
 493         return 0;
 494 error:
 495         if (hash_rxqs != NULL) {
 496                 for (i = 0; (i != hash_rxqs_n); ++i) {
 497                         struct ibv_qp *qp = (*hash_rxqs)[i].qp;
 498
 499                         if (qp == NULL)
 500                                 continue;
 501                         claim_zero(ibv_destroy_qp(qp));
 502                 }
 503                 rte_free(hash_rxqs);
 504         }
 505         if (ind_tables != NULL) {
 506                 for (j = 0; (j != ind_tables_n); ++j) {
 507                         struct ibv_exp_rwq_ind_table *ind_table =
 508                                 (*ind_tables)[j];
 509
 510                         if (ind_table == NULL)
 511                                 continue;
 512                         claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 513                 }
 514                 rte_free(ind_tables);
 515         }
 516         return err;
 517 }
 518
 519 /**
 520  * Clean up hash RX queues and indirection table.
 521  *
 522  * @param priv
 523  *   Pointer to private structure.
 524  */
 525 void
 526 priv_destroy_hash_rxqs(struct priv *priv)
 527 {
 528         unsigned int i;
 529
 530         DEBUG("destroying %u hash RX queues", priv->hash_rxqs_n);
 531         if (priv->hash_rxqs_n == 0) {
 532                 assert(priv->hash_rxqs == NULL);
 533                 assert(priv->ind_tables == NULL);
 534                 return;
 535         }
 536         for (i = 0; (i != priv->hash_rxqs_n); ++i) {
 537                 struct hash_rxq *hash_rxq = &(*priv->hash_rxqs)[i];
 538                 unsigned int j, k;
 539
 540                 assert(hash_rxq->priv == priv);
 541                 assert(hash_rxq->qp != NULL);
 542                 /* Also check that there are no remaining flows. */
 543                 for (j = 0; (j != RTE_DIM(hash_rxq->special_flow)); ++j)
 544                         for (k = 0;
 545                              (k != RTE_DIM(hash_rxq->special_flow[j]));
 546                              ++k)
 547                                 assert(hash_rxq->special_flow[j][k] == NULL);
 548                 for (j = 0; (j != RTE_DIM(hash_rxq->mac_flow)); ++j)
 549                         for (k = 0; (k != RTE_DIM(hash_rxq->mac_flow[j])); ++k)
 550                                 assert(hash_rxq->mac_flow[j][k] == NULL);
 551                 claim_zero(ibv_destroy_qp(hash_rxq->qp));
 552         }
 553         priv->hash_rxqs_n = 0;
 554         rte_free(priv->hash_rxqs);
 555         priv->hash_rxqs = NULL;
 556         for (i = 0; (i != priv->ind_tables_n); ++i) {
 557                 struct ibv_exp_rwq_ind_table *ind_table =
 558                         (*priv->ind_tables)[i];
 559
 560                 assert(ind_table != NULL);
 561                 claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 562         }
 563         priv->ind_tables_n = 0;
 564         rte_free(priv->ind_tables);
 565         priv->ind_tables = NULL;
 566 }
 567
 568 /**
 569  * Check whether a given flow type is allowed.
 570  *
 571  * @param priv
 572  *   Pointer to private structure.
 573  * @param type
 574  *   Flow type to check.
 575  *
 576  * @return
 577  *   Nonzero if the given flow type is allowed.
 578  */
 579 int
 580 priv_allow_flow_type(struct priv *priv, enum hash_rxq_flow_type type)
 581 {
 582         /* Only FLOW_TYPE_PROMISC is allowed when promiscuous mode
 583          * has been requested. */
 584         if (priv->promisc_req)
 585                 return type == HASH_RXQ_FLOW_TYPE_PROMISC;
 586         switch (type) {
 587         case HASH_RXQ_FLOW_TYPE_PROMISC:
 588                 return !!priv->promisc_req;
 589         case HASH_RXQ_FLOW_TYPE_ALLMULTI:
 590                 return !!priv->allmulti_req;
 591         case HASH_RXQ_FLOW_TYPE_BROADCAST:
 592         case HASH_RXQ_FLOW_TYPE_IPV6MULTI:
 593                 /* If allmulti is enabled, broadcast and ipv6multi
 594                  * are unnecessary. */
 595                 return !priv->allmulti_req;
 596         case HASH_RXQ_FLOW_TYPE_MAC:
 597                 return 1;
 598         default:
 599                 /* Unsupported flow type is not allowed. */
 600                 return 0;
 601         }
 602         return 0;
 603 }
 604
 605 /**
 606  * Automatically enable/disable flows according to configuration.
 607  *
 608  * @param priv
 609  *   Private structure.
 610  *
 611  * @return
 612  *   0 on success, errno value on failure.
 613  */
 614 int
 615 priv_rehash_flows(struct priv *priv)
 616 {
 617         enum hash_rxq_flow_type i;
 618
 619         for (i = HASH_RXQ_FLOW_TYPE_PROMISC;
 620                         i != RTE_DIM((*priv->hash_rxqs)[0].special_flow);
 621                         ++i)
 622                 if (!priv_allow_flow_type(priv, i)) {
 623                         priv_special_flow_disable(priv, i);
 624                 } else {
 625                         int ret = priv_special_flow_enable(priv, i);
 626
 627                         if (ret)
 628                                 return ret;
 629                 }
 630         if (priv_allow_flow_type(priv, HASH_RXQ_FLOW_TYPE_MAC))
 631                 return priv_mac_addrs_enable(priv);
 632         priv_mac_addrs_disable(priv);
 633         return 0;
 634 }
 635
 636 /**
 637  * Unlike regular Rx function, vPMD Rx doesn't replace mbufs immediately when
 638  * receiving packets. Instead it replaces later in bulk. In rxq->elts[], entries
 639  * from rq_pi to rq_ci are owned by device but the rest is already delivered to
 640  * application. In order not to reuse those mbufs by rxq_alloc_elts(), this
 641  * function must be called to replace used mbufs.
 642  *
 643  * @param rxq
 644  *   Pointer to RX queue structure.
 645  *
 646  * @return
 647  *   0 on success, errno value on failure.
 648  */
 649 static int
 650 rxq_trim_elts(struct rxq *rxq)
 651 {
 652         const uint16_t q_n = (1 << rxq->elts_n);
 653         const uint16_t q_mask = q_n - 1;
 654         uint16_t used = q_n - (rxq->rq_ci - rxq->rq_pi);
 655         uint16_t i;
 656
 657         if (!rxq->trim_elts)
 658                 return 0;
 659         for (i = 0; i < used; ++i) {
 660                 struct rte_mbuf *buf;
 661                 buf = rte_pktmbuf_alloc(rxq->mp);
 662                 if (!buf)
 663                         return ENOMEM;
 664                 (*rxq->elts)[(rxq->rq_ci + i) & q_mask] = buf;
 665         }
 666         rxq->rq_pi = rxq->rq_ci;
 667         rxq->trim_elts = 0;
 668         return 0;
 669 }
 670
 671 /**
 672  * Allocate RX queue elements.
 673  *
 674  * @param rxq_ctrl
 675  *   Pointer to RX queue structure.
 676  * @param elts_n
 677  *   Number of elements to allocate.
 678  * @param[in] pool
 679  *   If not NULL, fetch buffers from this array instead of allocating them
 680  *   with rte_pktmbuf_alloc().
 681  *
 682  * @return
 683  *   0 on success, errno value on failure.
 684  */
 685 static int
 686 rxq_alloc_elts(struct rxq_ctrl *rxq_ctrl, unsigned int elts_n,
 687                struct rte_mbuf *(*pool)[])
 688 {
 689         const unsigned int sges_n = 1 << rxq_ctrl->rxq.sges_n;
 690         unsigned int i;
 691         int ret = 0;
 692
 693         /* Iterate on segments. */
 694         for (i = 0; (i != elts_n); ++i) {
 695                 struct rte_mbuf *buf;
 696                 volatile struct mlx5_wqe_data_seg *scat =
 697                         &(*rxq_ctrl->rxq.wqes)[i];
 698
 699                 if (pool != NULL) {
 700                         buf = (*pool)[i];
 701                         assert(buf != NULL);
 702                         rte_pktmbuf_reset(buf);
 703                         rte_pktmbuf_refcnt_update(buf, 1);
 704                 } else
 705                         buf = rte_pktmbuf_alloc(rxq_ctrl->rxq.mp);
 706                 if (buf == NULL) {
 707                         assert(pool == NULL);
 708                         ERROR("%p: empty mbuf pool", (void *)rxq_ctrl);
 709                         ret = ENOMEM;
 710                         goto error;
 711                 }
 712                 /* Headroom is reserved by rte_pktmbuf_alloc(). */
 713                 assert(DATA_OFF(buf) == RTE_PKTMBUF_HEADROOM);
 714                 /* Buffer is supposed to be empty. */
 715                 assert(rte_pktmbuf_data_len(buf) == 0);
 716                 assert(rte_pktmbuf_pkt_len(buf) == 0);
 717                 assert(!buf->next);
 718                 /* Only the first segment keeps headroom. */
 719                 if (i % sges_n)
 720                         SET_DATA_OFF(buf, 0);
 721                 PORT(buf) = rxq_ctrl->rxq.port_id;
 722                 DATA_LEN(buf) = rte_pktmbuf_tailroom(buf);
 723                 PKT_LEN(buf) = DATA_LEN(buf);
 724                 NB_SEGS(buf) = 1;
 725                 /* scat->addr must be able to store a pointer. */
 726                 assert(sizeof(scat->addr) >= sizeof(uintptr_t));
 727                 *scat = (struct mlx5_wqe_data_seg){
 728                         .addr = htonll(rte_pktmbuf_mtod(buf, uintptr_t)),
 729                         .byte_count = htonl(DATA_LEN(buf)),
 730                         .lkey = htonl(rxq_ctrl->mr->lkey),
 731                 };
 732                 (*rxq_ctrl->rxq.elts)[i] = buf;
 733         }
 734         DEBUG("%p: allocated and configured %u segments (max %u packets)",
 735               (void *)rxq_ctrl, elts_n, elts_n / (1 << rxq_ctrl->rxq.sges_n));
 736         assert(ret == 0);
 737         return 0;
 738 error:
 739         assert(pool == NULL);
 740         elts_n = i;
 741         for (i = 0; (i != elts_n); ++i) {
 742                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 743                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 744                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 745         }
 746         DEBUG("%p: failed, freed everything", (void *)rxq_ctrl);
 747         assert(ret > 0);
 748         return ret;
 749 }
 750
 751 /**
 752  * Free RX queue elements.
 753  *
 754  * @param rxq_ctrl
 755  *   Pointer to RX queue structure.
 756  */
 757 static void
 758 rxq_free_elts(struct rxq_ctrl *rxq_ctrl)
 759 {
 760         unsigned int i;
 761
 762         DEBUG("%p: freeing WRs", (void *)rxq_ctrl);
 763         if (rxq_ctrl->rxq.elts == NULL)
 764                 return;
 765
 766         for (i = 0; (i != (1u << rxq_ctrl->rxq.elts_n)); ++i) {
 767                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 768                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 769                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 770         }
 771 }
 772
 773 /**
 774  * Clean up a RX queue.
 775  *
 776  * Destroy objects, free allocated memory and reset the structure for reuse.
 777  *
 778  * @param rxq_ctrl
 779  *   Pointer to RX queue structure.
 780  */
 781 void
 782 rxq_cleanup(struct rxq_ctrl *rxq_ctrl)
 783 {
 784         DEBUG("cleaning up %p", (void *)rxq_ctrl);
 785         rxq_free_elts(rxq_ctrl);
 786         if (rxq_ctrl->fdir_queue != NULL)
 787                 priv_fdir_queue_destroy(rxq_ctrl->priv, rxq_ctrl->fdir_queue);
 788         if (rxq_ctrl->wq != NULL)
 789                 claim_zero(ibv_exp_destroy_wq(rxq_ctrl->wq));
 790         if (rxq_ctrl->cq != NULL)
 791                 claim_zero(ibv_destroy_cq(rxq_ctrl->cq));
 792         if (rxq_ctrl->channel != NULL)
 793                 claim_zero(ibv_destroy_comp_channel(rxq_ctrl->channel));
 794         if (rxq_ctrl->mr != NULL)
 795                 claim_zero(ibv_dereg_mr(rxq_ctrl->mr));
 796         memset(rxq_ctrl, 0, sizeof(*rxq_ctrl));
 797 }
 798
 799 /**
 800  * Initialize RX queue.
 801  *
 802  * @param tmpl
 803  *   Pointer to RX queue control template.
 804  *
 805  * @return
 806  *   0 on success, errno value on failure.
 807  */
 808 static inline int
 809 rxq_setup(struct rxq_ctrl *tmpl)
 810 {
 811         struct ibv_cq *ibcq = tmpl->cq;
 812         struct ibv_mlx5_cq_info cq_info;
 813         struct mlx5_rwq *rwq = container_of(tmpl->wq, struct mlx5_rwq, wq);
 814         struct rte_mbuf *(*elts)[1 << tmpl->rxq.elts_n] =
 815                 rte_calloc_socket("RXQ", 1, sizeof(*elts), 0, tmpl->socket);
 816
 817         if (ibv_mlx5_exp_get_cq_info(ibcq, &cq_info)) {
 818                 ERROR("Unable to query CQ info. check your OFED.");
 819                 return ENOTSUP;
 820         }
 821         if (cq_info.cqe_size != RTE_CACHE_LINE_SIZE) {
 822                 ERROR("Wrong MLX5_CQE_SIZE environment variable value: "
 823                       "it should be set to %u", RTE_CACHE_LINE_SIZE);
 824                 return EINVAL;
 825         }
 826         if (elts == NULL)
 827                 return ENOMEM;
 828         tmpl->rxq.rq_db = rwq->rq.db;
 829         tmpl->rxq.cqe_n = log2above(cq_info.cqe_cnt);
 830         tmpl->rxq.cq_ci = 0;
 831         tmpl->rxq.rq_ci = 0;
 832         tmpl->rxq.rq_pi = 0;
 833         tmpl->rxq.cq_db = cq_info.dbrec;
 834         tmpl->rxq.wqes =
 835                 (volatile struct mlx5_wqe_data_seg (*)[])
 836                 (uintptr_t)rwq->rq.buff;
 837         tmpl->rxq.cqes =
 838                 (volatile struct mlx5_cqe (*)[])
 839                 (uintptr_t)cq_info.buf;
 840         tmpl->rxq.elts = elts;
 841         return 0;
 842 }
 843
 844 /**
 845  * Configure a RX queue.
 846  *
 847  * @param dev
 848  *   Pointer to Ethernet device structure.
 849  * @param rxq_ctrl
 850  *   Pointer to RX queue structure.
 851  * @param desc
 852  *   Number of descriptors to configure in queue.
 853  * @param socket
 854  *   NUMA socket on which memory must be allocated.
 855  * @param[in] conf
 856  *   Thresholds parameters.
 857  * @param mp
 858  *   Memory pool for buffer allocations.
 859  *
 860  * @return
 861  *   0 on success, errno value on failure.
 862  */
 863 static int
 864 rxq_ctrl_setup(struct rte_eth_dev *dev, struct rxq_ctrl *rxq_ctrl,
 865                uint16_t desc, unsigned int socket,
 866                const struct rte_eth_rxconf *conf, struct rte_mempool *mp)
 867 {
 868         struct priv *priv = dev->data->dev_private;
 869         struct rxq_ctrl tmpl = {
 870                 .priv = priv,
 871                 .socket = socket,
 872                 .rxq = {
 873                         .elts_n = log2above(desc),
 874                         .mp = mp,
 875                         .rss_hash = priv->rxqs_n > 1,
 876                 },
 877         };
 878         struct ibv_exp_wq_attr mod;
 879         union {
 880                 struct ibv_exp_cq_init_attr cq;
 881                 struct ibv_exp_wq_init_attr wq;
 882                 struct ibv_exp_cq_attr cq_attr;
 883         } attr;
 884         unsigned int mb_len = rte_pktmbuf_data_room_size(mp);
 885         unsigned int cqe_n = desc - 1;
 886         struct rte_mbuf *(*elts)[desc] = NULL;
 887         int ret = 0;
 888
 889         (void)conf; /* Thresholds configuration (ignored). */
 890         /* Enable scattered packets support for this queue if necessary. */
 891         assert(mb_len >= RTE_PKTMBUF_HEADROOM);
 892         if (dev->data->dev_conf.rxmode.max_rx_pkt_len <=
 893             (mb_len - RTE_PKTMBUF_HEADROOM)) {
 894                 tmpl.rxq.sges_n = 0;
 895         } else if (dev->data->dev_conf.rxmode.enable_scatter) {
 896                 unsigned int size =
 897                         RTE_PKTMBUF_HEADROOM +
 898                         dev->data->dev_conf.rxmode.max_rx_pkt_len;
 899                 unsigned int sges_n;
 900
 901                 /*
 902                  * Determine the number of SGEs needed for a full packet
 903                  * and round it to the next power of two.
 904                  */
 905                 sges_n = log2above((size / mb_len) + !!(size % mb_len));
 906                 tmpl.rxq.sges_n = sges_n;
 907                 /* Make sure rxq.sges_n did not overflow. */
 908                 size = mb_len * (1 << tmpl.rxq.sges_n);
 909                 size -= RTE_PKTMBUF_HEADROOM;
 910                 if (size < dev->data->dev_conf.rxmode.max_rx_pkt_len) {
 911                         ERROR("%p: too many SGEs (%u) needed to handle"
 912                               " requested maximum packet size %u",
 913                               (void *)dev,
 914                               1 << sges_n,
 915                               dev->data->dev_conf.rxmode.max_rx_pkt_len);
 916                         return EOVERFLOW;
 917                 }
 918         } else {
 919                 WARN("%p: the requested maximum Rx packet size (%u) is"
 920                      " larger than a single mbuf (%u) and scattered"
 921                      " mode has not been requested",
 922                      (void *)dev,
 923                      dev->data->dev_conf.rxmode.max_rx_pkt_len,
 924                      mb_len - RTE_PKTMBUF_HEADROOM);
 925         }
 926         DEBUG("%p: maximum number of segments per packet: %u",
 927               (void *)dev, 1 << tmpl.rxq.sges_n);
 928         if (desc % (1 << tmpl.rxq.sges_n)) {
 929                 ERROR("%p: number of RX queue descriptors (%u) is not a"
 930                       " multiple of SGEs per packet (%u)",
 931                       (void *)dev,
 932                       desc,
 933                       1 << tmpl.rxq.sges_n);
 934                 return EINVAL;
 935         }
 936         /* Toggle RX checksum offload if hardware supports it. */
 937         if (priv->hw_csum)
 938                 tmpl.rxq.csum = !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 939         if (priv->hw_csum_l2tun)
 940                 tmpl.rxq.csum_l2tun =
 941                         !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 942         /* Use the entire RX mempool as the memory region. */
 943         tmpl.mr = mlx5_mp2mr(priv->pd, mp);
 944         if (tmpl.mr == NULL) {
 945                 ret = EINVAL;
 946                 ERROR("%p: MR creation failure: %s",
 947                       (void *)dev, strerror(ret));
 948                 goto error;
 949         }
 950         if (dev->data->dev_conf.intr_conf.rxq) {
 951                 tmpl.channel = ibv_create_comp_channel(priv->ctx);
 952                 if (tmpl.channel == NULL) {
 953                         ret = ENOMEM;
 954                         ERROR("%p: Rx interrupt completion channel creation"
 955                               " failure: %s",
 956                               (void *)dev, strerror(ret));
 957                         goto error;
 958                 }
 959         }
 960         attr.cq = (struct ibv_exp_cq_init_attr){
 961                 .comp_mask = 0,
 962         };
 963         if (priv->cqe_comp) {
 964                 attr.cq.comp_mask |= IBV_EXP_CQ_INIT_ATTR_FLAGS;
 965                 attr.cq.flags |= IBV_EXP_CQ_COMPRESSED_CQE;
 966                 /*
 967                  * For vectorized Rx, it must not be doubled in order to
 968                  * make cq_ci and rq_ci aligned.
 969                  */
 970                 if (rxq_check_vec_support(&tmpl.rxq) < 0)
 971                         cqe_n = (desc * 2) - 1; /* Double the number of CQEs. */
 972         }
 973         tmpl.cq = ibv_exp_create_cq(priv->ctx, cqe_n, NULL, tmpl.channel, 0,
 974                                     &attr.cq);
 975         if (tmpl.cq == NULL) {
 976                 ret = ENOMEM;
 977                 ERROR("%p: CQ creation failure: %s",
 978                       (void *)dev, strerror(ret));
 979                 goto error;
 980         }
 981         DEBUG("priv->device_attr.max_qp_wr is %d",
 982               priv->device_attr.max_qp_wr);
 983         DEBUG("priv->device_attr.max_sge is %d",
 984               priv->device_attr.max_sge);
 985         /* Configure VLAN stripping. */
 986         tmpl.rxq.vlan_strip = (priv->hw_vlan_strip &&
 987                                !!dev->data->dev_conf.rxmode.hw_vlan_strip);
 988         attr.wq = (struct ibv_exp_wq_init_attr){
 989                 .wq_context = NULL, /* Could be useful in the future. */
 990                 .wq_type = IBV_EXP_WQT_RQ,
 991                 /* Max number of outstanding WRs. */
 992                 .max_recv_wr = desc >> tmpl.rxq.sges_n,
 993                 /* Max number of scatter/gather elements in a WR. */
 994                 .max_recv_sge = 1 << tmpl.rxq.sges_n,
 995                 .pd = priv->pd,
 996                 .cq = tmpl.cq,
 997                 .comp_mask =
 998                         IBV_EXP_CREATE_WQ_VLAN_OFFLOADS |
 999                         0,
1000                 .vlan_offloads = (tmpl.rxq.vlan_strip ?
1001                                   IBV_EXP_RECEIVE_WQ_CVLAN_STRIP :
1002                                   0),
1003         };
1004         /* By default, FCS (CRC) is stripped by hardware. */
1005         if (dev->data->dev_conf.rxmode.hw_strip_crc) {
1006                 tmpl.rxq.crc_present = 0;
1007         } else if (priv->hw_fcs_strip) {
1008                 /* Ask HW/Verbs to leave CRC in place when supported. */
1009                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_SCATTER_FCS;
1010                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1011                 tmpl.rxq.crc_present = 1;
1012         } else {
1013                 WARN("%p: CRC stripping has been disabled but will still"
1014                      " be performed by hardware, make sure MLNX_OFED and"
1015                      " firmware are up to date",
1016                      (void *)dev);
1017                 tmpl.rxq.crc_present = 0;
1018         }
1019         DEBUG("%p: CRC stripping is %s, %u bytes will be subtracted from"
1020               " incoming frames to hide it",
1021               (void *)dev,
1022               tmpl.rxq.crc_present ? "disabled" : "enabled",
1023               tmpl.rxq.crc_present << 2);
1024         if (!mlx5_getenv_int("MLX5_PMD_ENABLE_PADDING"))
1025                 ; /* Nothing else to do. */
1026         else if (priv->hw_padding) {
1027                 INFO("%p: enabling packet padding on queue %p",
1028                      (void *)dev, (void *)rxq_ctrl);
1029                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_RX_END_PADDING;
1030                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1031         } else
1032                 WARN("%p: packet padding has been requested but is not"
1033                      " supported, make sure MLNX_OFED and firmware are"
1034                      " up to date",
1035                      (void *)dev);
1036
1037         tmpl.wq = ibv_exp_create_wq(priv->ctx, &attr.wq);
1038         if (tmpl.wq == NULL) {
1039                 ret = (errno ? errno : EINVAL);
1040                 ERROR("%p: WQ creation failure: %s",
1041                       (void *)dev, strerror(ret));
1042                 goto error;
1043         }
1044         /*
1045          * Make sure number of WRs*SGEs match expectations since a queue
1046          * cannot allocate more than "desc" buffers.
1047          */
1048         if (((int)attr.wq.max_recv_wr != (desc >> tmpl.rxq.sges_n)) ||
1049             ((int)attr.wq.max_recv_sge != (1 << tmpl.rxq.sges_n))) {
1050                 ERROR("%p: requested %u*%u but got %u*%u WRs*SGEs",
1051                       (void *)dev,
1052                       (desc >> tmpl.rxq.sges_n), (1 << tmpl.rxq.sges_n),
1053                       attr.wq.max_recv_wr, attr.wq.max_recv_sge);
1054                 ret = EINVAL;
1055                 goto error;
1056         }
1057         /* Save port ID. */
1058         tmpl.rxq.port_id = dev->data->port_id;
1059         DEBUG("%p: RTE port ID: %u", (void *)rxq_ctrl, tmpl.rxq.port_id);
1060         /* Change queue state to ready. */
1061         mod = (struct ibv_exp_wq_attr){
1062                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
1063                 .wq_state = IBV_EXP_WQS_RDY,
1064         };
1065         ret = ibv_exp_modify_wq(tmpl.wq, &mod);
1066         if (ret) {
1067                 ERROR("%p: WQ state to IBV_EXP_WQS_RDY failed: %s",
1068                       (void *)dev, strerror(ret));
1069                 goto error;
1070         }
1071         ret = rxq_setup(&tmpl);
1072         if (ret) {
1073                 ERROR("%p: cannot initialize RX queue structure: %s",
1074                       (void *)dev, strerror(ret));
1075                 goto error;
1076         }
1077         /* Reuse buffers from original queue if possible. */
1078         if (rxq_ctrl->rxq.elts_n) {
1079                 assert(1 << rxq_ctrl->rxq.elts_n == desc);
1080                 assert(rxq_ctrl->rxq.elts != tmpl.rxq.elts);
1081                 ret = rxq_trim_elts(&rxq_ctrl->rxq);
1082                 if (!ret)
1083                         ret = rxq_alloc_elts(&tmpl, desc, rxq_ctrl->rxq.elts);
1084         } else
1085                 ret = rxq_alloc_elts(&tmpl, desc, NULL);
1086         if (ret) {
1087                 ERROR("%p: RXQ allocation failed: %s",
1088                       (void *)dev, strerror(ret));
1089                 goto error;
1090         }
1091         /* Clean up rxq in case we're reinitializing it. */
1092         DEBUG("%p: cleaning-up old rxq just in case", (void *)rxq_ctrl);
1093         rxq_cleanup(rxq_ctrl);
1094         /* Move mbuf pointers to dedicated storage area in RX queue. */
1095         elts = (void *)(rxq_ctrl + 1);
1096         rte_memcpy(elts, tmpl.rxq.elts, sizeof(*elts));
1097 #ifndef NDEBUG
1098         memset(tmpl.rxq.elts, 0x55, sizeof(*elts));
1099 #endif
1100         rte_free(tmpl.rxq.elts);
1101         tmpl.rxq.elts = elts;
1102         *rxq_ctrl = tmpl;
1103         /* Update doorbell counter. */
1104         rxq_ctrl->rxq.rq_ci = desc >> rxq_ctrl->rxq.sges_n;
1105         rte_wmb();
1106         *rxq_ctrl->rxq.rq_db = htonl(rxq_ctrl->rxq.rq_ci);
1107         DEBUG("%p: rxq updated with %p", (void *)rxq_ctrl, (void *)&tmpl);
1108         assert(ret == 0);
1109         return 0;
1110 error:
1111         elts = tmpl.rxq.elts;
1112         rxq_cleanup(&tmpl);
1113         rte_free(elts);
1114         assert(ret > 0);
1115         return ret;
1116 }
1117
1118 /**
1119  * DPDK callback to configure a RX queue.
1120  *
1121  * @param dev
1122  *   Pointer to Ethernet device structure.
1123  * @param idx
1124  *   RX queue index.
1125  * @param desc
1126  *   Number of descriptors to configure in queue.
1127  * @param socket
1128  *   NUMA socket on which memory must be allocated.
1129  * @param[in] conf
1130  *   Thresholds parameters.
1131  * @param mp
1132  *   Memory pool for buffer allocations.
1133  *
1134  * @return
1135  *   0 on success, negative errno value on failure.
1136  */
1137 int
1138 mlx5_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
1139                     unsigned int socket, const struct rte_eth_rxconf *conf,
1140                     struct rte_mempool *mp)
1141 {
1142         struct priv *priv = dev->data->dev_private;
1143         struct rxq *rxq = (*priv->rxqs)[idx];
1144         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1145         const uint16_t desc_pad = MLX5_VPMD_DESCS_PER_LOOP; /* For vPMD. */
1146         int ret;
1147
1148         if (mlx5_is_secondary())
1149                 return -E_RTE_SECONDARY;
1150
1151         priv_lock(priv);
1152         if (!rte_is_power_of_2(desc)) {
1153                 desc = 1 << log2above(desc);
1154                 WARN("%p: increased number of descriptors in RX queue %u"
1155                      " to the next power of two (%d)",
1156                      (void *)dev, idx, desc);
1157         }
1158         DEBUG("%p: configuring queue %u for %u descriptors",
1159               (void *)dev, idx, desc);
1160         if (idx >= priv->rxqs_n) {
1161                 ERROR("%p: queue index out of range (%u >= %u)",
1162                       (void *)dev, idx, priv->rxqs_n);
1163                 priv_unlock(priv);
1164                 return -EOVERFLOW;
1165         }
1166         if (rxq != NULL) {
1167                 DEBUG("%p: reusing already allocated queue index %u (%p)",
1168                       (void *)dev, idx, (void *)rxq);
1169                 if (priv->started) {
1170                         priv_unlock(priv);
1171                         return -EEXIST;
1172                 }
1173                 (*priv->rxqs)[idx] = NULL;
1174                 rxq_cleanup(rxq_ctrl);
1175                 /* Resize if rxq size is changed. */
1176                 if (rxq_ctrl->rxq.elts_n != log2above(desc)) {
1177                         rxq_ctrl = rte_realloc(rxq_ctrl,
1178                                                sizeof(*rxq_ctrl) +
1179                                                (desc + desc_pad) *
1180                                                 sizeof(struct rte_mbuf *),
1181                                                RTE_CACHE_LINE_SIZE);
1182                         if (!rxq_ctrl) {
1183                                 ERROR("%p: unable to reallocate queue index %u",
1184                                         (void *)dev, idx);
1185                                 priv_unlock(priv);
1186                                 return -ENOMEM;
1187                         }
1188                 }
1189         } else {
1190                 rxq_ctrl = rte_calloc_socket("RXQ", 1, sizeof(*rxq_ctrl) +
1191                                              (desc + desc_pad) *
1192                                               sizeof(struct rte_mbuf *),
1193                                              0, socket);
1194                 if (rxq_ctrl == NULL) {
1195                         ERROR("%p: unable to allocate queue index %u",
1196                               (void *)dev, idx);
1197                         priv_unlock(priv);
1198                         return -ENOMEM;
1199                 }
1200         }
1201         ret = rxq_ctrl_setup(dev, rxq_ctrl, desc, socket, conf, mp);
1202         if (ret)
1203                 rte_free(rxq_ctrl);
1204         else {
1205                 rxq_ctrl->rxq.stats.idx = idx;
1206                 DEBUG("%p: adding RX queue %p to list",
1207                       (void *)dev, (void *)rxq_ctrl);
1208                 (*priv->rxqs)[idx] = &rxq_ctrl->rxq;
1209         }
1210         priv_unlock(priv);
1211         return -ret;
1212 }
1213
1214 /**
1215  * DPDK callback to release a RX queue.
1216  *
1217  * @param dpdk_rxq
1218  *   Generic RX queue pointer.
1219  */
1220 void
1221 mlx5_rx_queue_release(void *dpdk_rxq)
1222 {
1223         struct rxq *rxq = (struct rxq *)dpdk_rxq;
1224         struct rxq_ctrl *rxq_ctrl;
1225         struct priv *priv;
1226         unsigned int i;
1227
1228         if (mlx5_is_secondary())
1229                 return;
1230
1231         if (rxq == NULL)
1232                 return;
1233         rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1234         priv = rxq_ctrl->priv;
1235         priv_lock(priv);
1236         if (priv_flow_rxq_in_use(priv, rxq))
1237                 rte_panic("Rx queue %p is still used by a flow and cannot be"
1238                           " removed\n", (void *)rxq_ctrl);
1239         for (i = 0; (i != priv->rxqs_n); ++i)
1240                 if ((*priv->rxqs)[i] == rxq) {
1241                         DEBUG("%p: removing RX queue %p from list",
1242                               (void *)priv->dev, (void *)rxq_ctrl);
1243                         (*priv->rxqs)[i] = NULL;
1244                         break;
1245                 }
1246         rxq_cleanup(rxq_ctrl);
1247         rte_free(rxq_ctrl);
1248         priv_unlock(priv);
1249 }
1250
1251 /**
1252  * DPDK callback for RX in secondary processes.
1253  *
1254  * This function configures all queues from primary process information
1255  * if necessary before reverting to the normal RX burst callback.
1256  *
1257  * @param dpdk_rxq
1258  *   Generic pointer to RX queue structure.
1259  * @param[out] pkts
1260  *   Array to store received packets.
1261  * @param pkts_n
1262  *   Maximum number of packets in array.
1263  *
1264  * @return
1265  *   Number of packets successfully received (<= pkts_n).
1266  */
1267 uint16_t
1268 mlx5_rx_burst_secondary_setup(void *dpdk_rxq, struct rte_mbuf **pkts,
1269                               uint16_t pkts_n)
1270 {
1271         struct rxq *rxq = dpdk_rxq;
1272         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1273         struct priv *priv = mlx5_secondary_data_setup(rxq_ctrl->priv);
1274         struct priv *primary_priv;
1275         unsigned int index;
1276
1277         if (priv == NULL)
1278                 return 0;
1279         primary_priv =
1280                 mlx5_secondary_data[priv->dev->data->port_id].primary_priv;
1281         /* Look for queue index in both private structures. */
1282         for (index = 0; index != priv->rxqs_n; ++index)
1283                 if (((*primary_priv->rxqs)[index] == rxq) ||
1284                     ((*priv->rxqs)[index] == rxq))
1285                         break;
1286         if (index == priv->rxqs_n)
1287                 return 0;
1288         rxq = (*priv->rxqs)[index];
1289         return priv->dev->rx_pkt_burst(rxq, pkts, pkts_n);
1290 }
1291
1292 /**
1293  * Allocate queue vector and fill epoll fd list for Rx interrupts.
1294  *
1295  * @param priv
1296  *   Pointer to private structure.
1297  *
1298  * @return
1299  *   0 on success, negative on failure.
1300  */
1301 int
1302 priv_rx_intr_vec_enable(struct priv *priv)
1303 {
1304         unsigned int i;
1305         unsigned int rxqs_n = priv->rxqs_n;
1306         unsigned int n = RTE_MIN(rxqs_n, (uint32_t)RTE_MAX_RXTX_INTR_VEC_ID);
1307         unsigned int count = 0;
1308         struct rte_intr_handle *intr_handle = priv->dev->intr_handle;
1309
1310         if (!priv->dev->data->dev_conf.intr_conf.rxq)
1311                 return 0;
1312         priv_rx_intr_vec_disable(priv);
1313         intr_handle->intr_vec = malloc(sizeof(intr_handle->intr_vec[rxqs_n]));
1314         if (intr_handle->intr_vec == NULL) {
1315                 ERROR("failed to allocate memory for interrupt vector,"
1316                       " Rx interrupts will not be supported");
1317                 return -ENOMEM;
1318         }
1319         intr_handle->type = RTE_INTR_HANDLE_EXT;
1320         for (i = 0; i != n; ++i) {
1321                 struct rxq *rxq = (*priv->rxqs)[i];
1322                 struct rxq_ctrl *rxq_ctrl =
1323                         container_of(rxq, struct rxq_ctrl, rxq);
1324                 int fd;
1325                 int flags;
1326                 int rc;
1327
1328                 /* Skip queues that cannot request interrupts. */
1329                 if (!rxq || !rxq_ctrl->channel) {
1330                         /* Use invalid intr_vec[] index to disable entry. */
1331                         intr_handle->intr_vec[i] =
1332                                 RTE_INTR_VEC_RXTX_OFFSET +
1333                                 RTE_MAX_RXTX_INTR_VEC_ID;
1334                         continue;
1335                 }
1336                 if (count >= RTE_MAX_RXTX_INTR_VEC_ID) {
1337                         ERROR("too many Rx queues for interrupt vector size"
1338                               " (%d), Rx interrupts cannot be enabled",
1339                               RTE_MAX_RXTX_INTR_VEC_ID);
1340                         priv_rx_intr_vec_disable(priv);
1341                         return -1;
1342                 }
1343                 fd = rxq_ctrl->channel->fd;
1344                 flags = fcntl(fd, F_GETFL);
1345                 rc = fcntl(fd, F_SETFL, flags | O_NONBLOCK);
1346                 if (rc < 0) {
1347                         ERROR("failed to make Rx interrupt file descriptor"
1348                               " %d non-blocking for queue index %d", fd, i);
1349                         priv_rx_intr_vec_disable(priv);
1350                         return -1;
1351                 }
1352                 intr_handle->intr_vec[i] = RTE_INTR_VEC_RXTX_OFFSET + count;
1353                 intr_handle->efds[count] = fd;
1354                 count++;
1355         }
1356         if (!count)
1357                 priv_rx_intr_vec_disable(priv);
1358         else
1359                 intr_handle->nb_efd = count;
1360         return 0;
1361 }
1362
1363 /**
1364  * Clean up Rx interrupts handler.
1365  *
1366  * @param priv
1367  *   Pointer to private structure.
1368  */
1369 void
1370 priv_rx_intr_vec_disable(struct priv *priv)
1371 {
1372         struct rte_intr_handle *intr_handle = priv->dev->intr_handle;
1373
1374         rte_intr_free_epoll_fd(intr_handle);
1375         free(intr_handle->intr_vec);
1376         intr_handle->nb_efd = 0;
1377         intr_handle->intr_vec = NULL;
1378 }
1379
1380 #ifdef HAVE_UPDATE_CQ_CI
1381
1382 /**
1383  * DPDK callback for Rx queue interrupt enable.
1384  *
1385  * @param dev
1386  *   Pointer to Ethernet device structure.
1387  * @param rx_queue_id
1388  *   Rx queue number.
1389  *
1390  * @return
1391  *   0 on success, negative on failure.
1392  */
1393 int
1394 mlx5_rx_intr_enable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1395 {
1396         struct priv *priv = mlx5_get_priv(dev);
1397         struct rxq *rxq = (*priv->rxqs)[rx_queue_id];
1398         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1399         int ret;
1400
1401         if (!rxq || !rxq_ctrl->channel) {
1402                 ret = EINVAL;
1403         } else {
1404                 ibv_mlx5_exp_update_cq_ci(rxq_ctrl->cq, rxq->cq_ci);
1405                 ret = ibv_req_notify_cq(rxq_ctrl->cq, 0);
1406         }
1407         if (ret)
1408                 WARN("unable to arm interrupt on rx queue %d", rx_queue_id);
1409         return -ret;
1410 }
1411
1412 /**
1413  * DPDK callback for Rx queue interrupt disable.
1414  *
1415  * @param dev
1416  *   Pointer to Ethernet device structure.
1417  * @param rx_queue_id
1418  *   Rx queue number.
1419  *
1420  * @return
1421  *   0 on success, negative on failure.
1422  */
1423 int
1424 mlx5_rx_intr_disable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1425 {
1426         struct priv *priv = mlx5_get_priv(dev);
1427         struct rxq *rxq = (*priv->rxqs)[rx_queue_id];
1428         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1429         struct ibv_cq *ev_cq;
1430         void *ev_ctx;
1431         int ret;
1432
1433         if (!rxq || !rxq_ctrl->channel) {
1434                 ret = EINVAL;
1435         } else {
1436                 ret = ibv_get_cq_event(rxq_ctrl->cq->channel, &ev_cq, &ev_ctx);
1437                 if (ret || ev_cq != rxq_ctrl->cq)
1438                         ret = EINVAL;
1439         }
1440         if (ret)
1441                 WARN("unable to disable interrupt on rx queue %d",
1442                      rx_queue_id);
1443         else
1444                 ibv_ack_cq_events(rxq_ctrl->cq, 1);
1445         return -ret;
1446 }
1447
1448 #endif /* HAVE_UPDATE_CQ_CI */