drivers/net/mlx5/mlx5_rxq.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2015 6WIND S.A.
   5  *   Copyright 2015 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <stddef.h>
  35 #include <assert.h>
  36 #include <errno.h>
  37 #include <string.h>
  38 #include <stdint.h>
  39
  40 /* Verbs header. */
  41 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  42 #ifdef PEDANTIC
  43 #pragma GCC diagnostic ignored "-pedantic"
  44 #endif
  45 #include <infiniband/verbs.h>
  46 #include <infiniband/arch.h>
  47 #include <infiniband/mlx5_hw.h>
  48 #ifdef PEDANTIC
  49 #pragma GCC diagnostic error "-pedantic"
  50 #endif
  51
  52 /* DPDK headers don't like -pedantic. */
  53 #ifdef PEDANTIC
  54 #pragma GCC diagnostic ignored "-pedantic"
  55 #endif
  56 #include <rte_mbuf.h>
  57 #include <rte_malloc.h>
  58 #include <rte_ethdev.h>
  59 #include <rte_common.h>
  60 #ifdef PEDANTIC
  61 #pragma GCC diagnostic error "-pedantic"
  62 #endif
  63
  64 #include "mlx5.h"
  65 #include "mlx5_rxtx.h"
  66 #include "mlx5_utils.h"
  67 #include "mlx5_autoconf.h"
  68 #include "mlx5_defs.h"
  69
  70 /* Initialization data for hash RX queues. */
  71 const struct hash_rxq_init hash_rxq_init[] = {
  72         [HASH_RXQ_TCPV4] = {
  73                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  74                                 IBV_EXP_RX_HASH_DST_IPV4 |
  75                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
  76                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
  77                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_TCP,
  78                 .flow_priority = 0,
  79                 .flow_spec.tcp_udp = {
  80                         .type = IBV_EXP_FLOW_SPEC_TCP,
  81                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  82                 },
  83                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
  84         },
  85         [HASH_RXQ_UDPV4] = {
  86                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  87                                 IBV_EXP_RX_HASH_DST_IPV4 |
  88                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
  89                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
  90                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_UDP,
  91                 .flow_priority = 0,
  92                 .flow_spec.tcp_udp = {
  93                         .type = IBV_EXP_FLOW_SPEC_UDP,
  94                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  95                 },
  96                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
  97         },
  98         [HASH_RXQ_IPV4] = {
  99                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
 100                                 IBV_EXP_RX_HASH_DST_IPV4),
 101                 .dpdk_rss_hf = (ETH_RSS_IPV4 |
 102                                 ETH_RSS_FRAG_IPV4),
 103                 .flow_priority = 1,
 104                 .flow_spec.ipv4 = {
 105                         .type = IBV_EXP_FLOW_SPEC_IPV4,
 106                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv4),
 107                 },
 108                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 109         },
 110         [HASH_RXQ_TCPV6] = {
 111                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 112                                 IBV_EXP_RX_HASH_DST_IPV6 |
 113                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
 114                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
 115                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_TCP,
 116                 .flow_priority = 0,
 117                 .flow_spec.tcp_udp = {
 118                         .type = IBV_EXP_FLOW_SPEC_TCP,
 119                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 120                 },
 121                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 122         },
 123         [HASH_RXQ_UDPV6] = {
 124                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 125                                 IBV_EXP_RX_HASH_DST_IPV6 |
 126                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
 127                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
 128                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_UDP,
 129                 .flow_priority = 0,
 130                 .flow_spec.tcp_udp = {
 131                         .type = IBV_EXP_FLOW_SPEC_UDP,
 132                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 133                 },
 134                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 135         },
 136         [HASH_RXQ_IPV6] = {
 137                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 138                                 IBV_EXP_RX_HASH_DST_IPV6),
 139                 .dpdk_rss_hf = (ETH_RSS_IPV6 |
 140                                 ETH_RSS_FRAG_IPV6),
 141                 .flow_priority = 1,
 142                 .flow_spec.ipv6 = {
 143                         .type = IBV_EXP_FLOW_SPEC_IPV6,
 144                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv6),
 145                 },
 146                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 147         },
 148         [HASH_RXQ_ETH] = {
 149                 .hash_fields = 0,
 150                 .dpdk_rss_hf = 0,
 151                 .flow_priority = 2,
 152                 .flow_spec.eth = {
 153                         .type = IBV_EXP_FLOW_SPEC_ETH,
 154                         .size = sizeof(hash_rxq_init[0].flow_spec.eth),
 155                 },
 156                 .underlayer = NULL,
 157         },
 158 };
 159
 160 /* Number of entries in hash_rxq_init[]. */
 161 const unsigned int hash_rxq_init_n = RTE_DIM(hash_rxq_init);
 162
 163 /* Initialization data for hash RX queue indirection tables. */
 164 static const struct ind_table_init ind_table_init[] = {
 165         {
 166                 .max_size = -1u, /* Superseded by HW limitations. */
 167                 .hash_types =
 168                         1 << HASH_RXQ_TCPV4 |
 169                         1 << HASH_RXQ_UDPV4 |
 170                         1 << HASH_RXQ_IPV4 |
 171                         1 << HASH_RXQ_TCPV6 |
 172                         1 << HASH_RXQ_UDPV6 |
 173                         1 << HASH_RXQ_IPV6 |
 174                         0,
 175                 .hash_types_n = 6,
 176         },
 177         {
 178                 .max_size = 1,
 179                 .hash_types = 1 << HASH_RXQ_ETH,
 180                 .hash_types_n = 1,
 181         },
 182 };
 183
 184 #define IND_TABLE_INIT_N RTE_DIM(ind_table_init)
 185
 186 /* Default RSS hash key also used for ConnectX-3. */
 187 uint8_t rss_hash_default_key[] = {
 188         0x2c, 0xc6, 0x81, 0xd1,
 189         0x5b, 0xdb, 0xf4, 0xf7,
 190         0xfc, 0xa2, 0x83, 0x19,
 191         0xdb, 0x1a, 0x3e, 0x94,
 192         0x6b, 0x9e, 0x38, 0xd9,
 193         0x2c, 0x9c, 0x03, 0xd1,
 194         0xad, 0x99, 0x44, 0xa7,
 195         0xd9, 0x56, 0x3d, 0x59,
 196         0x06, 0x3c, 0x25, 0xf3,
 197         0xfc, 0x1f, 0xdc, 0x2a,
 198 };
 199
 200 /* Length of the default RSS hash key. */
 201 const size_t rss_hash_default_key_len = sizeof(rss_hash_default_key);
 202
 203 /**
 204  * Populate flow steering rule for a given hash RX queue type using
 205  * information from hash_rxq_init[]. Nothing is written to flow_attr when
 206  * flow_attr_size is not large enough, but the required size is still returned.
 207  *
 208  * @param priv
 209  *   Pointer to private structure.
 210  * @param[out] flow_attr
 211  *   Pointer to flow attribute structure to fill. Note that the allocated
 212  *   area must be larger and large enough to hold all flow specifications.
 213  * @param flow_attr_size
 214  *   Entire size of flow_attr and trailing room for flow specifications.
 215  * @param type
 216  *   Hash RX queue type to use for flow steering rule.
 217  *
 218  * @return
 219  *   Total size of the flow attribute buffer. No errors are defined.
 220  */
 221 size_t
 222 priv_flow_attr(struct priv *priv, struct ibv_exp_flow_attr *flow_attr,
 223                size_t flow_attr_size, enum hash_rxq_type type)
 224 {
 225         size_t offset = sizeof(*flow_attr);
 226         const struct hash_rxq_init *init = &hash_rxq_init[type];
 227
 228         assert(priv != NULL);
 229         assert((size_t)type < RTE_DIM(hash_rxq_init));
 230         do {
 231                 offset += init->flow_spec.hdr.size;
 232                 init = init->underlayer;
 233         } while (init != NULL);
 234         if (offset > flow_attr_size)
 235                 return offset;
 236         flow_attr_size = offset;
 237         init = &hash_rxq_init[type];
 238         *flow_attr = (struct ibv_exp_flow_attr){
 239                 .type = IBV_EXP_FLOW_ATTR_NORMAL,
 240                 /* Priorities < 3 are reserved for flow director. */
 241                 .priority = init->flow_priority + 3,
 242                 .num_of_specs = 0,
 243                 .port = priv->port,
 244                 .flags = 0,
 245         };
 246         do {
 247                 offset -= init->flow_spec.hdr.size;
 248                 memcpy((void *)((uintptr_t)flow_attr + offset),
 249                        &init->flow_spec,
 250                        init->flow_spec.hdr.size);
 251                 ++flow_attr->num_of_specs;
 252                 init = init->underlayer;
 253         } while (init != NULL);
 254         return flow_attr_size;
 255 }
 256
 257 /**
 258  * Convert hash type position in indirection table initializer to
 259  * hash RX queue type.
 260  *
 261  * @param table
 262  *   Indirection table initializer.
 263  * @param pos
 264  *   Hash type position.
 265  *
 266  * @return
 267  *   Hash RX queue type.
 268  */
 269 static enum hash_rxq_type
 270 hash_rxq_type_from_pos(const struct ind_table_init *table, unsigned int pos)
 271 {
 272         enum hash_rxq_type type = 0;
 273
 274         assert(pos < table->hash_types_n);
 275         do {
 276                 if ((table->hash_types & (1 << type)) && (pos-- == 0))
 277                         break;
 278                 ++type;
 279         } while (1);
 280         return type;
 281 }
 282
 283 /**
 284  * Filter out disabled hash RX queue types from ind_table_init[].
 285  *
 286  * @param priv
 287  *   Pointer to private structure.
 288  * @param[out] table
 289  *   Output table.
 290  *
 291  * @return
 292  *   Number of table entries.
 293  */
 294 static unsigned int
 295 priv_make_ind_table_init(struct priv *priv,
 296                          struct ind_table_init (*table)[IND_TABLE_INIT_N])
 297 {
 298         uint64_t rss_hf;
 299         unsigned int i;
 300         unsigned int j;
 301         unsigned int table_n = 0;
 302         /* Mandatory to receive frames not handled by normal hash RX queues. */
 303         unsigned int hash_types_sup = 1 << HASH_RXQ_ETH;
 304
 305         rss_hf = priv->rss_hf;
 306         /* Process other protocols only if more than one queue. */
 307         if (priv->rxqs_n > 1)
 308                 for (i = 0; (i != hash_rxq_init_n); ++i)
 309                         if (rss_hf & hash_rxq_init[i].dpdk_rss_hf)
 310                                 hash_types_sup |= (1 << i);
 311
 312         /* Filter out entries whose protocols are not in the set. */
 313         for (i = 0, j = 0; (i != IND_TABLE_INIT_N); ++i) {
 314                 unsigned int nb;
 315                 unsigned int h;
 316
 317                 /* j is increased only if the table has valid protocols. */
 318                 assert(j <= i);
 319                 (*table)[j] = ind_table_init[i];
 320                 (*table)[j].hash_types &= hash_types_sup;
 321                 for (h = 0, nb = 0; (h != hash_rxq_init_n); ++h)
 322                         if (((*table)[j].hash_types >> h) & 0x1)
 323                                 ++nb;
 324                 (*table)[i].hash_types_n = nb;
 325                 if (nb) {
 326                         ++table_n;
 327                         ++j;
 328                 }
 329         }
 330         return table_n;
 331 }
 332
 333 /**
 334  * Initialize hash RX queues and indirection table.
 335  *
 336  * @param priv
 337  *   Pointer to private structure.
 338  *
 339  * @return
 340  *   0 on success, errno value on failure.
 341  */
 342 int
 343 priv_create_hash_rxqs(struct priv *priv)
 344 {
 345         struct ibv_exp_wq *wqs[priv->reta_idx_n];
 346         struct ind_table_init ind_table_init[IND_TABLE_INIT_N];
 347         unsigned int ind_tables_n =
 348                 priv_make_ind_table_init(priv, &ind_table_init);
 349         unsigned int hash_rxqs_n = 0;
 350         struct hash_rxq (*hash_rxqs)[] = NULL;
 351         struct ibv_exp_rwq_ind_table *(*ind_tables)[] = NULL;
 352         unsigned int i;
 353         unsigned int j;
 354         unsigned int k;
 355         int err = 0;
 356
 357         assert(priv->ind_tables == NULL);
 358         assert(priv->ind_tables_n == 0);
 359         assert(priv->hash_rxqs == NULL);
 360         assert(priv->hash_rxqs_n == 0);
 361         assert(priv->pd != NULL);
 362         assert(priv->ctx != NULL);
 363         if (priv->rxqs_n == 0)
 364                 return EINVAL;
 365         assert(priv->rxqs != NULL);
 366         if (ind_tables_n == 0) {
 367                 ERROR("all hash RX queue types have been filtered out,"
 368                       " indirection table cannot be created");
 369                 return EINVAL;
 370         }
 371         if (priv->rxqs_n & (priv->rxqs_n - 1)) {
 372                 INFO("%u RX queues are configured, consider rounding this"
 373                      " number to the next power of two for better balancing",
 374                      priv->rxqs_n);
 375                 DEBUG("indirection table extended to assume %u WQs",
 376                       priv->reta_idx_n);
 377         }
 378         for (i = 0; (i != priv->reta_idx_n); ++i) {
 379                 struct rxq_ctrl *rxq_ctrl;
 380
 381                 rxq_ctrl = container_of((*priv->rxqs)[(*priv->reta_idx)[i]],
 382                                         struct rxq_ctrl, rxq);
 383                 wqs[i] = rxq_ctrl->wq;
 384         }
 385         /* Get number of hash RX queues to configure. */
 386         for (i = 0, hash_rxqs_n = 0; (i != ind_tables_n); ++i)
 387                 hash_rxqs_n += ind_table_init[i].hash_types_n;
 388         DEBUG("allocating %u hash RX queues for %u WQs, %u indirection tables",
 389               hash_rxqs_n, priv->rxqs_n, ind_tables_n);
 390         /* Create indirection tables. */
 391         ind_tables = rte_calloc(__func__, ind_tables_n,
 392                                 sizeof((*ind_tables)[0]), 0);
 393         if (ind_tables == NULL) {
 394                 err = ENOMEM;
 395                 ERROR("cannot allocate indirection tables container: %s",
 396                       strerror(err));
 397                 goto error;
 398         }
 399         for (i = 0; (i != ind_tables_n); ++i) {
 400                 struct ibv_exp_rwq_ind_table_init_attr ind_init_attr = {
 401                         .pd = priv->pd,
 402                         .log_ind_tbl_size = 0, /* Set below. */
 403                         .ind_tbl = wqs,
 404                         .comp_mask = 0,
 405                 };
 406                 unsigned int ind_tbl_size = ind_table_init[i].max_size;
 407                 struct ibv_exp_rwq_ind_table *ind_table;
 408
 409                 if (priv->reta_idx_n < ind_tbl_size)
 410                         ind_tbl_size = priv->reta_idx_n;
 411                 ind_init_attr.log_ind_tbl_size = log2above(ind_tbl_size);
 412                 errno = 0;
 413                 ind_table = ibv_exp_create_rwq_ind_table(priv->ctx,
 414                                                          &ind_init_attr);
 415                 if (ind_table != NULL) {
 416                         (*ind_tables)[i] = ind_table;
 417                         continue;
 418                 }
 419                 /* Not clear whether errno is set. */
 420                 err = (errno ? errno : EINVAL);
 421                 ERROR("RX indirection table creation failed with error %d: %s",
 422                       err, strerror(err));
 423                 goto error;
 424         }
 425         /* Allocate array that holds hash RX queues and related data. */
 426         hash_rxqs = rte_calloc(__func__, hash_rxqs_n,
 427                                sizeof((*hash_rxqs)[0]), 0);
 428         if (hash_rxqs == NULL) {
 429                 err = ENOMEM;
 430                 ERROR("cannot allocate hash RX queues container: %s",
 431                       strerror(err));
 432                 goto error;
 433         }
 434         for (i = 0, j = 0, k = 0;
 435              ((i != hash_rxqs_n) && (j != ind_tables_n));
 436              ++i) {
 437                 struct hash_rxq *hash_rxq = &(*hash_rxqs)[i];
 438                 enum hash_rxq_type type =
 439                         hash_rxq_type_from_pos(&ind_table_init[j], k);
 440                 struct rte_eth_rss_conf *priv_rss_conf =
 441                         (*priv->rss_conf)[type];
 442                 struct ibv_exp_rx_hash_conf hash_conf = {
 443                         .rx_hash_function = IBV_EXP_RX_HASH_FUNC_TOEPLITZ,
 444                         .rx_hash_key_len = (priv_rss_conf ?
 445                                             priv_rss_conf->rss_key_len :
 446                                             rss_hash_default_key_len),
 447                         .rx_hash_key = (priv_rss_conf ?
 448                                         priv_rss_conf->rss_key :
 449                                         rss_hash_default_key),
 450                         .rx_hash_fields_mask = hash_rxq_init[type].hash_fields,
 451                         .rwq_ind_tbl = (*ind_tables)[j],
 452                 };
 453                 struct ibv_exp_qp_init_attr qp_init_attr = {
 454                         .max_inl_recv = 0, /* Currently not supported. */
 455                         .qp_type = IBV_QPT_RAW_PACKET,
 456                         .comp_mask = (IBV_EXP_QP_INIT_ATTR_PD |
 457                                       IBV_EXP_QP_INIT_ATTR_RX_HASH),
 458                         .pd = priv->pd,
 459                         .rx_hash_conf = &hash_conf,
 460                         .port_num = priv->port,
 461                 };
 462
 463                 DEBUG("using indirection table %u for hash RX queue %u type %d",
 464                       j, i, type);
 465                 *hash_rxq = (struct hash_rxq){
 466                         .priv = priv,
 467                         .qp = ibv_exp_create_qp(priv->ctx, &qp_init_attr),
 468                         .type = type,
 469                 };
 470                 if (hash_rxq->qp == NULL) {
 471                         err = (errno ? errno : EINVAL);
 472                         ERROR("Hash RX QP creation failure: %s",
 473                               strerror(err));
 474                         goto error;
 475                 }
 476                 if (++k < ind_table_init[j].hash_types_n)
 477                         continue;
 478                 /* Switch to the next indirection table and reset hash RX
 479                  * queue type array index. */
 480                 ++j;
 481                 k = 0;
 482         }
 483         priv->ind_tables = ind_tables;
 484         priv->ind_tables_n = ind_tables_n;
 485         priv->hash_rxqs = hash_rxqs;
 486         priv->hash_rxqs_n = hash_rxqs_n;
 487         assert(err == 0);
 488         return 0;
 489 error:
 490         if (hash_rxqs != NULL) {
 491                 for (i = 0; (i != hash_rxqs_n); ++i) {
 492                         struct ibv_qp *qp = (*hash_rxqs)[i].qp;
 493
 494                         if (qp == NULL)
 495                                 continue;
 496                         claim_zero(ibv_destroy_qp(qp));
 497                 }
 498                 rte_free(hash_rxqs);
 499         }
 500         if (ind_tables != NULL) {
 501                 for (j = 0; (j != ind_tables_n); ++j) {
 502                         struct ibv_exp_rwq_ind_table *ind_table =
 503                                 (*ind_tables)[j];
 504
 505                         if (ind_table == NULL)
 506                                 continue;
 507                         claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 508                 }
 509                 rte_free(ind_tables);
 510         }
 511         return err;
 512 }
 513
 514 /**
 515  * Clean up hash RX queues and indirection table.
 516  *
 517  * @param priv
 518  *   Pointer to private structure.
 519  */
 520 void
 521 priv_destroy_hash_rxqs(struct priv *priv)
 522 {
 523         unsigned int i;
 524
 525         DEBUG("destroying %u hash RX queues", priv->hash_rxqs_n);
 526         if (priv->hash_rxqs_n == 0) {
 527                 assert(priv->hash_rxqs == NULL);
 528                 assert(priv->ind_tables == NULL);
 529                 return;
 530         }
 531         for (i = 0; (i != priv->hash_rxqs_n); ++i) {
 532                 struct hash_rxq *hash_rxq = &(*priv->hash_rxqs)[i];
 533                 unsigned int j, k;
 534
 535                 assert(hash_rxq->priv == priv);
 536                 assert(hash_rxq->qp != NULL);
 537                 /* Also check that there are no remaining flows. */
 538                 for (j = 0; (j != RTE_DIM(hash_rxq->special_flow)); ++j)
 539                         for (k = 0;
 540                              (k != RTE_DIM(hash_rxq->special_flow[j]));
 541                              ++k)
 542                                 assert(hash_rxq->special_flow[j][k] == NULL);
 543                 for (j = 0; (j != RTE_DIM(hash_rxq->mac_flow)); ++j)
 544                         for (k = 0; (k != RTE_DIM(hash_rxq->mac_flow[j])); ++k)
 545                                 assert(hash_rxq->mac_flow[j][k] == NULL);
 546                 claim_zero(ibv_destroy_qp(hash_rxq->qp));
 547         }
 548         priv->hash_rxqs_n = 0;
 549         rte_free(priv->hash_rxqs);
 550         priv->hash_rxqs = NULL;
 551         for (i = 0; (i != priv->ind_tables_n); ++i) {
 552                 struct ibv_exp_rwq_ind_table *ind_table =
 553                         (*priv->ind_tables)[i];
 554
 555                 assert(ind_table != NULL);
 556                 claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 557         }
 558         priv->ind_tables_n = 0;
 559         rte_free(priv->ind_tables);
 560         priv->ind_tables = NULL;
 561 }
 562
 563 /**
 564  * Check whether a given flow type is allowed.
 565  *
 566  * @param priv
 567  *   Pointer to private structure.
 568  * @param type
 569  *   Flow type to check.
 570  *
 571  * @return
 572  *   Nonzero if the given flow type is allowed.
 573  */
 574 int
 575 priv_allow_flow_type(struct priv *priv, enum hash_rxq_flow_type type)
 576 {
 577         /* Only FLOW_TYPE_PROMISC is allowed when promiscuous mode
 578          * has been requested. */
 579         if (priv->promisc_req)
 580                 return type == HASH_RXQ_FLOW_TYPE_PROMISC;
 581         switch (type) {
 582         case HASH_RXQ_FLOW_TYPE_PROMISC:
 583                 return !!priv->promisc_req;
 584         case HASH_RXQ_FLOW_TYPE_ALLMULTI:
 585                 return !!priv->allmulti_req;
 586         case HASH_RXQ_FLOW_TYPE_BROADCAST:
 587         case HASH_RXQ_FLOW_TYPE_IPV6MULTI:
 588                 /* If allmulti is enabled, broadcast and ipv6multi
 589                  * are unnecessary. */
 590                 return !priv->allmulti_req;
 591         case HASH_RXQ_FLOW_TYPE_MAC:
 592                 return 1;
 593         default:
 594                 /* Unsupported flow type is not allowed. */
 595                 return 0;
 596         }
 597         return 0;
 598 }
 599
 600 /**
 601  * Automatically enable/disable flows according to configuration.
 602  *
 603  * @param priv
 604  *   Private structure.
 605  *
 606  * @return
 607  *   0 on success, errno value on failure.
 608  */
 609 int
 610 priv_rehash_flows(struct priv *priv)
 611 {
 612         unsigned int i;
 613
 614         for (i = 0; (i != RTE_DIM((*priv->hash_rxqs)[0].special_flow)); ++i)
 615                 if (!priv_allow_flow_type(priv, i)) {
 616                         priv_special_flow_disable(priv, i);
 617                 } else {
 618                         int ret = priv_special_flow_enable(priv, i);
 619
 620                         if (ret)
 621                                 return ret;
 622                 }
 623         if (priv_allow_flow_type(priv, HASH_RXQ_FLOW_TYPE_MAC))
 624                 return priv_mac_addrs_enable(priv);
 625         priv_mac_addrs_disable(priv);
 626         return 0;
 627 }
 628
 629 /**
 630  * Allocate RX queue elements.
 631  *
 632  * @param rxq_ctrl
 633  *   Pointer to RX queue structure.
 634  * @param elts_n
 635  *   Number of elements to allocate.
 636  * @param[in] pool
 637  *   If not NULL, fetch buffers from this array instead of allocating them
 638  *   with rte_pktmbuf_alloc().
 639  *
 640  * @return
 641  *   0 on success, errno value on failure.
 642  */
 643 static int
 644 rxq_alloc_elts(struct rxq_ctrl *rxq_ctrl, unsigned int elts_n,
 645                struct rte_mbuf *(*pool)[])
 646 {
 647         unsigned int i;
 648         int ret = 0;
 649
 650         /* For each WR (packet). */
 651         for (i = 0; (i != elts_n); ++i) {
 652                 struct rte_mbuf *buf;
 653                 volatile struct mlx5_wqe_data_seg *scat =
 654                         &(*rxq_ctrl->rxq.wqes)[i];
 655
 656                 if (pool != NULL) {
 657                         buf = (*pool)[i];
 658                         assert(buf != NULL);
 659                         rte_pktmbuf_reset(buf);
 660                         rte_pktmbuf_refcnt_update(buf, 1);
 661                 } else
 662                         buf = rte_pktmbuf_alloc(rxq_ctrl->rxq.mp);
 663                 if (buf == NULL) {
 664                         assert(pool == NULL);
 665                         ERROR("%p: empty mbuf pool", (void *)rxq_ctrl);
 666                         ret = ENOMEM;
 667                         goto error;
 668                 }
 669                 /* Headroom is reserved by rte_pktmbuf_alloc(). */
 670                 assert(DATA_OFF(buf) == RTE_PKTMBUF_HEADROOM);
 671                 /* Buffer is supposed to be empty. */
 672                 assert(rte_pktmbuf_data_len(buf) == 0);
 673                 assert(rte_pktmbuf_pkt_len(buf) == 0);
 674                 assert(!buf->next);
 675                 PORT(buf) = rxq_ctrl->rxq.port_id;
 676                 DATA_LEN(buf) = rte_pktmbuf_tailroom(buf);
 677                 PKT_LEN(buf) = DATA_LEN(buf);
 678                 NB_SEGS(buf) = 1;
 679                 /* scat->addr must be able to store a pointer. */
 680                 assert(sizeof(scat->addr) >= sizeof(uintptr_t));
 681                 *scat = (struct mlx5_wqe_data_seg){
 682                         .addr = htonll(rte_pktmbuf_mtod(buf, uintptr_t)),
 683                         .byte_count = htonl(DATA_LEN(buf)),
 684                         .lkey = htonl(rxq_ctrl->mr->lkey),
 685                 };
 686                 (*rxq_ctrl->rxq.elts)[i] = buf;
 687         }
 688         DEBUG("%p: allocated and configured %u single-segment WRs",
 689               (void *)rxq_ctrl, elts_n);
 690         assert(ret == 0);
 691         return 0;
 692 error:
 693         assert(pool == NULL);
 694         elts_n = i;
 695         for (i = 0; (i != elts_n); ++i) {
 696                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 697                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 698                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 699         }
 700         DEBUG("%p: failed, freed everything", (void *)rxq_ctrl);
 701         assert(ret > 0);
 702         return ret;
 703 }
 704
 705 /**
 706  * Free RX queue elements.
 707  *
 708  * @param rxq_ctrl
 709  *   Pointer to RX queue structure.
 710  */
 711 static void
 712 rxq_free_elts(struct rxq_ctrl *rxq_ctrl)
 713 {
 714         unsigned int i;
 715
 716         DEBUG("%p: freeing WRs", (void *)rxq_ctrl);
 717         if (rxq_ctrl->rxq.elts == NULL)
 718                 return;
 719
 720         for (i = 0; (i != rxq_ctrl->rxq.elts_n); ++i) {
 721                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 722                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 723                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 724         }
 725 }
 726
 727 /**
 728  * Clean up a RX queue.
 729  *
 730  * Destroy objects, free allocated memory and reset the structure for reuse.
 731  *
 732  * @param rxq_ctrl
 733  *   Pointer to RX queue structure.
 734  */
 735 void
 736 rxq_cleanup(struct rxq_ctrl *rxq_ctrl)
 737 {
 738         struct ibv_exp_release_intf_params params;
 739
 740         DEBUG("cleaning up %p", (void *)rxq_ctrl);
 741         rxq_free_elts(rxq_ctrl);
 742         if (rxq_ctrl->if_wq != NULL) {
 743                 assert(rxq_ctrl->priv != NULL);
 744                 assert(rxq_ctrl->priv->ctx != NULL);
 745                 assert(rxq_ctrl->wq != NULL);
 746                 params = (struct ibv_exp_release_intf_params){
 747                         .comp_mask = 0,
 748                 };
 749                 claim_zero(ibv_exp_release_intf(rxq_ctrl->priv->ctx,
 750                                                 rxq_ctrl->if_wq,
 751                                                 &params));
 752         }
 753         if (rxq_ctrl->if_cq != NULL) {
 754                 assert(rxq_ctrl->priv != NULL);
 755                 assert(rxq_ctrl->priv->ctx != NULL);
 756                 assert(rxq_ctrl->cq != NULL);
 757                 params = (struct ibv_exp_release_intf_params){
 758                         .comp_mask = 0,
 759                 };
 760                 claim_zero(ibv_exp_release_intf(rxq_ctrl->priv->ctx,
 761                                                 rxq_ctrl->if_cq,
 762                                                 &params));
 763         }
 764         if (rxq_ctrl->wq != NULL)
 765                 claim_zero(ibv_exp_destroy_wq(rxq_ctrl->wq));
 766         if (rxq_ctrl->cq != NULL)
 767                 claim_zero(ibv_destroy_cq(rxq_ctrl->cq));
 768         if (rxq_ctrl->rd != NULL) {
 769                 struct ibv_exp_destroy_res_domain_attr attr = {
 770                         .comp_mask = 0,
 771                 };
 772
 773                 assert(rxq_ctrl->priv != NULL);
 774                 assert(rxq_ctrl->priv->ctx != NULL);
 775                 claim_zero(ibv_exp_destroy_res_domain(rxq_ctrl->priv->ctx,
 776                                                       rxq_ctrl->rd,
 777                                                       &attr));
 778         }
 779         if (rxq_ctrl->mr != NULL)
 780                 claim_zero(ibv_dereg_mr(rxq_ctrl->mr));
 781         memset(rxq_ctrl, 0, sizeof(*rxq_ctrl));
 782 }
 783
 784 /**
 785  * Reconfigure RX queue buffers.
 786  *
 787  * rxq_rehash() does not allocate mbufs, which, if not done from the right
 788  * thread (such as a control thread), may corrupt the pool.
 789  * In case of failure, the queue is left untouched.
 790  *
 791  * @param dev
 792  *   Pointer to Ethernet device structure.
 793  * @param rxq_ctrl
 794  *   RX queue pointer.
 795  *
 796  * @return
 797  *   0 on success, errno value on failure.
 798  */
 799 int
 800 rxq_rehash(struct rte_eth_dev *dev, struct rxq_ctrl *rxq_ctrl)
 801 {
 802         unsigned int elts_n = rxq_ctrl->rxq.elts_n;
 803         unsigned int i;
 804         struct ibv_exp_wq_attr mod;
 805         int err;
 806
 807         DEBUG("%p: rehashing queue %p", (void *)dev, (void *)rxq_ctrl);
 808         /* From now on, any failure will render the queue unusable.
 809          * Reinitialize WQ. */
 810         mod = (struct ibv_exp_wq_attr){
 811                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
 812                 .wq_state = IBV_EXP_WQS_RESET,
 813         };
 814         err = ibv_exp_modify_wq(rxq_ctrl->wq, &mod);
 815         if (err) {
 816                 ERROR("%p: cannot reset WQ: %s", (void *)dev, strerror(err));
 817                 assert(err > 0);
 818                 return err;
 819         }
 820         /* Snatch mbufs from original queue. */
 821         claim_zero(rxq_alloc_elts(rxq_ctrl, elts_n, rxq_ctrl->rxq.elts));
 822         for (i = 0; i != elts_n; ++i) {
 823                 struct rte_mbuf *buf = (*rxq_ctrl->rxq.elts)[i];
 824
 825                 assert(rte_mbuf_refcnt_read(buf) == 2);
 826                 rte_pktmbuf_free_seg(buf);
 827         }
 828         /* Change queue state to ready. */
 829         mod = (struct ibv_exp_wq_attr){
 830                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
 831                 .wq_state = IBV_EXP_WQS_RDY,
 832         };
 833         err = ibv_exp_modify_wq(rxq_ctrl->wq, &mod);
 834         if (err) {
 835                 ERROR("%p: WQ state to IBV_EXP_WQS_RDY failed: %s",
 836                       (void *)dev, strerror(err));
 837                 goto error;
 838         }
 839         /* Update doorbell counter. */
 840         rxq_ctrl->rxq.rq_ci = elts_n;
 841         rte_wmb();
 842         *rxq_ctrl->rxq.rq_db = htonl(rxq_ctrl->rxq.rq_ci);
 843 error:
 844         assert(err >= 0);
 845         return err;
 846 }
 847
 848 /**
 849  * Initialize RX queue.
 850  *
 851  * @param tmpl
 852  *   Pointer to RX queue control template.
 853  *
 854  * @return
 855  *   0 on success, errno value on failure.
 856  */
 857 static inline int
 858 rxq_setup(struct rxq_ctrl *tmpl)
 859 {
 860         struct ibv_cq *ibcq = tmpl->cq;
 861         struct mlx5_cq *cq = to_mxxx(cq, cq);
 862         struct mlx5_rwq *rwq = container_of(tmpl->wq, struct mlx5_rwq, wq);
 863         struct rte_mbuf *(*elts)[tmpl->rxq.elts_n] =
 864                 rte_calloc_socket("RXQ", 1, sizeof(*elts), 0, tmpl->socket);
 865
 866         if (cq->cqe_sz != RTE_CACHE_LINE_SIZE) {
 867                 ERROR("Wrong MLX5_CQE_SIZE environment variable value: "
 868                       "it should be set to %u", RTE_CACHE_LINE_SIZE);
 869                 return EINVAL;
 870         }
 871         if (elts == NULL)
 872                 return ENOMEM;
 873         tmpl->rxq.rq_db = rwq->rq.db;
 874         tmpl->rxq.cqe_n = ibcq->cqe + 1;
 875         tmpl->rxq.cq_ci = 0;
 876         tmpl->rxq.rq_ci = 0;
 877         tmpl->rxq.cq_db = cq->dbrec;
 878         tmpl->rxq.wqes =
 879                 (volatile struct mlx5_wqe_data_seg (*)[])
 880                 (uintptr_t)rwq->rq.buff;
 881         tmpl->rxq.cqes =
 882                 (volatile struct mlx5_cqe (*)[])
 883                 (uintptr_t)cq->active_buf->buf;
 884         tmpl->rxq.elts = elts;
 885         return 0;
 886 }
 887
 888 /**
 889  * Configure a RX queue.
 890  *
 891  * @param dev
 892  *   Pointer to Ethernet device structure.
 893  * @param rxq_ctrl
 894  *   Pointer to RX queue structure.
 895  * @param desc
 896  *   Number of descriptors to configure in queue.
 897  * @param socket
 898  *   NUMA socket on which memory must be allocated.
 899  * @param[in] conf
 900  *   Thresholds parameters.
 901  * @param mp
 902  *   Memory pool for buffer allocations.
 903  *
 904  * @return
 905  *   0 on success, errno value on failure.
 906  */
 907 int
 908 rxq_ctrl_setup(struct rte_eth_dev *dev, struct rxq_ctrl *rxq_ctrl,
 909                uint16_t desc, unsigned int socket,
 910                const struct rte_eth_rxconf *conf, struct rte_mempool *mp)
 911 {
 912         struct priv *priv = dev->data->dev_private;
 913         struct rxq_ctrl tmpl = {
 914                 .priv = priv,
 915                 .socket = socket,
 916                 .rxq = {
 917                         .elts_n = desc,
 918                         .mp = mp,
 919                 },
 920         };
 921         struct ibv_exp_wq_attr mod;
 922         union {
 923                 struct ibv_exp_query_intf_params params;
 924                 struct ibv_exp_cq_init_attr cq;
 925                 struct ibv_exp_res_domain_init_attr rd;
 926                 struct ibv_exp_wq_init_attr wq;
 927                 struct ibv_exp_cq_attr cq_attr;
 928         } attr;
 929         enum ibv_exp_query_intf_status status;
 930         unsigned int mb_len = rte_pktmbuf_data_room_size(mp);
 931         unsigned int cqe_n = desc - 1;
 932         struct rte_mbuf *(*elts)[desc] = NULL;
 933         int ret = 0;
 934
 935         (void)conf; /* Thresholds configuration (ignored). */
 936         if (desc == 0) {
 937                 ERROR("%p: invalid number of RX descriptors (must be a"
 938                       " multiple of 2)", (void *)dev);
 939                 return EINVAL;
 940         }
 941         /* Toggle RX checksum offload if hardware supports it. */
 942         if (priv->hw_csum)
 943                 tmpl.rxq.csum = !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 944         if (priv->hw_csum_l2tun)
 945                 tmpl.rxq.csum_l2tun =
 946                         !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 947         (void)mb_len; /* I'll be back! */
 948         /* Use the entire RX mempool as the memory region. */
 949         tmpl.mr = mlx5_mp2mr(priv->pd, mp);
 950         if (tmpl.mr == NULL) {
 951                 ret = EINVAL;
 952                 ERROR("%p: MR creation failure: %s",
 953                       (void *)dev, strerror(ret));
 954                 goto error;
 955         }
 956         attr.rd = (struct ibv_exp_res_domain_init_attr){
 957                 .comp_mask = (IBV_EXP_RES_DOMAIN_THREAD_MODEL |
 958                               IBV_EXP_RES_DOMAIN_MSG_MODEL),
 959                 .thread_model = IBV_EXP_THREAD_SINGLE,
 960                 .msg_model = IBV_EXP_MSG_HIGH_BW,
 961         };
 962         tmpl.rd = ibv_exp_create_res_domain(priv->ctx, &attr.rd);
 963         if (tmpl.rd == NULL) {
 964                 ret = ENOMEM;
 965                 ERROR("%p: RD creation failure: %s",
 966                       (void *)dev, strerror(ret));
 967                 goto error;
 968         }
 969         attr.cq = (struct ibv_exp_cq_init_attr){
 970                 .comp_mask = IBV_EXP_CQ_INIT_ATTR_RES_DOMAIN,
 971                 .res_domain = tmpl.rd,
 972         };
 973         if (priv->cqe_comp) {
 974                 attr.cq.comp_mask |= IBV_EXP_CQ_INIT_ATTR_FLAGS;
 975                 attr.cq.flags |= IBV_EXP_CQ_COMPRESSED_CQE;
 976                 cqe_n = (desc * 2) - 1; /* Double the number of CQEs. */
 977         }
 978         tmpl.cq = ibv_exp_create_cq(priv->ctx, cqe_n, NULL, NULL, 0,
 979                                     &attr.cq);
 980         if (tmpl.cq == NULL) {
 981                 ret = ENOMEM;
 982                 ERROR("%p: CQ creation failure: %s",
 983                       (void *)dev, strerror(ret));
 984                 goto error;
 985         }
 986         DEBUG("priv->device_attr.max_qp_wr is %d",
 987               priv->device_attr.max_qp_wr);
 988         DEBUG("priv->device_attr.max_sge is %d",
 989               priv->device_attr.max_sge);
 990         /* Configure VLAN stripping. */
 991         tmpl.rxq.vlan_strip = (priv->hw_vlan_strip &&
 992                                !!dev->data->dev_conf.rxmode.hw_vlan_strip);
 993         attr.wq = (struct ibv_exp_wq_init_attr){
 994                 .wq_context = NULL, /* Could be useful in the future. */
 995                 .wq_type = IBV_EXP_WQT_RQ,
 996                 /* Max number of outstanding WRs. */
 997                 .max_recv_wr = ((priv->device_attr.max_qp_wr < (int)desc) ?
 998                                 priv->device_attr.max_qp_wr :
 999                                 (int)desc),
1000                 /* Max number of scatter/gather elements in a WR. */
1001                 .max_recv_sge = 1,
1002                 .pd = priv->pd,
1003                 .cq = tmpl.cq,
1004                 .comp_mask =
1005                         IBV_EXP_CREATE_WQ_RES_DOMAIN |
1006                         IBV_EXP_CREATE_WQ_VLAN_OFFLOADS |
1007                         0,
1008                 .res_domain = tmpl.rd,
1009                 .vlan_offloads = (tmpl.rxq.vlan_strip ?
1010                                   IBV_EXP_RECEIVE_WQ_CVLAN_STRIP :
1011                                   0),
1012         };
1013         /* By default, FCS (CRC) is stripped by hardware. */
1014         if (dev->data->dev_conf.rxmode.hw_strip_crc) {
1015                 tmpl.rxq.crc_present = 0;
1016         } else if (priv->hw_fcs_strip) {
1017                 /* Ask HW/Verbs to leave CRC in place when supported. */
1018                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_SCATTER_FCS;
1019                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1020                 tmpl.rxq.crc_present = 1;
1021         } else {
1022                 WARN("%p: CRC stripping has been disabled but will still"
1023                      " be performed by hardware, make sure MLNX_OFED and"
1024                      " firmware are up to date",
1025                      (void *)dev);
1026                 tmpl.rxq.crc_present = 0;
1027         }
1028         DEBUG("%p: CRC stripping is %s, %u bytes will be subtracted from"
1029               " incoming frames to hide it",
1030               (void *)dev,
1031               tmpl.rxq.crc_present ? "disabled" : "enabled",
1032               tmpl.rxq.crc_present << 2);
1033         if (!mlx5_getenv_int("MLX5_PMD_ENABLE_PADDING"))
1034                 ; /* Nothing else to do. */
1035         else if (priv->hw_padding) {
1036                 INFO("%p: enabling packet padding on queue %p",
1037                      (void *)dev, (void *)rxq_ctrl);
1038                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_RX_END_PADDING;
1039                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1040         } else
1041                 WARN("%p: packet padding has been requested but is not"
1042                      " supported, make sure MLNX_OFED and firmware are"
1043                      " up to date",
1044                      (void *)dev);
1045
1046         tmpl.wq = ibv_exp_create_wq(priv->ctx, &attr.wq);
1047         if (tmpl.wq == NULL) {
1048                 ret = (errno ? errno : EINVAL);
1049                 ERROR("%p: WQ creation failure: %s",
1050                       (void *)dev, strerror(ret));
1051                 goto error;
1052         }
1053         /* Save port ID. */
1054         tmpl.rxq.port_id = dev->data->port_id;
1055         DEBUG("%p: RTE port ID: %u", (void *)rxq_ctrl, tmpl.rxq.port_id);
1056         attr.params = (struct ibv_exp_query_intf_params){
1057                 .intf_scope = IBV_EXP_INTF_GLOBAL,
1058                 .intf_version = 1,
1059                 .intf = IBV_EXP_INTF_CQ,
1060                 .obj = tmpl.cq,
1061         };
1062         tmpl.if_cq = ibv_exp_query_intf(priv->ctx, &attr.params, &status);
1063         if (tmpl.if_cq == NULL) {
1064                 ERROR("%p: CQ interface family query failed with status %d",
1065                       (void *)dev, status);
1066                 goto error;
1067         }
1068         attr.params = (struct ibv_exp_query_intf_params){
1069                 .intf_scope = IBV_EXP_INTF_GLOBAL,
1070                 .intf = IBV_EXP_INTF_WQ,
1071                 .obj = tmpl.wq,
1072         };
1073         tmpl.if_wq = ibv_exp_query_intf(priv->ctx, &attr.params, &status);
1074         if (tmpl.if_wq == NULL) {
1075                 ERROR("%p: WQ interface family query failed with status %d",
1076                       (void *)dev, status);
1077                 goto error;
1078         }
1079         /* Change queue state to ready. */
1080         mod = (struct ibv_exp_wq_attr){
1081                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
1082                 .wq_state = IBV_EXP_WQS_RDY,
1083         };
1084         ret = ibv_exp_modify_wq(tmpl.wq, &mod);
1085         if (ret) {
1086                 ERROR("%p: WQ state to IBV_EXP_WQS_RDY failed: %s",
1087                       (void *)dev, strerror(ret));
1088                 goto error;
1089         }
1090         ret = rxq_setup(&tmpl);
1091         if (ret) {
1092                 ERROR("%p: cannot initialize RX queue structure: %s",
1093                       (void *)dev, strerror(ret));
1094                 goto error;
1095         }
1096         /* Reuse buffers from original queue if possible. */
1097         if (rxq_ctrl->rxq.elts_n) {
1098                 assert(rxq_ctrl->rxq.elts_n == desc);
1099                 assert(rxq_ctrl->rxq.elts != tmpl.rxq.elts);
1100                 ret = rxq_alloc_elts(&tmpl, desc, rxq_ctrl->rxq.elts);
1101         } else
1102                 ret = rxq_alloc_elts(&tmpl, desc, NULL);
1103         if (ret) {
1104                 ERROR("%p: RXQ allocation failed: %s",
1105                       (void *)dev, strerror(ret));
1106                 goto error;
1107         }
1108         /* Clean up rxq in case we're reinitializing it. */
1109         DEBUG("%p: cleaning-up old rxq just in case", (void *)rxq_ctrl);
1110         rxq_cleanup(rxq_ctrl);
1111         /* Move mbuf pointers to dedicated storage area in RX queue. */
1112         elts = (void *)(rxq_ctrl + 1);
1113         rte_memcpy(elts, tmpl.rxq.elts, sizeof(*elts));
1114 #ifndef NDEBUG
1115         memset(tmpl.rxq.elts, 0x55, sizeof(*elts));
1116 #endif
1117         rte_free(tmpl.rxq.elts);
1118         tmpl.rxq.elts = elts;
1119         *rxq_ctrl = tmpl;
1120         /* Update doorbell counter. */
1121         rxq_ctrl->rxq.rq_ci = desc;
1122         rte_wmb();
1123         *rxq_ctrl->rxq.rq_db = htonl(rxq_ctrl->rxq.rq_ci);
1124         DEBUG("%p: rxq updated with %p", (void *)rxq_ctrl, (void *)&tmpl);
1125         assert(ret == 0);
1126         return 0;
1127 error:
1128         elts = tmpl.rxq.elts;
1129         rxq_cleanup(&tmpl);
1130         rte_free(elts);
1131         assert(ret > 0);
1132         return ret;
1133 }
1134
1135 /**
1136  * DPDK callback to configure a RX queue.
1137  *
1138  * @param dev
1139  *   Pointer to Ethernet device structure.
1140  * @param idx
1141  *   RX queue index.
1142  * @param desc
1143  *   Number of descriptors to configure in queue.
1144  * @param socket
1145  *   NUMA socket on which memory must be allocated.
1146  * @param[in] conf
1147  *   Thresholds parameters.
1148  * @param mp
1149  *   Memory pool for buffer allocations.
1150  *
1151  * @return
1152  *   0 on success, negative errno value on failure.
1153  */
1154 int
1155 mlx5_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
1156                     unsigned int socket, const struct rte_eth_rxconf *conf,
1157                     struct rte_mempool *mp)
1158 {
1159         struct priv *priv = dev->data->dev_private;
1160         struct rxq *rxq = (*priv->rxqs)[idx];
1161         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1162         int ret;
1163
1164         if (mlx5_is_secondary())
1165                 return -E_RTE_SECONDARY;
1166
1167         priv_lock(priv);
1168         if (!rte_is_power_of_2(desc)) {
1169                 desc = 1 << log2above(desc);
1170                 WARN("%p: increased number of descriptors in RX queue %u"
1171                      " to the next power of two (%d)",
1172                      (void *)dev, idx, desc);
1173         }
1174         DEBUG("%p: configuring queue %u for %u descriptors",
1175               (void *)dev, idx, desc);
1176         if (idx >= priv->rxqs_n) {
1177                 ERROR("%p: queue index out of range (%u >= %u)",
1178                       (void *)dev, idx, priv->rxqs_n);
1179                 priv_unlock(priv);
1180                 return -EOVERFLOW;
1181         }
1182         if (rxq != NULL) {
1183                 DEBUG("%p: reusing already allocated queue index %u (%p)",
1184                       (void *)dev, idx, (void *)rxq);
1185                 if (priv->started) {
1186                         priv_unlock(priv);
1187                         return -EEXIST;
1188                 }
1189                 (*priv->rxqs)[idx] = NULL;
1190                 rxq_cleanup(rxq_ctrl);
1191         } else {
1192                 rxq_ctrl = rte_calloc_socket("RXQ", 1, sizeof(*rxq_ctrl) +
1193                                              desc * sizeof(struct rte_mbuf *),
1194                                              0, socket);
1195                 if (rxq_ctrl == NULL) {
1196                         ERROR("%p: unable to allocate queue index %u",
1197                               (void *)dev, idx);
1198                         priv_unlock(priv);
1199                         return -ENOMEM;
1200                 }
1201         }
1202         ret = rxq_ctrl_setup(dev, rxq_ctrl, desc, socket, conf, mp);
1203         if (ret)
1204                 rte_free(rxq_ctrl);
1205         else {
1206                 rxq_ctrl->rxq.stats.idx = idx;
1207                 DEBUG("%p: adding RX queue %p to list",
1208                       (void *)dev, (void *)rxq_ctrl);
1209                 (*priv->rxqs)[idx] = &rxq_ctrl->rxq;
1210                 /* Update receive callback. */
1211                 dev->rx_pkt_burst = mlx5_rx_burst;
1212         }
1213         priv_unlock(priv);
1214         return -ret;
1215 }
1216
1217 /**
1218  * DPDK callback to release a RX queue.
1219  *
1220  * @param dpdk_rxq
1221  *   Generic RX queue pointer.
1222  */
1223 void
1224 mlx5_rx_queue_release(void *dpdk_rxq)
1225 {
1226         struct rxq *rxq = (struct rxq *)dpdk_rxq;
1227         struct rxq_ctrl *rxq_ctrl;
1228         struct priv *priv;
1229         unsigned int i;
1230
1231         if (mlx5_is_secondary())
1232                 return;
1233
1234         if (rxq == NULL)
1235                 return;
1236         rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1237         priv = rxq_ctrl->priv;
1238         priv_lock(priv);
1239         for (i = 0; (i != priv->rxqs_n); ++i)
1240                 if ((*priv->rxqs)[i] == rxq) {
1241                         DEBUG("%p: removing RX queue %p from list",
1242                               (void *)priv->dev, (void *)rxq_ctrl);
1243                         (*priv->rxqs)[i] = NULL;
1244                         break;
1245                 }
1246         rxq_cleanup(rxq_ctrl);
1247         rte_free(rxq_ctrl);
1248         priv_unlock(priv);
1249 }
1250
1251 /**
1252  * DPDK callback for RX in secondary processes.
1253  *
1254  * This function configures all queues from primary process information
1255  * if necessary before reverting to the normal RX burst callback.
1256  *
1257  * @param dpdk_rxq
1258  *   Generic pointer to RX queue structure.
1259  * @param[out] pkts
1260  *   Array to store received packets.
1261  * @param pkts_n
1262  *   Maximum number of packets in array.
1263  *
1264  * @return
1265  *   Number of packets successfully received (<= pkts_n).
1266  */
1267 uint16_t
1268 mlx5_rx_burst_secondary_setup(void *dpdk_rxq, struct rte_mbuf **pkts,
1269                               uint16_t pkts_n)
1270 {
1271         struct rxq *rxq = dpdk_rxq;
1272         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1273         struct priv *priv = mlx5_secondary_data_setup(rxq_ctrl->priv);
1274         struct priv *primary_priv;
1275         unsigned int index;
1276
1277         if (priv == NULL)
1278                 return 0;
1279         primary_priv =
1280                 mlx5_secondary_data[priv->dev->data->port_id].primary_priv;
1281         /* Look for queue index in both private structures. */
1282         for (index = 0; index != priv->rxqs_n; ++index)
1283                 if (((*primary_priv->rxqs)[index] == rxq) ||
1284                     ((*priv->rxqs)[index] == rxq))
1285                         break;
1286         if (index == priv->rxqs_n)
1287                 return 0;
1288         rxq = (*priv->rxqs)[index];
1289         return priv->dev->rx_pkt_burst(rxq, pkts, pkts_n);
1290 }