drivers/net/mlx5/mlx5_rxtx.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2015 6WIND S.A.
   3  * Copyright 2015-2019 Mellanox Technologies, Ltd
   4  */
   5
   6 #include <stdint.h>
   7 #include <string.h>
   8 #include <stdlib.h>
   9
  10 #include <rte_mbuf.h>
  11 #include <rte_mempool.h>
  12 #include <rte_prefetch.h>
  13 #include <rte_common.h>
  14 #include <rte_branch_prediction.h>
  15 #include <rte_ether.h>
  16 #include <rte_cycles.h>
  17 #include <rte_flow.h>
  18
  19 #include <mlx5_prm.h>
  20 #include <mlx5_common.h>
  21
  22 #include "mlx5_autoconf.h"
  23 #include "mlx5_defs.h"
  24 #include "mlx5.h"
  25 #include "mlx5_mr.h"
  26 #include "mlx5_utils.h"
  27 #include "mlx5_rxtx.h"
  28
  29 /* TX burst subroutines return codes. */
  30 enum mlx5_txcmp_code {
  31         MLX5_TXCMP_CODE_EXIT = 0,
  32         MLX5_TXCMP_CODE_ERROR,
  33         MLX5_TXCMP_CODE_SINGLE,
  34         MLX5_TXCMP_CODE_MULTI,
  35         MLX5_TXCMP_CODE_TSO,
  36         MLX5_TXCMP_CODE_EMPW,
  37 };
  38
  39 /*
  40  * These defines are used to configure Tx burst routine option set
  41  * supported at compile time. The not specified options are optimized out
  42  * out due to if conditions can be explicitly calculated at compile time.
  43  * The offloads with bigger runtime check (require more CPU cycles to
  44  * skip) overhead should have the bigger index - this is needed to
  45  * select the better matching routine function if no exact match and
  46  * some offloads are not actually requested.
  47  */
  48 #define MLX5_TXOFF_CONFIG_MULTI (1u << 0) /* Multi-segment packets.*/
  49 #define MLX5_TXOFF_CONFIG_TSO (1u << 1) /* TCP send offload supported.*/
  50 #define MLX5_TXOFF_CONFIG_SWP (1u << 2) /* Tunnels/SW Parser offloads.*/
  51 #define MLX5_TXOFF_CONFIG_CSUM (1u << 3) /* Check Sums offloaded. */
  52 #define MLX5_TXOFF_CONFIG_INLINE (1u << 4) /* Data inlining supported. */
  53 #define MLX5_TXOFF_CONFIG_VLAN (1u << 5) /* VLAN insertion supported.*/
  54 #define MLX5_TXOFF_CONFIG_METADATA (1u << 6) /* Flow metadata. */
  55 #define MLX5_TXOFF_CONFIG_EMPW (1u << 8) /* Enhanced MPW supported.*/
  56 #define MLX5_TXOFF_CONFIG_MPW (1u << 9) /* Legacy MPW supported.*/
  57 #define MLX5_TXOFF_CONFIG_TXPP (1u << 10) /* Scheduling on timestamp.*/
  58
  59 /* The most common offloads groups. */
  60 #define MLX5_TXOFF_CONFIG_NONE 0
  61 #define MLX5_TXOFF_CONFIG_FULL (MLX5_TXOFF_CONFIG_MULTI | \
  62                                 MLX5_TXOFF_CONFIG_TSO | \
  63                                 MLX5_TXOFF_CONFIG_SWP | \
  64                                 MLX5_TXOFF_CONFIG_CSUM | \
  65                                 MLX5_TXOFF_CONFIG_INLINE | \
  66                                 MLX5_TXOFF_CONFIG_VLAN | \
  67                                 MLX5_TXOFF_CONFIG_METADATA)
  68
  69 #define MLX5_TXOFF_CONFIG(mask) (olx & MLX5_TXOFF_CONFIG_##mask)
  70
  71 #define MLX5_TXOFF_DECL(func, olx) \
  72 static uint16_t mlx5_tx_burst_##func(void *txq, \
  73                                      struct rte_mbuf **pkts, \
  74                                     uint16_t pkts_n) \
  75 { \
  76         return mlx5_tx_burst_tmpl((struct mlx5_txq_data *)txq, \
  77                     pkts, pkts_n, (olx)); \
  78 }
  79
  80 #define MLX5_TXOFF_INFO(func, olx) {mlx5_tx_burst_##func, olx},
  81
  82 static __rte_always_inline uint32_t
  83 rxq_cq_to_pkt_type(struct mlx5_rxq_data *rxq, volatile struct mlx5_cqe *cqe,
  84                                    volatile struct mlx5_mini_cqe8 *mcqe);
  85
  86 static __rte_always_inline int
  87 mlx5_rx_poll_len(struct mlx5_rxq_data *rxq, volatile struct mlx5_cqe *cqe,
  88                  uint16_t cqe_cnt, volatile struct mlx5_mini_cqe8 **mcqe);
  89
  90 static __rte_always_inline uint32_t
  91 rxq_cq_to_ol_flags(volatile struct mlx5_cqe *cqe);
  92
  93 static __rte_always_inline void
  94 rxq_cq_to_mbuf(struct mlx5_rxq_data *rxq, struct rte_mbuf *pkt,
  95                volatile struct mlx5_cqe *cqe,
  96                volatile struct mlx5_mini_cqe8 *mcqe);
  97
  98 static int
  99 mlx5_queue_state_modify(struct rte_eth_dev *dev,
 100                         struct mlx5_mp_arg_queue_state_modify *sm);
 101
 102 static inline void
 103 mlx5_lro_update_tcp_hdr(struct rte_tcp_hdr *__rte_restrict tcp,
 104                         volatile struct mlx5_cqe *__rte_restrict cqe,
 105                         uint32_t phcsum, uint8_t l4_type);
 106
 107 static inline void
 108 mlx5_lro_update_hdr(uint8_t *__rte_restrict padd,
 109                     volatile struct mlx5_cqe *__rte_restrict cqe,
 110                         volatile struct mlx5_mini_cqe8 *mcqe,
 111                     struct mlx5_rxq_data *rxq, uint32_t len);
 112
 113 uint32_t mlx5_ptype_table[] __rte_cache_aligned = {
 114         [0xff] = RTE_PTYPE_ALL_MASK, /* Last entry for errored packet. */
 115 };
 116
 117 uint8_t mlx5_cksum_table[1 << 10] __rte_cache_aligned;
 118 uint8_t mlx5_swp_types_table[1 << 10] __rte_cache_aligned;
 119
 120 uint64_t rte_net_mlx5_dynf_inline_mask;
 121 #define PKT_TX_DYNF_NOINLINE rte_net_mlx5_dynf_inline_mask
 122
 123 /**
 124  * Build a table to translate Rx completion flags to packet type.
 125  *
 126  * @note: fix mlx5_dev_supported_ptypes_get() if any change here.
 127  */
 128 void
 129 mlx5_set_ptype_table(void)
 130 {
 131         unsigned int i;
 132         uint32_t (*p)[RTE_DIM(mlx5_ptype_table)] = &mlx5_ptype_table;
 133
 134         /* Last entry must not be overwritten, reserved for errored packet. */
 135         for (i = 0; i < RTE_DIM(mlx5_ptype_table) - 1; ++i)
 136                 (*p)[i] = RTE_PTYPE_UNKNOWN;
 137         /*
 138          * The index to the array should have:
 139          * bit[1:0] = l3_hdr_type
 140          * bit[4:2] = l4_hdr_type
 141          * bit[5] = ip_frag
 142          * bit[6] = tunneled
 143          * bit[7] = outer_l3_type
 144          */
 145         /* L2 */
 146         (*p)[0x00] = RTE_PTYPE_L2_ETHER;
 147         /* L3 */
 148         (*p)[0x01] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 149                      RTE_PTYPE_L4_NONFRAG;
 150         (*p)[0x02] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 151                      RTE_PTYPE_L4_NONFRAG;
 152         /* Fragmented */
 153         (*p)[0x21] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 154                      RTE_PTYPE_L4_FRAG;
 155         (*p)[0x22] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 156                      RTE_PTYPE_L4_FRAG;
 157         /* TCP */
 158         (*p)[0x05] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 159                      RTE_PTYPE_L4_TCP;
 160         (*p)[0x06] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 161                      RTE_PTYPE_L4_TCP;
 162         (*p)[0x0d] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 163                      RTE_PTYPE_L4_TCP;
 164         (*p)[0x0e] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 165                      RTE_PTYPE_L4_TCP;
 166         (*p)[0x11] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 167                      RTE_PTYPE_L4_TCP;
 168         (*p)[0x12] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 169                      RTE_PTYPE_L4_TCP;
 170         /* UDP */
 171         (*p)[0x09] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 172                      RTE_PTYPE_L4_UDP;
 173         (*p)[0x0a] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 174                      RTE_PTYPE_L4_UDP;
 175         /* Repeat with outer_l3_type being set. Just in case. */
 176         (*p)[0x81] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 177                      RTE_PTYPE_L4_NONFRAG;
 178         (*p)[0x82] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 179                      RTE_PTYPE_L4_NONFRAG;
 180         (*p)[0xa1] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 181                      RTE_PTYPE_L4_FRAG;
 182         (*p)[0xa2] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 183                      RTE_PTYPE_L4_FRAG;
 184         (*p)[0x85] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 185                      RTE_PTYPE_L4_TCP;
 186         (*p)[0x86] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 187                      RTE_PTYPE_L4_TCP;
 188         (*p)[0x8d] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 189                      RTE_PTYPE_L4_TCP;
 190         (*p)[0x8e] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 191                      RTE_PTYPE_L4_TCP;
 192         (*p)[0x91] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 193                      RTE_PTYPE_L4_TCP;
 194         (*p)[0x92] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 195                      RTE_PTYPE_L4_TCP;
 196         (*p)[0x89] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 197                      RTE_PTYPE_L4_UDP;
 198         (*p)[0x8a] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 199                      RTE_PTYPE_L4_UDP;
 200         /* Tunneled - L3 */
 201         (*p)[0x40] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN;
 202         (*p)[0x41] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 203                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 204                      RTE_PTYPE_INNER_L4_NONFRAG;
 205         (*p)[0x42] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 206                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 207                      RTE_PTYPE_INNER_L4_NONFRAG;
 208         (*p)[0xc0] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN;
 209         (*p)[0xc1] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 210                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 211                      RTE_PTYPE_INNER_L4_NONFRAG;
 212         (*p)[0xc2] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 213                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 214                      RTE_PTYPE_INNER_L4_NONFRAG;
 215         /* Tunneled - Fragmented */
 216         (*p)[0x61] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 217                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 218                      RTE_PTYPE_INNER_L4_FRAG;
 219         (*p)[0x62] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 220                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 221                      RTE_PTYPE_INNER_L4_FRAG;
 222         (*p)[0xe1] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 223                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 224                      RTE_PTYPE_INNER_L4_FRAG;
 225         (*p)[0xe2] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 226                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 227                      RTE_PTYPE_INNER_L4_FRAG;
 228         /* Tunneled - TCP */
 229         (*p)[0x45] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 230                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 231                      RTE_PTYPE_INNER_L4_TCP;
 232         (*p)[0x46] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 233                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 234                      RTE_PTYPE_INNER_L4_TCP;
 235         (*p)[0x4d] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 236                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 237                      RTE_PTYPE_INNER_L4_TCP;
 238         (*p)[0x4e] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 239                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 240                      RTE_PTYPE_INNER_L4_TCP;
 241         (*p)[0x51] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 242                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 243                      RTE_PTYPE_INNER_L4_TCP;
 244         (*p)[0x52] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 245                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 246                      RTE_PTYPE_INNER_L4_TCP;
 247         (*p)[0xc5] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 248                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 249                      RTE_PTYPE_INNER_L4_TCP;
 250         (*p)[0xc6] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 251                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 252                      RTE_PTYPE_INNER_L4_TCP;
 253         (*p)[0xcd] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 254                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 255                      RTE_PTYPE_INNER_L4_TCP;
 256         (*p)[0xce] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 257                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 258                      RTE_PTYPE_INNER_L4_TCP;
 259         (*p)[0xd1] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 260                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 261                      RTE_PTYPE_INNER_L4_TCP;
 262         (*p)[0xd2] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 263                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 264                      RTE_PTYPE_INNER_L4_TCP;
 265         /* Tunneled - UDP */
 266         (*p)[0x49] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 267                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 268                      RTE_PTYPE_INNER_L4_UDP;
 269         (*p)[0x4a] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN |
 270                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 271                      RTE_PTYPE_INNER_L4_UDP;
 272         (*p)[0xc9] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 273                      RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN |
 274                      RTE_PTYPE_INNER_L4_UDP;
 275         (*p)[0xca] = RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN |
 276                      RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN |
 277                      RTE_PTYPE_INNER_L4_UDP;
 278 }
 279
 280 /**
 281  * Build a table to translate packet to checksum type of Verbs.
 282  */
 283 void
 284 mlx5_set_cksum_table(void)
 285 {
 286         unsigned int i;
 287         uint8_t v;
 288
 289         /*
 290          * The index should have:
 291          * bit[0] = PKT_TX_TCP_SEG
 292          * bit[2:3] = PKT_TX_UDP_CKSUM, PKT_TX_TCP_CKSUM
 293          * bit[4] = PKT_TX_IP_CKSUM
 294          * bit[8] = PKT_TX_OUTER_IP_CKSUM
 295          * bit[9] = tunnel
 296          */
 297         for (i = 0; i < RTE_DIM(mlx5_cksum_table); ++i) {
 298                 v = 0;
 299                 if (i & (1 << 9)) {
 300                         /* Tunneled packet. */
 301                         if (i & (1 << 8)) /* Outer IP. */
 302                                 v |= MLX5_ETH_WQE_L3_CSUM;
 303                         if (i & (1 << 4)) /* Inner IP. */
 304                                 v |= MLX5_ETH_WQE_L3_INNER_CSUM;
 305                         if (i & (3 << 2 | 1 << 0)) /* L4 or TSO. */
 306                                 v |= MLX5_ETH_WQE_L4_INNER_CSUM;
 307                 } else {
 308                         /* No tunnel. */
 309                         if (i & (1 << 4)) /* IP. */
 310                                 v |= MLX5_ETH_WQE_L3_CSUM;
 311                         if (i & (3 << 2 | 1 << 0)) /* L4 or TSO. */
 312                                 v |= MLX5_ETH_WQE_L4_CSUM;
 313                 }
 314                 mlx5_cksum_table[i] = v;
 315         }
 316 }
 317
 318 /**
 319  * Build a table to translate packet type of mbuf to SWP type of Verbs.
 320  */
 321 void
 322 mlx5_set_swp_types_table(void)
 323 {
 324         unsigned int i;
 325         uint8_t v;
 326
 327         /*
 328          * The index should have:
 329          * bit[0:1] = PKT_TX_L4_MASK
 330          * bit[4] = PKT_TX_IPV6
 331          * bit[8] = PKT_TX_OUTER_IPV6
 332          * bit[9] = PKT_TX_OUTER_UDP
 333          */
 334         for (i = 0; i < RTE_DIM(mlx5_swp_types_table); ++i) {
 335                 v = 0;
 336                 if (i & (1 << 8))
 337                         v |= MLX5_ETH_WQE_L3_OUTER_IPV6;
 338                 if (i & (1 << 9))
 339                         v |= MLX5_ETH_WQE_L4_OUTER_UDP;
 340                 if (i & (1 << 4))
 341                         v |= MLX5_ETH_WQE_L3_INNER_IPV6;
 342                 if ((i & 3) == (PKT_TX_UDP_CKSUM >> 52))
 343                         v |= MLX5_ETH_WQE_L4_INNER_UDP;
 344                 mlx5_swp_types_table[i] = v;
 345         }
 346 }
 347
 348 /**
 349  * Set Software Parser flags and offsets in Ethernet Segment of WQE.
 350  * Flags must be preliminary initialized to zero.
 351  *
 352  * @param loc
 353  *   Pointer to burst routine local context.
 354  * @param swp_flags
 355  *   Pointer to store Software Parser flags
 356  * @param olx
 357  *   Configured Tx offloads mask. It is fully defined at
 358  *   compile time and may be used for optimization.
 359  *
 360  * @return
 361  *   Software Parser offsets packed in dword.
 362  *   Software Parser flags are set by pointer.
 363  */
 364 static __rte_always_inline uint32_t
 365 txq_mbuf_to_swp(struct mlx5_txq_local *__rte_restrict loc,
 366                 uint8_t *swp_flags,
 367                 unsigned int olx)
 368 {
 369         uint64_t ol, tunnel;
 370         unsigned int idx, off;
 371         uint32_t set;
 372
 373         if (!MLX5_TXOFF_CONFIG(SWP))
 374                 return 0;
 375         ol = loc->mbuf->ol_flags;
 376         tunnel = ol & PKT_TX_TUNNEL_MASK;
 377         /*
 378          * Check whether Software Parser is required.
 379          * Only customized tunnels may ask for.
 380          */
 381         if (likely(tunnel != PKT_TX_TUNNEL_UDP && tunnel != PKT_TX_TUNNEL_IP))
 382                 return 0;
 383         /*
 384          * The index should have:
 385          * bit[0:1] = PKT_TX_L4_MASK
 386          * bit[4] = PKT_TX_IPV6
 387          * bit[8] = PKT_TX_OUTER_IPV6
 388          * bit[9] = PKT_TX_OUTER_UDP
 389          */
 390         idx = (ol & (PKT_TX_L4_MASK | PKT_TX_IPV6 | PKT_TX_OUTER_IPV6)) >> 52;
 391         idx |= (tunnel == PKT_TX_TUNNEL_UDP) ? (1 << 9) : 0;
 392         *swp_flags = mlx5_swp_types_table[idx];
 393         /*
 394          * Set offsets for SW parser. Since ConnectX-5, SW parser just
 395          * complements HW parser. SW parser starts to engage only if HW parser
 396          * can't reach a header. For the older devices, HW parser will not kick
 397          * in if any of SWP offsets is set. Therefore, all of the L3 offsets
 398          * should be set regardless of HW offload.
 399          */
 400         off = loc->mbuf->outer_l2_len;
 401         if (MLX5_TXOFF_CONFIG(VLAN) && ol & PKT_TX_VLAN_PKT)
 402                 off += sizeof(struct rte_vlan_hdr);
 403         set = (off >> 1) << 8; /* Outer L3 offset. */
 404         off += loc->mbuf->outer_l3_len;
 405         if (tunnel == PKT_TX_TUNNEL_UDP)
 406                 set |= off >> 1; /* Outer L4 offset. */
 407         if (ol & (PKT_TX_IPV4 | PKT_TX_IPV6)) { /* Inner IP. */
 408                 const uint64_t csum = ol & PKT_TX_L4_MASK;
 409                         off += loc->mbuf->l2_len;
 410                 set |= (off >> 1) << 24; /* Inner L3 offset. */
 411                 if (csum == PKT_TX_TCP_CKSUM ||
 412                     csum == PKT_TX_UDP_CKSUM ||
 413                     (MLX5_TXOFF_CONFIG(TSO) && ol & PKT_TX_TCP_SEG)) {
 414                         off += loc->mbuf->l3_len;
 415                         set |= (off >> 1) << 16; /* Inner L4 offset. */
 416                 }
 417         }
 418         set = rte_cpu_to_le_32(set);
 419         return set;
 420 }
 421
 422 /**
 423  * Convert the Checksum offloads to Verbs.
 424  *
 425  * @param buf
 426  *   Pointer to the mbuf.
 427  *
 428  * @return
 429  *   Converted checksum flags.
 430  */
 431 static __rte_always_inline uint8_t
 432 txq_ol_cksum_to_cs(struct rte_mbuf *buf)
 433 {
 434         uint32_t idx;
 435         uint8_t is_tunnel = !!(buf->ol_flags & PKT_TX_TUNNEL_MASK);
 436         const uint64_t ol_flags_mask = PKT_TX_TCP_SEG | PKT_TX_L4_MASK |
 437                                        PKT_TX_IP_CKSUM | PKT_TX_OUTER_IP_CKSUM;
 438
 439         /*
 440          * The index should have:
 441          * bit[0] = PKT_TX_TCP_SEG
 442          * bit[2:3] = PKT_TX_UDP_CKSUM, PKT_TX_TCP_CKSUM
 443          * bit[4] = PKT_TX_IP_CKSUM
 444          * bit[8] = PKT_TX_OUTER_IP_CKSUM
 445          * bit[9] = tunnel
 446          */
 447         idx = ((buf->ol_flags & ol_flags_mask) >> 50) | (!!is_tunnel << 9);
 448         return mlx5_cksum_table[idx];
 449 }
 450
 451 /**
 452  * Internal function to compute the number of used descriptors in an RX queue
 453  *
 454  * @param rxq
 455  *   The Rx queue.
 456  *
 457  * @return
 458  *   The number of used rx descriptor.
 459  */
 460 static uint32_t
 461 rx_queue_count(struct mlx5_rxq_data *rxq)
 462 {
 463         struct rxq_zip *zip = &rxq->zip;
 464         volatile struct mlx5_cqe *cqe;
 465         const unsigned int cqe_n = (1 << rxq->cqe_n);
 466         const unsigned int sges_n = (1 << rxq->sges_n);
 467         const unsigned int elts_n = (1 << rxq->elts_n);
 468         const unsigned int strd_n = (1 << rxq->strd_num_n);
 469         const unsigned int cqe_cnt = cqe_n - 1;
 470         unsigned int cq_ci, used;
 471
 472         /* if we are processing a compressed cqe */
 473         if (zip->ai) {
 474                 used = zip->cqe_cnt - zip->ai;
 475                 cq_ci = zip->cq_ci;
 476         } else {
 477                 used = 0;
 478                 cq_ci = rxq->cq_ci;
 479         }
 480         cqe = &(*rxq->cqes)[cq_ci & cqe_cnt];
 481         while (check_cqe(cqe, cqe_n, cq_ci) != MLX5_CQE_STATUS_HW_OWN) {
 482                 int8_t op_own;
 483                 unsigned int n;
 484
 485                 op_own = cqe->op_own;
 486                 if (MLX5_CQE_FORMAT(op_own) == MLX5_COMPRESSED)
 487                         n = rte_be_to_cpu_32(cqe->byte_cnt);
 488                 else
 489                         n = 1;
 490                 cq_ci += n;
 491                 used += n;
 492                 cqe = &(*rxq->cqes)[cq_ci & cqe_cnt];
 493         }
 494         used = RTE_MIN(used * sges_n, elts_n * strd_n);
 495         return used;
 496 }
 497
 498 /**
 499  * DPDK callback to check the status of a rx descriptor.
 500  *
 501  * @param rx_queue
 502  *   The Rx queue.
 503  * @param[in] offset
 504  *   The index of the descriptor in the ring.
 505  *
 506  * @return
 507  *   The status of the tx descriptor.
 508  */
 509 int
 510 mlx5_rx_descriptor_status(void *rx_queue, uint16_t offset)
 511 {
 512         struct mlx5_rxq_data *rxq = rx_queue;
 513         struct mlx5_rxq_ctrl *rxq_ctrl =
 514                         container_of(rxq, struct mlx5_rxq_ctrl, rxq);
 515         struct rte_eth_dev *dev = ETH_DEV(rxq_ctrl->priv);
 516
 517         if (dev->rx_pkt_burst == NULL ||
 518             dev->rx_pkt_burst == removed_rx_burst) {
 519                 rte_errno = ENOTSUP;
 520                 return -rte_errno;
 521         }
 522         if (offset >= (1 << rxq->cqe_n)) {
 523                 rte_errno = EINVAL;
 524                 return -rte_errno;
 525         }
 526         if (offset < rx_queue_count(rxq))
 527                 return RTE_ETH_RX_DESC_DONE;
 528         return RTE_ETH_RX_DESC_AVAIL;
 529 }
 530
 531 /**
 532  * DPDK callback to get the RX queue information
 533  *
 534  * @param dev
 535  *   Pointer to the device structure.
 536  *
 537  * @param rx_queue_id
 538  *   Rx queue identificator.
 539  *
 540  * @param qinfo
 541  *   Pointer to the RX queue information structure.
 542  *
 543  * @return
 544  *   None.
 545  */
 546
 547 void
 548 mlx5_rxq_info_get(struct rte_eth_dev *dev, uint16_t rx_queue_id,
 549                   struct rte_eth_rxq_info *qinfo)
 550 {
 551         struct mlx5_priv *priv = dev->data->dev_private;
 552         struct mlx5_rxq_data *rxq = (*priv->rxqs)[rx_queue_id];
 553         struct mlx5_rxq_ctrl *rxq_ctrl =
 554                 container_of(rxq, struct mlx5_rxq_ctrl, rxq);
 555
 556         if (!rxq)
 557                 return;
 558         qinfo->mp = mlx5_rxq_mprq_enabled(rxq) ?
 559                                         rxq->mprq_mp : rxq->mp;
 560         qinfo->conf.rx_thresh.pthresh = 0;
 561         qinfo->conf.rx_thresh.hthresh = 0;
 562         qinfo->conf.rx_thresh.wthresh = 0;
 563         qinfo->conf.rx_free_thresh = rxq->rq_repl_thresh;
 564         qinfo->conf.rx_drop_en = 1;
 565         qinfo->conf.rx_deferred_start = rxq_ctrl ? 0 : 1;
 566         qinfo->conf.offloads = dev->data->dev_conf.rxmode.offloads;
 567         qinfo->scattered_rx = dev->data->scattered_rx;
 568         qinfo->nb_desc = mlx5_rxq_mprq_enabled(rxq) ?
 569                 (1 << rxq->elts_n) * (1 << rxq->strd_num_n) :
 570                 (1 << rxq->elts_n);
 571 }
 572
 573 /**
 574  * DPDK callback to get the RX packet burst mode information
 575  *
 576  * @param dev
 577  *   Pointer to the device structure.
 578  *
 579  * @param rx_queue_id
 580  *   Rx queue identificatior.
 581  *
 582  * @param mode
 583  *   Pointer to the burts mode information.
 584  *
 585  * @return
 586  *   0 as success, -EINVAL as failure.
 587  */
 588
 589 int
 590 mlx5_rx_burst_mode_get(struct rte_eth_dev *dev,
 591                        uint16_t rx_queue_id __rte_unused,
 592                        struct rte_eth_burst_mode *mode)
 593 {
 594         eth_rx_burst_t pkt_burst = dev->rx_pkt_burst;
 595         struct mlx5_priv *priv = dev->data->dev_private;
 596         struct mlx5_rxq_data *rxq;
 597
 598         rxq = (*priv->rxqs)[rx_queue_id];
 599         if (!rxq) {
 600                 rte_errno = EINVAL;
 601                 return -rte_errno;
 602         }
 603         if (pkt_burst == mlx5_rx_burst) {
 604                 snprintf(mode->info, sizeof(mode->info), "%s", "Scalar");
 605         } else if (pkt_burst == mlx5_rx_burst_mprq) {
 606                 snprintf(mode->info, sizeof(mode->info), "%s", "Multi-Packet RQ");
 607         } else if (pkt_burst == mlx5_rx_burst_vec) {
 608 #if defined RTE_ARCH_X86_64
 609                 snprintf(mode->info, sizeof(mode->info), "%s", "Vector SSE");
 610 #elif defined RTE_ARCH_ARM64
 611                 snprintf(mode->info, sizeof(mode->info), "%s", "Vector Neon");
 612 #elif defined RTE_ARCH_PPC_64
 613                 snprintf(mode->info, sizeof(mode->info), "%s", "Vector AltiVec");
 614 #else
 615                 return -EINVAL;
 616 #endif
 617         } else if (pkt_burst == mlx5_rx_burst_mprq_vec) {
 618 #if defined RTE_ARCH_X86_64
 619                 snprintf(mode->info, sizeof(mode->info), "%s", "MPRQ Vector SSE");
 620 #elif defined RTE_ARCH_ARM64
 621                 snprintf(mode->info, sizeof(mode->info), "%s", "MPRQ Vector Neon");
 622 #elif defined RTE_ARCH_PPC_64
 623                 snprintf(mode->info, sizeof(mode->info), "%s", "MPRQ Vector AltiVec");
 624 #else
 625                 return -EINVAL;
 626 #endif
 627         } else {
 628                 return -EINVAL;
 629         }
 630         return 0;
 631 }
 632
 633 /**
 634  * DPDK callback to get the number of used descriptors in a RX queue
 635  *
 636  * @param dev
 637  *   Pointer to the device structure.
 638  *
 639  * @param rx_queue_id
 640  *   The Rx queue.
 641  *
 642  * @return
 643  *   The number of used rx descriptor.
 644  *   -EINVAL if the queue is invalid
 645  */
 646 uint32_t
 647 mlx5_rx_queue_count(struct rte_eth_dev *dev, uint16_t rx_queue_id)
 648 {
 649         struct mlx5_priv *priv = dev->data->dev_private;
 650         struct mlx5_rxq_data *rxq;
 651
 652         if (dev->rx_pkt_burst == NULL ||
 653             dev->rx_pkt_burst == removed_rx_burst) {
 654                 rte_errno = ENOTSUP;
 655                 return -rte_errno;
 656         }
 657         rxq = (*priv->rxqs)[rx_queue_id];
 658         if (!rxq) {
 659                 rte_errno = EINVAL;
 660                 return -rte_errno;
 661         }
 662         return rx_queue_count(rxq);
 663 }
 664
 665 #define MLX5_SYSTEM_LOG_DIR "/var/log"
 666 /**
 667  * Dump debug information to log file.
 668  *
 669  * @param fname
 670  *   The file name.
 671  * @param hex_title
 672  *   If not NULL this string is printed as a header to the output
 673  *   and the output will be in hexadecimal view.
 674  * @param buf
 675  *   This is the buffer address to print out.
 676  * @param len
 677  *   The number of bytes to dump out.
 678  */
 679 void
 680 mlx5_dump_debug_information(const char *fname, const char *hex_title,
 681                             const void *buf, unsigned int hex_len)
 682 {
 683         FILE *fd;
 684
 685         MKSTR(path, "%s/%s", MLX5_SYSTEM_LOG_DIR, fname);
 686         fd = fopen(path, "a+");
 687         if (!fd) {
 688                 DRV_LOG(WARNING, "cannot open %s for debug dump", path);
 689                 MKSTR(path2, "./%s", fname);
 690                 fd = fopen(path2, "a+");
 691                 if (!fd) {
 692                         DRV_LOG(ERR, "cannot open %s for debug dump", path2);
 693                         return;
 694                 }
 695                 DRV_LOG(INFO, "New debug dump in file %s", path2);
 696         } else {
 697                 DRV_LOG(INFO, "New debug dump in file %s", path);
 698         }
 699         if (hex_title)
 700                 rte_hexdump(fd, hex_title, buf, hex_len);
 701         else
 702                 fprintf(fd, "%s", (const char *)buf);
 703         fprintf(fd, "\n\n\n");
 704         fclose(fd);
 705 }
 706
 707 /**
 708  * Move QP from error state to running state and initialize indexes.
 709  *
 710  * @param txq_ctrl
 711  *   Pointer to TX queue control structure.
 712  *
 713  * @return
 714  *   0 on success, else -1.
 715  */
 716 static int
 717 tx_recover_qp(struct mlx5_txq_ctrl *txq_ctrl)
 718 {
 719         struct mlx5_mp_arg_queue_state_modify sm = {
 720                         .is_wq = 0,
 721                         .queue_id = txq_ctrl->txq.idx,
 722         };
 723
 724         if (mlx5_queue_state_modify(ETH_DEV(txq_ctrl->priv), &sm))
 725                 return -1;
 726         txq_ctrl->txq.wqe_ci = 0;
 727         txq_ctrl->txq.wqe_pi = 0;
 728         txq_ctrl->txq.elts_comp = 0;
 729         return 0;
 730 }
 731
 732 /* Return 1 if the error CQE is signed otherwise, sign it and return 0. */
 733 static int
 734 check_err_cqe_seen(volatile struct mlx5_err_cqe *err_cqe)
 735 {
 736         static const uint8_t magic[] = "seen";
 737         int ret = 1;
 738         unsigned int i;
 739
 740         for (i = 0; i < sizeof(magic); ++i)
 741                 if (!ret || err_cqe->rsvd1[i] != magic[i]) {
 742                         ret = 0;
 743                         err_cqe->rsvd1[i] = magic[i];
 744                 }
 745         return ret;
 746 }
 747
 748 /**
 749  * Handle error CQE.
 750  *
 751  * @param txq
 752  *   Pointer to TX queue structure.
 753  * @param error_cqe
 754  *   Pointer to the error CQE.
 755  *
 756  * @return
 757  *   Negative value if queue recovery failed, otherwise
 758  *   the error completion entry is handled successfully.
 759  */
 760 static int
 761 mlx5_tx_error_cqe_handle(struct mlx5_txq_data *__rte_restrict txq,
 762                          volatile struct mlx5_err_cqe *err_cqe)
 763 {
 764         if (err_cqe->syndrome != MLX5_CQE_SYNDROME_WR_FLUSH_ERR) {
 765                 const uint16_t wqe_m = ((1 << txq->wqe_n) - 1);
 766                 struct mlx5_txq_ctrl *txq_ctrl =
 767                                 container_of(txq, struct mlx5_txq_ctrl, txq);
 768                 uint16_t new_wqe_pi = rte_be_to_cpu_16(err_cqe->wqe_counter);
 769                 int seen = check_err_cqe_seen(err_cqe);
 770
 771                 if (!seen && txq_ctrl->dump_file_n <
 772                     txq_ctrl->priv->config.max_dump_files_num) {
 773                         MKSTR(err_str, "Unexpected CQE error syndrome "
 774                               "0x%02x CQN = %u SQN = %u wqe_counter = %u "
 775                               "wq_ci = %u cq_ci = %u", err_cqe->syndrome,
 776                               txq->cqe_s, txq->qp_num_8s >> 8,
 777                               rte_be_to_cpu_16(err_cqe->wqe_counter),
 778                               txq->wqe_ci, txq->cq_ci);
 779                         MKSTR(name, "dpdk_mlx5_port_%u_txq_%u_index_%u_%u",
 780                               PORT_ID(txq_ctrl->priv), txq->idx,
 781                               txq_ctrl->dump_file_n, (uint32_t)rte_rdtsc());
 782                         mlx5_dump_debug_information(name, NULL, err_str, 0);
 783                         mlx5_dump_debug_information(name, "MLX5 Error CQ:",
 784                                                     (const void *)((uintptr_t)
 785                                                     txq->cqes),
 786                                                     sizeof(*err_cqe) *
 787                                                     (1 << txq->cqe_n));
 788                         mlx5_dump_debug_information(name, "MLX5 Error SQ:",
 789                                                     (const void *)((uintptr_t)
 790                                                     txq->wqes),
 791                                                     MLX5_WQE_SIZE *
 792                                                     (1 << txq->wqe_n));
 793                         txq_ctrl->dump_file_n++;
 794                 }
 795                 if (!seen)
 796                         /*
 797                          * Count errors in WQEs units.
 798                          * Later it can be improved to count error packets,
 799                          * for example, by SQ parsing to find how much packets
 800                          * should be counted for each WQE.
 801                          */
 802                         txq->stats.oerrors += ((txq->wqe_ci & wqe_m) -
 803                                                 new_wqe_pi) & wqe_m;
 804                 if (tx_recover_qp(txq_ctrl)) {
 805                         /* Recovering failed - retry later on the same WQE. */
 806                         return -1;
 807                 }
 808                 /* Release all the remaining buffers. */
 809                 txq_free_elts(txq_ctrl);
 810         }
 811         return 0;
 812 }
 813
 814 /**
 815  * Translate RX completion flags to packet type.
 816  *
 817  * @param[in] rxq
 818  *   Pointer to RX queue structure.
 819  * @param[in] cqe
 820  *   Pointer to CQE.
 821  *
 822  * @note: fix mlx5_dev_supported_ptypes_get() if any change here.
 823  *
 824  * @return
 825  *   Packet type for struct rte_mbuf.
 826  */
 827 static inline uint32_t
 828 rxq_cq_to_pkt_type(struct mlx5_rxq_data *rxq, volatile struct mlx5_cqe *cqe,
 829                                    volatile struct mlx5_mini_cqe8 *mcqe)
 830 {
 831         uint8_t idx;
 832         uint8_t ptype;
 833         uint8_t pinfo = (cqe->pkt_info & 0x3) << 6;
 834
 835         /* Get l3/l4 header from mini-CQE in case L3/L4 format*/
 836         if (mcqe == NULL ||
 837             rxq->mcqe_format != MLX5_CQE_RESP_FORMAT_L34H_STRIDX)
 838                 ptype = (cqe->hdr_type_etc & 0xfc00) >> 10;
 839         else
 840                 ptype = mcqe->hdr_type >> 2;
 841         /*
 842          * The index to the array should have:
 843          * bit[1:0] = l3_hdr_type
 844          * bit[4:2] = l4_hdr_type
 845          * bit[5] = ip_frag
 846          * bit[6] = tunneled
 847          * bit[7] = outer_l3_type
 848          */
 849         idx = pinfo | ptype;
 850         return mlx5_ptype_table[idx] | rxq->tunnel * !!(idx & (1 << 6));
 851 }
 852
 853 /**
 854  * Initialize Rx WQ and indexes.
 855  *
 856  * @param[in] rxq
 857  *   Pointer to RX queue structure.
 858  */
 859 void
 860 mlx5_rxq_initialize(struct mlx5_rxq_data *rxq)
 861 {
 862         const unsigned int wqe_n = 1 << rxq->elts_n;
 863         unsigned int i;
 864
 865         for (i = 0; (i != wqe_n); ++i) {
 866                 volatile struct mlx5_wqe_data_seg *scat;
 867                 uintptr_t addr;
 868                 uint32_t byte_count;
 869
 870                 if (mlx5_rxq_mprq_enabled(rxq)) {
 871                         struct mlx5_mprq_buf *buf = (*rxq->mprq_bufs)[i];
 872
 873                         scat = &((volatile struct mlx5_wqe_mprq *)
 874                                 rxq->wqes)[i].dseg;
 875                         addr = (uintptr_t)mlx5_mprq_buf_addr(buf,
 876                                                          1 << rxq->strd_num_n);
 877                         byte_count = (1 << rxq->strd_sz_n) *
 878                                         (1 << rxq->strd_num_n);
 879                 } else {
 880                         struct rte_mbuf *buf = (*rxq->elts)[i];
 881
 882                         scat = &((volatile struct mlx5_wqe_data_seg *)
 883                                         rxq->wqes)[i];
 884                         addr = rte_pktmbuf_mtod(buf, uintptr_t);
 885                         byte_count = DATA_LEN(buf);
 886                 }
 887                 /* scat->addr must be able to store a pointer. */
 888                 MLX5_ASSERT(sizeof(scat->addr) >= sizeof(uintptr_t));
 889                 *scat = (struct mlx5_wqe_data_seg){
 890                         .addr = rte_cpu_to_be_64(addr),
 891                         .byte_count = rte_cpu_to_be_32(byte_count),
 892                         .lkey = mlx5_rx_addr2mr(rxq, addr),
 893                 };
 894         }
 895         rxq->consumed_strd = 0;
 896         rxq->decompressed = 0;
 897         rxq->rq_pi = 0;
 898         rxq->zip = (struct rxq_zip){
 899                 .ai = 0,
 900         };
 901         rxq->elts_ci = mlx5_rxq_mprq_enabled(rxq) ?
 902                 (wqe_n >> rxq->sges_n) * (1 << rxq->strd_num_n) : 0;
 903         /* Update doorbell counter. */
 904         rxq->rq_ci = wqe_n >> rxq->sges_n;
 905         rte_io_wmb();
 906         *rxq->rq_db = rte_cpu_to_be_32(rxq->rq_ci);
 907 }
 908
 909 /**
 910  * Modify a Verbs/DevX queue state.
 911  * This must be called from the primary process.
 912  *
 913  * @param dev
 914  *   Pointer to Ethernet device.
 915  * @param sm
 916  *   State modify request parameters.
 917  *
 918  * @return
 919  *   0 in case of success else non-zero value and rte_errno is set.
 920  */
 921 int
 922 mlx5_queue_state_modify_primary(struct rte_eth_dev *dev,
 923                         const struct mlx5_mp_arg_queue_state_modify *sm)
 924 {
 925         int ret;
 926         struct mlx5_priv *priv = dev->data->dev_private;
 927
 928         if (sm->is_wq) {
 929                 struct mlx5_rxq_data *rxq = (*priv->rxqs)[sm->queue_id];
 930                 struct mlx5_rxq_ctrl *rxq_ctrl =
 931                         container_of(rxq, struct mlx5_rxq_ctrl, rxq);
 932
 933                 ret = priv->obj_ops.rxq_obj_modify(rxq_ctrl->obj, sm->state);
 934                 if (ret) {
 935                         DRV_LOG(ERR, "Cannot change Rx WQ state to %u  - %s",
 936                                         sm->state, strerror(errno));
 937                         rte_errno = errno;
 938                         return ret;
 939                 }
 940         } else {
 941                 struct mlx5_txq_data *txq = (*priv->txqs)[sm->queue_id];
 942                 struct mlx5_txq_ctrl *txq_ctrl =
 943                         container_of(txq, struct mlx5_txq_ctrl, txq);
 944
 945                 ret = priv->obj_ops.txq_obj_modify(txq_ctrl->obj,
 946                                                    MLX5_TXQ_MOD_ERR2RDY,
 947                                                    (uint8_t)priv->dev_port);
 948                 if (ret)
 949                         return ret;
 950         }
 951         return 0;
 952 }
 953
 954 /**
 955  * Modify a Verbs queue state.
 956  *
 957  * @param dev
 958  *   Pointer to Ethernet device.
 959  * @param sm
 960  *   State modify request parameters.
 961  *
 962  * @return
 963  *   0 in case of success else non-zero value.
 964  */
 965 static int
 966 mlx5_queue_state_modify(struct rte_eth_dev *dev,
 967                         struct mlx5_mp_arg_queue_state_modify *sm)
 968 {
 969         struct mlx5_priv *priv = dev->data->dev_private;
 970         int ret = 0;
 971
 972         switch (rte_eal_process_type()) {
 973         case RTE_PROC_PRIMARY:
 974                 ret = mlx5_queue_state_modify_primary(dev, sm);
 975                 break;
 976         case RTE_PROC_SECONDARY:
 977                 ret = mlx5_mp_req_queue_state_modify(&priv->mp_id, sm);
 978                 break;
 979         default:
 980                 break;
 981         }
 982         return ret;
 983 }
 984
 985 /**
 986  * Handle a Rx error.
 987  * The function inserts the RQ state to reset when the first error CQE is
 988  * shown, then drains the CQ by the caller function loop. When the CQ is empty,
 989  * it moves the RQ state to ready and initializes the RQ.
 990  * Next CQE identification and error counting are in the caller responsibility.
 991  *
 992  * @param[in] rxq
 993  *   Pointer to RX queue structure.
 994  * @param[in] vec
 995  *   1 when called from vectorized Rx burst, need to prepare mbufs for the RQ.
 996  *   0 when called from non-vectorized Rx burst.
 997  *
 998  * @return
 999  *   -1 in case of recovery error, otherwise the CQE status.
1000  */
1001 int
1002 mlx5_rx_err_handle(struct mlx5_rxq_data *rxq, uint8_t vec)
1003 {
1004         const uint16_t cqe_n = 1 << rxq->cqe_n;
1005         const uint16_t cqe_mask = cqe_n - 1;
1006         const uint16_t wqe_n = 1 << rxq->elts_n;
1007         const uint16_t strd_n = 1 << rxq->strd_num_n;
1008         struct mlx5_rxq_ctrl *rxq_ctrl =
1009                         container_of(rxq, struct mlx5_rxq_ctrl, rxq);
1010         union {
1011                 volatile struct mlx5_cqe *cqe;
1012                 volatile struct mlx5_err_cqe *err_cqe;
1013         } u = {
1014                 .cqe = &(*rxq->cqes)[rxq->cq_ci & cqe_mask],
1015         };
1016         struct mlx5_mp_arg_queue_state_modify sm;
1017         int ret;
1018
1019         switch (rxq->err_state) {
1020         case MLX5_RXQ_ERR_STATE_NO_ERROR:
1021                 rxq->err_state = MLX5_RXQ_ERR_STATE_NEED_RESET;
1022                 /* Fall-through */
1023         case MLX5_RXQ_ERR_STATE_NEED_RESET:
1024                 sm.is_wq = 1;
1025                 sm.queue_id = rxq->idx;
1026                 sm.state = IBV_WQS_RESET;
1027                 if (mlx5_queue_state_modify(ETH_DEV(rxq_ctrl->priv), &sm))
1028                         return -1;
1029                 if (rxq_ctrl->dump_file_n <
1030                     rxq_ctrl->priv->config.max_dump_files_num) {
1031                         MKSTR(err_str, "Unexpected CQE error syndrome "
1032                               "0x%02x CQN = %u RQN = %u wqe_counter = %u"
1033                               " rq_ci = %u cq_ci = %u", u.err_cqe->syndrome,
1034                               rxq->cqn, rxq_ctrl->wqn,
1035                               rte_be_to_cpu_16(u.err_cqe->wqe_counter),
1036                               rxq->rq_ci << rxq->sges_n, rxq->cq_ci);
1037                         MKSTR(name, "dpdk_mlx5_port_%u_rxq_%u_%u",
1038                               rxq->port_id, rxq->idx, (uint32_t)rte_rdtsc());
1039                         mlx5_dump_debug_information(name, NULL, err_str, 0);
1040                         mlx5_dump_debug_information(name, "MLX5 Error CQ:",
1041                                                     (const void *)((uintptr_t)
1042                                                                     rxq->cqes),
1043                                                     sizeof(*u.cqe) * cqe_n);
1044                         mlx5_dump_debug_information(name, "MLX5 Error RQ:",
1045                                                     (const void *)((uintptr_t)
1046                                                                     rxq->wqes),
1047                                                     16 * wqe_n);
1048                         rxq_ctrl->dump_file_n++;
1049                 }
1050                 rxq->err_state = MLX5_RXQ_ERR_STATE_NEED_READY;
1051                 /* Fall-through */
1052         case MLX5_RXQ_ERR_STATE_NEED_READY:
1053                 ret = check_cqe(u.cqe, cqe_n, rxq->cq_ci);
1054                 if (ret == MLX5_CQE_STATUS_HW_OWN) {
1055                         rte_io_wmb();
1056                         *rxq->cq_db = rte_cpu_to_be_32(rxq->cq_ci);
1057                         rte_io_wmb();
1058                         /*
1059                          * The RQ consumer index must be zeroed while moving
1060                          * from RESET state to RDY state.
1061                          */
1062                         *rxq->rq_db = rte_cpu_to_be_32(0);
1063                         rte_io_wmb();
1064                         sm.is_wq = 1;
1065                         sm.queue_id = rxq->idx;
1066                         sm.state = IBV_WQS_RDY;
1067                         if (mlx5_queue_state_modify(ETH_DEV(rxq_ctrl->priv),
1068                                                     &sm))
1069                                 return -1;
1070                         if (vec) {
1071                                 const uint32_t elts_n =
1072                                         mlx5_rxq_mprq_enabled(rxq) ?
1073                                         wqe_n * strd_n : wqe_n;
1074                                 const uint32_t e_mask = elts_n - 1;
1075                                 uint32_t elts_ci =
1076                                         mlx5_rxq_mprq_enabled(rxq) ?
1077                                         rxq->elts_ci : rxq->rq_ci;
1078                                 uint32_t elt_idx;
1079                                 struct rte_mbuf **elt;
1080                                 int i;
1081                                 unsigned int n = elts_n - (elts_ci -
1082                                                           rxq->rq_pi);
1083
1084                                 for (i = 0; i < (int)n; ++i) {
1085                                         elt_idx = (elts_ci + i) & e_mask;
1086                                         elt = &(*rxq->elts)[elt_idx];
1087                                         *elt = rte_mbuf_raw_alloc(rxq->mp);
1088                                         if (!*elt) {
1089                                                 for (i--; i >= 0; --i) {
1090                                                         elt_idx = (elts_ci +
1091                                                                    i) & elts_n;
1092                                                         elt = &(*rxq->elts)
1093                                                                 [elt_idx];
1094                                                         rte_pktmbuf_free_seg
1095                                                                 (*elt);
1096                                                 }
1097                                                 return -1;
1098                                         }
1099                                 }
1100                                 for (i = 0; i < (int)elts_n; ++i) {
1101                                         elt = &(*rxq->elts)[i];
1102                                         DATA_LEN(*elt) =
1103                                                 (uint16_t)((*elt)->buf_len -
1104                                                 rte_pktmbuf_headroom(*elt));
1105                                 }
1106                                 /* Padding with a fake mbuf for vec Rx. */
1107                                 for (i = 0; i < MLX5_VPMD_DESCS_PER_LOOP; ++i)
1108                                         (*rxq->elts)[elts_n + i] =
1109                                                                 &rxq->fake_mbuf;
1110                         }
1111                         mlx5_rxq_initialize(rxq);
1112                         rxq->err_state = MLX5_RXQ_ERR_STATE_NO_ERROR;
1113                 }
1114                 return ret;
1115         default:
1116                 return -1;
1117         }
1118 }
1119
1120 /**
1121  * Get size of the next packet for a given CQE. For compressed CQEs, the
1122  * consumer index is updated only once all packets of the current one have
1123  * been processed.
1124  *
1125  * @param rxq
1126  *   Pointer to RX queue.
1127  * @param cqe
1128  *   CQE to process.
1129  * @param[out] mcqe
1130  *   Store pointer to mini-CQE if compressed. Otherwise, the pointer is not
1131  *   written.
1132  *
1133  * @return
1134  *   0 in case of empty CQE, otherwise the packet size in bytes.
1135  */
1136 static inline int
1137 mlx5_rx_poll_len(struct mlx5_rxq_data *rxq, volatile struct mlx5_cqe *cqe,
1138                  uint16_t cqe_cnt, volatile struct mlx5_mini_cqe8 **mcqe)
1139 {
1140         struct rxq_zip *zip = &rxq->zip;
1141         uint16_t cqe_n = cqe_cnt + 1;
1142         int len;
1143         uint16_t idx, end;
1144
1145         do {
1146                 len = 0;
1147                 /* Process compressed data in the CQE and mini arrays. */
1148                 if (zip->ai) {
1149                         volatile struct mlx5_mini_cqe8 (*mc)[8] =
1150                                 (volatile struct mlx5_mini_cqe8 (*)[8])
1151                                 (uintptr_t)(&(*rxq->cqes)[zip->ca &
1152                                                           cqe_cnt].pkt_info);
1153                         len = rte_be_to_cpu_32((*mc)[zip->ai & 7].byte_cnt &
1154                                                rxq->byte_mask);
1155                         *mcqe = &(*mc)[zip->ai & 7];
1156                         if ((++zip->ai & 7) == 0) {
1157                                 /* Invalidate consumed CQEs */
1158                                 idx = zip->ca;
1159                                 end = zip->na;
1160                                 while (idx != end) {
1161                                         (*rxq->cqes)[idx & cqe_cnt].op_own =
1162                                                 MLX5_CQE_INVALIDATE;
1163                                         ++idx;
1164                                 }
1165                                 /*
1166                                  * Increment consumer index to skip the number
1167                                  * of CQEs consumed. Hardware leaves holes in
1168                                  * the CQ ring for software use.
1169                                  */
1170                                 zip->ca = zip->na;
1171                                 zip->na += 8;
1172                         }
1173                         if (unlikely(rxq->zip.ai == rxq->zip.cqe_cnt)) {
1174                                 /* Invalidate the rest */
1175                                 idx = zip->ca;
1176                                 end = zip->cq_ci;
1177
1178                                 while (idx != end) {
1179                                         (*rxq->cqes)[idx & cqe_cnt].op_own =
1180                                                 MLX5_CQE_INVALIDATE;
1181                                         ++idx;
1182                                 }
1183                                 rxq->cq_ci = zip->cq_ci;
1184                                 zip->ai = 0;
1185                         }
1186                 /*
1187                  * No compressed data, get next CQE and verify if it is
1188                  * compressed.
1189                  */
1190                 } else {
1191                         int ret;
1192                         int8_t op_own;
1193                         uint32_t cq_ci;
1194
1195                         ret = check_cqe(cqe, cqe_n, rxq->cq_ci);
1196                         if (unlikely(ret != MLX5_CQE_STATUS_SW_OWN)) {
1197                                 if (unlikely(ret == MLX5_CQE_STATUS_ERR ||
1198                                              rxq->err_state)) {
1199                                         ret = mlx5_rx_err_handle(rxq, 0);
1200                                         if (ret == MLX5_CQE_STATUS_HW_OWN ||
1201                                             ret == -1)
1202                                                 return 0;
1203                                 } else {
1204                                         return 0;
1205                                 }
1206                         }
1207                         /*
1208                          * Introduce the local variable to have queue cq_ci
1209                          * index in queue structure always consistent with
1210                          * actual CQE boundary (not pointing to the middle
1211                          * of compressed CQE session).
1212                          */
1213                         cq_ci = rxq->cq_ci + 1;
1214                         op_own = cqe->op_own;
1215                         if (MLX5_CQE_FORMAT(op_own) == MLX5_COMPRESSED) {
1216                                 volatile struct mlx5_mini_cqe8 (*mc)[8] =
1217                                         (volatile struct mlx5_mini_cqe8 (*)[8])
1218                                         (uintptr_t)(&(*rxq->cqes)
1219                                                 [cq_ci & cqe_cnt].pkt_info);
1220
1221                                 /* Fix endianness. */
1222                                 zip->cqe_cnt = rte_be_to_cpu_32(cqe->byte_cnt);
1223                                 /*
1224                                  * Current mini array position is the one
1225                                  * returned by check_cqe64().
1226                                  *
1227                                  * If completion comprises several mini arrays,
1228                                  * as a special case the second one is located
1229                                  * 7 CQEs after the initial CQE instead of 8
1230                                  * for subsequent ones.
1231                                  */
1232                                 zip->ca = cq_ci;
1233                                 zip->na = zip->ca + 7;
1234                                 /* Compute the next non compressed CQE. */
1235                                 zip->cq_ci = rxq->cq_ci + zip->cqe_cnt;
1236                                 /* Get packet size to return. */
1237                                 len = rte_be_to_cpu_32((*mc)[0].byte_cnt &
1238                                                        rxq->byte_mask);
1239                                 *mcqe = &(*mc)[0];
1240                                 zip->ai = 1;
1241                                 /* Prefetch all to be invalidated */
1242                                 idx = zip->ca;
1243                                 end = zip->cq_ci;
1244                                 while (idx != end) {
1245                                         rte_prefetch0(&(*rxq->cqes)[(idx) &
1246                                                                     cqe_cnt]);
1247                                         ++idx;
1248                                 }
1249                         } else {
1250                                 rxq->cq_ci = cq_ci;
1251                                 len = rte_be_to_cpu_32(cqe->byte_cnt);
1252                         }
1253                 }
1254                 if (unlikely(rxq->err_state)) {
1255                         cqe = &(*rxq->cqes)[rxq->cq_ci & cqe_cnt];
1256                         ++rxq->stats.idropped;
1257                 } else {
1258                         return len;
1259                 }
1260         } while (1);
1261 }
1262
1263 /**
1264  * Translate RX completion flags to offload flags.
1265  *
1266  * @param[in] cqe
1267  *   Pointer to CQE.
1268  *
1269  * @return
1270  *   Offload flags (ol_flags) for struct rte_mbuf.
1271  */
1272 static inline uint32_t
1273 rxq_cq_to_ol_flags(volatile struct mlx5_cqe *cqe)
1274 {
1275         uint32_t ol_flags = 0;
1276         uint16_t flags = rte_be_to_cpu_16(cqe->hdr_type_etc);
1277
1278         ol_flags =
1279                 TRANSPOSE(flags,
1280                           MLX5_CQE_RX_L3_HDR_VALID,
1281                           PKT_RX_IP_CKSUM_GOOD) |
1282                 TRANSPOSE(flags,
1283                           MLX5_CQE_RX_L4_HDR_VALID,
1284                           PKT_RX_L4_CKSUM_GOOD);
1285         return ol_flags;
1286 }
1287
1288 /**
1289  * Fill in mbuf fields from RX completion flags.
1290  * Note that pkt->ol_flags should be initialized outside of this function.
1291  *
1292  * @param rxq
1293  *   Pointer to RX queue.
1294  * @param pkt
1295  *   mbuf to fill.
1296  * @param cqe
1297  *   CQE to process.
1298  * @param rss_hash_res
1299  *   Packet RSS Hash result.
1300  */
1301 static inline void
1302 rxq_cq_to_mbuf(struct mlx5_rxq_data *rxq, struct rte_mbuf *pkt,
1303                volatile struct mlx5_cqe *cqe,
1304                volatile struct mlx5_mini_cqe8 *mcqe)
1305 {
1306         /* Update packet information. */
1307         pkt->packet_type = rxq_cq_to_pkt_type(rxq, cqe, mcqe);
1308
1309         if (rxq->rss_hash) {
1310                 uint32_t rss_hash_res = 0;
1311
1312                 /* If compressed, take hash result from mini-CQE. */
1313                 if (mcqe == NULL ||
1314                     rxq->mcqe_format != MLX5_CQE_RESP_FORMAT_HASH)
1315                         rss_hash_res = rte_be_to_cpu_32(cqe->rx_hash_res);
1316                 else
1317                         rss_hash_res = rte_be_to_cpu_32(mcqe->rx_hash_result);
1318                 if (rss_hash_res) {
1319                         pkt->hash.rss = rss_hash_res;
1320                         pkt->ol_flags |= PKT_RX_RSS_HASH;
1321                 }
1322         }
1323         if (rxq->mark) {
1324                 uint32_t mark = 0;
1325
1326                 /* If compressed, take flow tag from mini-CQE. */
1327                 if (mcqe == NULL ||
1328                     rxq->mcqe_format != MLX5_CQE_RESP_FORMAT_FTAG_STRIDX)
1329                         mark = cqe->sop_drop_qpn;
1330                 else
1331                         mark = ((mcqe->byte_cnt_flow & 0xff) << 8) |
1332                                 (mcqe->flow_tag_high << 16);
1333                 if (MLX5_FLOW_MARK_IS_VALID(mark)) {
1334                         pkt->ol_flags |= PKT_RX_FDIR;
1335                         if (mark != RTE_BE32(MLX5_FLOW_MARK_DEFAULT)) {
1336                                 pkt->ol_flags |= PKT_RX_FDIR_ID;
1337                                 pkt->hash.fdir.hi = mlx5_flow_mark_get(mark);
1338                         }
1339                 }
1340         }
1341         if (rxq->dynf_meta && cqe->flow_table_metadata) {
1342                 pkt->ol_flags |= rxq->flow_meta_mask;
1343                 *RTE_MBUF_DYNFIELD(pkt, rxq->flow_meta_offset, uint32_t *) =
1344                         cqe->flow_table_metadata;
1345         }
1346         if (rxq->csum)
1347                 pkt->ol_flags |= rxq_cq_to_ol_flags(cqe);
1348         if (rxq->vlan_strip) {
1349                 bool vlan_strip;
1350
1351                 if (mcqe == NULL ||
1352                     rxq->mcqe_format != MLX5_CQE_RESP_FORMAT_L34H_STRIDX)
1353                         vlan_strip = cqe->hdr_type_etc &
1354                                      RTE_BE16(MLX5_CQE_VLAN_STRIPPED);
1355                 else
1356                         vlan_strip = mcqe->hdr_type &
1357                                      RTE_BE16(MLX5_CQE_VLAN_STRIPPED);
1358                 if (vlan_strip) {
1359                         pkt->ol_flags |= PKT_RX_VLAN | PKT_RX_VLAN_STRIPPED;
1360                         pkt->vlan_tci = rte_be_to_cpu_16(cqe->vlan_info);
1361                 }
1362         }
1363         if (rxq->hw_timestamp) {
1364                 uint64_t ts = rte_be_to_cpu_64(cqe->timestamp);
1365
1366                 if (rxq->rt_timestamp)
1367                         ts = mlx5_txpp_convert_rx_ts(rxq->sh, ts);
1368                 mlx5_timestamp_set(pkt, rxq->timestamp_offset, ts);
1369                 pkt->ol_flags |= rxq->timestamp_rx_flag;
1370         }
1371 }
1372
1373 /**
1374  * DPDK callback for RX.
1375  *
1376  * @param dpdk_rxq
1377  *   Generic pointer to RX queue structure.
1378  * @param[out] pkts
1379  *   Array to store received packets.
1380  * @param pkts_n
1381  *   Maximum number of packets in array.
1382  *
1383  * @return
1384  *   Number of packets successfully received (<= pkts_n).
1385  */
1386 uint16_t
1387 mlx5_rx_burst(void *dpdk_rxq, struct rte_mbuf **pkts, uint16_t pkts_n)
1388 {
1389         struct mlx5_rxq_data *rxq = dpdk_rxq;
1390         const unsigned int wqe_cnt = (1 << rxq->elts_n) - 1;
1391         const unsigned int cqe_cnt = (1 << rxq->cqe_n) - 1;
1392         const unsigned int sges_n = rxq->sges_n;
1393         struct rte_mbuf *pkt = NULL;
1394         struct rte_mbuf *seg = NULL;
1395         volatile struct mlx5_cqe *cqe =
1396                 &(*rxq->cqes)[rxq->cq_ci & cqe_cnt];
1397         unsigned int i = 0;
1398         unsigned int rq_ci = rxq->rq_ci << sges_n;
1399         int len = 0; /* keep its value across iterations. */
1400
1401         while (pkts_n) {
1402                 unsigned int idx = rq_ci & wqe_cnt;
1403                 volatile struct mlx5_wqe_data_seg *wqe =
1404                         &((volatile struct mlx5_wqe_data_seg *)rxq->wqes)[idx];
1405                 struct rte_mbuf *rep = (*rxq->elts)[idx];
1406                 volatile struct mlx5_mini_cqe8 *mcqe = NULL;
1407
1408                 if (pkt)
1409                         NEXT(seg) = rep;
1410                 seg = rep;
1411                 rte_prefetch0(seg);
1412                 rte_prefetch0(cqe);
1413                 rte_prefetch0(wqe);
1414                 /* Allocate the buf from the same pool. */
1415                 rep = rte_mbuf_raw_alloc(seg->pool);
1416                 if (unlikely(rep == NULL)) {
1417                         ++rxq->stats.rx_nombuf;
1418                         if (!pkt) {
1419                                 /*
1420                                  * no buffers before we even started,
1421                                  * bail out silently.
1422                                  */
1423                                 break;
1424                         }
1425                         while (pkt != seg) {
1426                                 MLX5_ASSERT(pkt != (*rxq->elts)[idx]);
1427                                 rep = NEXT(pkt);
1428                                 NEXT(pkt) = NULL;
1429                                 NB_SEGS(pkt) = 1;
1430                                 rte_mbuf_raw_free(pkt);
1431                                 pkt = rep;
1432                         }
1433                         break;
1434                 }
1435                 if (!pkt) {
1436                         cqe = &(*rxq->cqes)[rxq->cq_ci & cqe_cnt];
1437                         len = mlx5_rx_poll_len(rxq, cqe, cqe_cnt, &mcqe);
1438                         if (!len) {
1439                                 rte_mbuf_raw_free(rep);
1440                                 break;
1441                         }
1442                         pkt = seg;
1443                         MLX5_ASSERT(len >= (rxq->crc_present << 2));
1444                         pkt->ol_flags &= EXT_ATTACHED_MBUF;
1445                         rxq_cq_to_mbuf(rxq, pkt, cqe, mcqe);
1446                         if (rxq->crc_present)
1447                                 len -= RTE_ETHER_CRC_LEN;
1448                         PKT_LEN(pkt) = len;
1449                         if (cqe->lro_num_seg > 1) {
1450                                 mlx5_lro_update_hdr
1451                                         (rte_pktmbuf_mtod(pkt, uint8_t *), cqe,
1452                                          mcqe, rxq, len);
1453                                 pkt->ol_flags |= PKT_RX_LRO;
1454                                 pkt->tso_segsz = len / cqe->lro_num_seg;
1455                         }
1456                 }
1457                 DATA_LEN(rep) = DATA_LEN(seg);
1458                 PKT_LEN(rep) = PKT_LEN(seg);
1459                 SET_DATA_OFF(rep, DATA_OFF(seg));
1460                 PORT(rep) = PORT(seg);
1461                 (*rxq->elts)[idx] = rep;
1462                 /*
1463                  * Fill NIC descriptor with the new buffer.  The lkey and size
1464                  * of the buffers are already known, only the buffer address
1465                  * changes.
1466                  */
1467                 wqe->addr = rte_cpu_to_be_64(rte_pktmbuf_mtod(rep, uintptr_t));
1468                 /* If there's only one MR, no need to replace LKey in WQE. */
1469                 if (unlikely(mlx5_mr_btree_len(&rxq->mr_ctrl.cache_bh) > 1))
1470                         wqe->lkey = mlx5_rx_mb2mr(rxq, rep);
1471                 if (len > DATA_LEN(seg)) {
1472                         len -= DATA_LEN(seg);
1473                         ++NB_SEGS(pkt);
1474                         ++rq_ci;
1475                         continue;
1476                 }
1477                 DATA_LEN(seg) = len;
1478 #ifdef MLX5_PMD_SOFT_COUNTERS
1479                 /* Increment bytes counter. */
1480                 rxq->stats.ibytes += PKT_LEN(pkt);
1481 #endif
1482                 /* Return packet. */
1483                 *(pkts++) = pkt;
1484                 pkt = NULL;
1485                 --pkts_n;
1486                 ++i;
1487                 /* Align consumer index to the next stride. */
1488                 rq_ci >>= sges_n;
1489                 ++rq_ci;
1490                 rq_ci <<= sges_n;
1491         }
1492         if (unlikely((i == 0) && ((rq_ci >> sges_n) == rxq->rq_ci)))
1493                 return 0;
1494         /* Update the consumer index. */
1495         rxq->rq_ci = rq_ci >> sges_n;
1496         rte_io_wmb();
1497         *rxq->cq_db = rte_cpu_to_be_32(rxq->cq_ci);
1498         rte_io_wmb();
1499         *rxq->rq_db = rte_cpu_to_be_32(rxq->rq_ci);
1500 #ifdef MLX5_PMD_SOFT_COUNTERS
1501         /* Increment packets counter. */
1502         rxq->stats.ipackets += i;
1503 #endif
1504         return i;
1505 }
1506
1507 /**
1508  * Update LRO packet TCP header.
1509  * The HW LRO feature doesn't update the TCP header after coalescing the
1510  * TCP segments but supplies information in CQE to fill it by SW.
1511  *
1512  * @param tcp
1513  *   Pointer to the TCP header.
1514  * @param cqe
1515  *   Pointer to the completion entry..
1516  * @param phcsum
1517  *   The L3 pseudo-header checksum.
1518  */
1519 static inline void
1520 mlx5_lro_update_tcp_hdr(struct rte_tcp_hdr *__rte_restrict tcp,
1521                         volatile struct mlx5_cqe *__rte_restrict cqe,
1522                         uint32_t phcsum, uint8_t l4_type)
1523 {
1524         /*
1525          * The HW calculates only the TCP payload checksum, need to complete
1526          * the TCP header checksum and the L3 pseudo-header checksum.
1527          */
1528         uint32_t csum = phcsum + cqe->csum;
1529
1530         if (l4_type == MLX5_L4_HDR_TYPE_TCP_EMPTY_ACK ||
1531             l4_type == MLX5_L4_HDR_TYPE_TCP_WITH_ACL) {
1532                 tcp->tcp_flags |= RTE_TCP_ACK_FLAG;
1533                 tcp->recv_ack = cqe->lro_ack_seq_num;
1534                 tcp->rx_win = cqe->lro_tcp_win;
1535         }
1536         if (cqe->lro_tcppsh_abort_dupack & MLX5_CQE_LRO_PUSH_MASK)
1537                 tcp->tcp_flags |= RTE_TCP_PSH_FLAG;
1538         tcp->cksum = 0;
1539         csum += rte_raw_cksum(tcp, (tcp->data_off >> 4) * 4);
1540         csum = ((csum & 0xffff0000) >> 16) + (csum & 0xffff);
1541         csum = (~csum) & 0xffff;
1542         if (csum == 0)
1543                 csum = 0xffff;
1544         tcp->cksum = csum;
1545 }
1546
1547 /**
1548  * Update LRO packet headers.
1549  * The HW LRO feature doesn't update the L3/TCP headers after coalescing the
1550  * TCP segments but supply information in CQE to fill it by SW.
1551  *
1552  * @param padd
1553  *   The packet address.
1554  * @param cqe
1555  *   Pointer to the completion entry..
1556  * @param len
1557  *   The packet length.
1558  */
1559 static inline void
1560 mlx5_lro_update_hdr(uint8_t *__rte_restrict padd,
1561                     volatile struct mlx5_cqe *__rte_restrict cqe,
1562                     volatile struct mlx5_mini_cqe8 *mcqe,
1563                     struct mlx5_rxq_data *rxq, uint32_t len)
1564 {
1565         union {
1566                 struct rte_ether_hdr *eth;
1567                 struct rte_vlan_hdr *vlan;
1568                 struct rte_ipv4_hdr *ipv4;
1569                 struct rte_ipv6_hdr *ipv6;
1570                 struct rte_tcp_hdr *tcp;
1571                 uint8_t *hdr;
1572         } h = {
1573                         .hdr = padd,
1574         };
1575         uint16_t proto = h.eth->ether_type;
1576         uint32_t phcsum;
1577         uint8_t l4_type;
1578
1579         h.eth++;
1580         while (proto == RTE_BE16(RTE_ETHER_TYPE_VLAN) ||
1581                proto == RTE_BE16(RTE_ETHER_TYPE_QINQ)) {
1582                 proto = h.vlan->eth_proto;
1583                 h.vlan++;
1584         }
1585         if (proto == RTE_BE16(RTE_ETHER_TYPE_IPV4)) {
1586                 h.ipv4->time_to_live = cqe->lro_min_ttl;
1587                 h.ipv4->total_length = rte_cpu_to_be_16(len - (h.hdr - padd));
1588                 h.ipv4->hdr_checksum = 0;
1589                 h.ipv4->hdr_checksum = rte_ipv4_cksum(h.ipv4);
1590                 phcsum = rte_ipv4_phdr_cksum(h.ipv4, 0);
1591                 h.ipv4++;
1592         } else {
1593                 h.ipv6->hop_limits = cqe->lro_min_ttl;
1594                 h.ipv6->payload_len = rte_cpu_to_be_16(len - (h.hdr - padd) -
1595                                                        sizeof(*h.ipv6));
1596                 phcsum = rte_ipv6_phdr_cksum(h.ipv6, 0);
1597                 h.ipv6++;
1598         }
1599         if (mcqe == NULL ||
1600             rxq->mcqe_format != MLX5_CQE_RESP_FORMAT_L34H_STRIDX)
1601                 l4_type = (rte_be_to_cpu_16(cqe->hdr_type_etc) &
1602                            MLX5_CQE_L4_TYPE_MASK) >> MLX5_CQE_L4_TYPE_SHIFT;
1603         else
1604                 l4_type = (rte_be_to_cpu_16(mcqe->hdr_type) &
1605                            MLX5_CQE_L4_TYPE_MASK) >> MLX5_CQE_L4_TYPE_SHIFT;
1606         mlx5_lro_update_tcp_hdr(h.tcp, cqe, phcsum, l4_type);
1607 }
1608
1609 void
1610 mlx5_mprq_buf_free_cb(void *addr __rte_unused, void *opaque)
1611 {
1612         struct mlx5_mprq_buf *buf = opaque;
1613
1614         if (__atomic_load_n(&buf->refcnt, __ATOMIC_RELAXED) == 1) {
1615                 rte_mempool_put(buf->mp, buf);
1616         } else if (unlikely(__atomic_sub_fetch(&buf->refcnt, 1,
1617                                                __ATOMIC_RELAXED) == 0)) {
1618                 __atomic_store_n(&buf->refcnt, 1, __ATOMIC_RELAXED);
1619                 rte_mempool_put(buf->mp, buf);
1620         }
1621 }
1622
1623 void
1624 mlx5_mprq_buf_free(struct mlx5_mprq_buf *buf)
1625 {
1626         mlx5_mprq_buf_free_cb(NULL, buf);
1627 }
1628
1629 /**
1630  * DPDK callback for RX with Multi-Packet RQ support.
1631  *
1632  * @param dpdk_rxq
1633  *   Generic pointer to RX queue structure.
1634  * @param[out] pkts
1635  *   Array to store received packets.
1636  * @param pkts_n
1637  *   Maximum number of packets in array.
1638  *
1639  * @return
1640  *   Number of packets successfully received (<= pkts_n).
1641  */
1642 uint16_t
1643 mlx5_rx_burst_mprq(void *dpdk_rxq, struct rte_mbuf **pkts, uint16_t pkts_n)
1644 {
1645         struct mlx5_rxq_data *rxq = dpdk_rxq;
1646         const uint32_t strd_n = 1 << rxq->strd_num_n;
1647         const uint32_t strd_sz = 1 << rxq->strd_sz_n;
1648         const uint32_t cq_mask = (1 << rxq->cqe_n) - 1;
1649         const uint32_t wq_mask = (1 << rxq->elts_n) - 1;
1650         volatile struct mlx5_cqe *cqe = &(*rxq->cqes)[rxq->cq_ci & cq_mask];
1651         unsigned int i = 0;
1652         uint32_t rq_ci = rxq->rq_ci;
1653         uint16_t consumed_strd = rxq->consumed_strd;
1654         struct mlx5_mprq_buf *buf = (*rxq->mprq_bufs)[rq_ci & wq_mask];
1655
1656         while (i < pkts_n) {
1657                 struct rte_mbuf *pkt;
1658                 int ret;
1659                 uint32_t len;
1660                 uint16_t strd_cnt;
1661                 uint16_t strd_idx;
1662                 uint32_t byte_cnt;
1663                 volatile struct mlx5_mini_cqe8 *mcqe = NULL;
1664                 enum mlx5_rqx_code rxq_code;
1665
1666                 if (consumed_strd == strd_n) {
1667                         /* Replace WQE if the buffer is still in use. */
1668                         mprq_buf_replace(rxq, rq_ci & wq_mask);
1669                         /* Advance to the next WQE. */
1670                         consumed_strd = 0;
1671                         ++rq_ci;
1672                         buf = (*rxq->mprq_bufs)[rq_ci & wq_mask];
1673                 }
1674                 cqe = &(*rxq->cqes)[rxq->cq_ci & cq_mask];
1675                 ret = mlx5_rx_poll_len(rxq, cqe, cq_mask, &mcqe);
1676                 if (!ret)
1677                         break;
1678                 byte_cnt = ret;
1679                 len = (byte_cnt & MLX5_MPRQ_LEN_MASK) >> MLX5_MPRQ_LEN_SHIFT;
1680                 MLX5_ASSERT((int)len >= (rxq->crc_present << 2));
1681                 if (rxq->crc_present)
1682                         len -= RTE_ETHER_CRC_LEN;
1683                 if (mcqe &&
1684                     rxq->mcqe_format == MLX5_CQE_RESP_FORMAT_FTAG_STRIDX)
1685                         strd_cnt = (len / strd_sz) + !!(len % strd_sz);
1686                 else
1687                         strd_cnt = (byte_cnt & MLX5_MPRQ_STRIDE_NUM_MASK) >>
1688                                    MLX5_MPRQ_STRIDE_NUM_SHIFT;
1689                 MLX5_ASSERT(strd_cnt);
1690                 consumed_strd += strd_cnt;
1691                 if (byte_cnt & MLX5_MPRQ_FILLER_MASK)
1692                         continue;
1693                 strd_idx = rte_be_to_cpu_16(mcqe == NULL ?
1694                                         cqe->wqe_counter :
1695                                         mcqe->stride_idx);
1696                 MLX5_ASSERT(strd_idx < strd_n);
1697                 MLX5_ASSERT(!((rte_be_to_cpu_16(cqe->wqe_id) ^ rq_ci) &
1698                             wq_mask));
1699                 pkt = rte_pktmbuf_alloc(rxq->mp);
1700                 if (unlikely(pkt == NULL)) {
1701                         ++rxq->stats.rx_nombuf;
1702                         break;
1703                 }
1704                 len = (byte_cnt & MLX5_MPRQ_LEN_MASK) >> MLX5_MPRQ_LEN_SHIFT;
1705                 MLX5_ASSERT((int)len >= (rxq->crc_present << 2));
1706                 if (rxq->crc_present)
1707                         len -= RTE_ETHER_CRC_LEN;
1708                 rxq_code = mprq_buf_to_pkt(rxq, pkt, len, buf,
1709                                            strd_idx, strd_cnt);
1710                 if (unlikely(rxq_code != MLX5_RXQ_CODE_EXIT)) {
1711                         rte_pktmbuf_free_seg(pkt);
1712                         if (rxq_code == MLX5_RXQ_CODE_DROPPED) {
1713                                 ++rxq->stats.idropped;
1714                                 continue;
1715                         }
1716                         if (rxq_code == MLX5_RXQ_CODE_NOMBUF) {
1717                                 ++rxq->stats.rx_nombuf;
1718                                 break;
1719                         }
1720                 }
1721                 rxq_cq_to_mbuf(rxq, pkt, cqe, mcqe);
1722                 if (cqe->lro_num_seg > 1) {
1723                         mlx5_lro_update_hdr(rte_pktmbuf_mtod(pkt, uint8_t *),
1724                                             cqe, mcqe, rxq, len);
1725                         pkt->ol_flags |= PKT_RX_LRO;
1726                         pkt->tso_segsz = len / cqe->lro_num_seg;
1727                 }
1728                 PKT_LEN(pkt) = len;
1729                 PORT(pkt) = rxq->port_id;
1730 #ifdef MLX5_PMD_SOFT_COUNTERS
1731                 /* Increment bytes counter. */
1732                 rxq->stats.ibytes += PKT_LEN(pkt);
1733 #endif
1734                 /* Return packet. */
1735                 *(pkts++) = pkt;
1736                 ++i;
1737         }
1738         /* Update the consumer indexes. */
1739         rxq->consumed_strd = consumed_strd;
1740         rte_io_wmb();
1741         *rxq->cq_db = rte_cpu_to_be_32(rxq->cq_ci);
1742         if (rq_ci != rxq->rq_ci) {
1743                 rxq->rq_ci = rq_ci;
1744                 rte_io_wmb();
1745                 *rxq->rq_db = rte_cpu_to_be_32(rxq->rq_ci);
1746         }
1747 #ifdef MLX5_PMD_SOFT_COUNTERS
1748         /* Increment packets counter. */
1749         rxq->stats.ipackets += i;
1750 #endif
1751         return i;
1752 }
1753
1754 /**
1755  * Dummy DPDK callback for TX.
1756  *
1757  * This function is used to temporarily replace the real callback during
1758  * unsafe control operations on the queue, or in case of error.
1759  *
1760  * @param dpdk_txq
1761  *   Generic pointer to TX queue structure.
1762  * @param[in] pkts
1763  *   Packets to transmit.
1764  * @param pkts_n
1765  *   Number of packets in array.
1766  *
1767  * @return
1768  *   Number of packets successfully transmitted (<= pkts_n).
1769  */
1770 uint16_t
1771 removed_tx_burst(void *dpdk_txq __rte_unused,
1772                  struct rte_mbuf **pkts __rte_unused,
1773                  uint16_t pkts_n __rte_unused)
1774 {
1775         rte_mb();
1776         return 0;
1777 }
1778
1779 /**
1780  * Dummy DPDK callback for RX.
1781  *
1782  * This function is used to temporarily replace the real callback during
1783  * unsafe control operations on the queue, or in case of error.
1784  *
1785  * @param dpdk_rxq
1786  *   Generic pointer to RX queue structure.
1787  * @param[out] pkts
1788  *   Array to store received packets.
1789  * @param pkts_n
1790  *   Maximum number of packets in array.
1791  *
1792  * @return
1793  *   Number of packets successfully received (<= pkts_n).
1794  */
1795 uint16_t
1796 removed_rx_burst(void *dpdk_txq __rte_unused,
1797                  struct rte_mbuf **pkts __rte_unused,
1798                  uint16_t pkts_n __rte_unused)
1799 {
1800         rte_mb();
1801         return 0;
1802 }
1803
1804 /*
1805  * Vectorized Rx/Tx routines are not compiled in when required vector
1806  * instructions are not supported on a target architecture. The following null
1807  * stubs are needed for linkage when those are not included outside of this file
1808  * (e.g.  mlx5_rxtx_vec_sse.c for x86).
1809  */
1810
1811 __rte_weak uint16_t
1812 mlx5_rx_burst_vec(void *dpdk_txq __rte_unused,
1813                   struct rte_mbuf **pkts __rte_unused,
1814                   uint16_t pkts_n __rte_unused)
1815 {
1816         return 0;
1817 }
1818
1819 __rte_weak uint16_t
1820 mlx5_rx_burst_mprq_vec(void *dpdk_txq __rte_unused,
1821                        struct rte_mbuf **pkts __rte_unused,
1822                        uint16_t pkts_n __rte_unused)
1823 {
1824         return 0;
1825 }
1826
1827 __rte_weak int
1828 mlx5_rxq_check_vec_support(struct mlx5_rxq_data *rxq __rte_unused)
1829 {
1830         return -ENOTSUP;
1831 }
1832
1833 __rte_weak int
1834 mlx5_check_vec_rx_support(struct rte_eth_dev *dev __rte_unused)
1835 {
1836         return -ENOTSUP;
1837 }
1838
1839 /**
1840  * Free the mbufs from the linear array of pointers.
1841  *
1842  * @param pkts
1843  *   Pointer to array of packets to be free.
1844  * @param pkts_n
1845  *   Number of packets to be freed.
1846  * @param olx
1847  *   Configured Tx offloads mask. It is fully defined at
1848  *   compile time and may be used for optimization.
1849  */
1850 static __rte_always_inline void
1851 mlx5_tx_free_mbuf(struct rte_mbuf **__rte_restrict pkts,
1852                   unsigned int pkts_n,
1853                   unsigned int olx __rte_unused)
1854 {
1855         struct rte_mempool *pool = NULL;
1856         struct rte_mbuf **p_free = NULL;
1857         struct rte_mbuf *mbuf;
1858         unsigned int n_free = 0;
1859
1860         /*
1861          * The implemented algorithm eliminates
1862          * copying pointers to temporary array
1863          * for rte_mempool_put_bulk() calls.
1864          */
1865         MLX5_ASSERT(pkts);
1866         MLX5_ASSERT(pkts_n);
1867         for (;;) {
1868                 for (;;) {
1869                         /*
1870                          * Decrement mbuf reference counter, detach
1871                          * indirect and external buffers if needed.
1872                          */
1873                         mbuf = rte_pktmbuf_prefree_seg(*pkts);
1874                         if (likely(mbuf != NULL)) {
1875                                 MLX5_ASSERT(mbuf == *pkts);
1876                                 if (likely(n_free != 0)) {
1877                                         if (unlikely(pool != mbuf->pool))
1878                                                 /* From different pool. */
1879                                                 break;
1880                                 } else {
1881                                         /* Start new scan array. */
1882                                         pool = mbuf->pool;
1883                                         p_free = pkts;
1884                                 }
1885                                 ++n_free;
1886                                 ++pkts;
1887                                 --pkts_n;
1888                                 if (unlikely(pkts_n == 0)) {
1889                                         mbuf = NULL;
1890                                         break;
1891                                 }
1892                         } else {
1893                                 /*
1894                                  * This happens if mbuf is still referenced.
1895                                  * We can't put it back to the pool, skip.
1896                                  */
1897                                 ++pkts;
1898                                 --pkts_n;
1899                                 if (unlikely(n_free != 0))
1900                                         /* There is some array to free.*/
1901                                         break;
1902                                 if (unlikely(pkts_n == 0))
1903                                         /* Last mbuf, nothing to free. */
1904                                         return;
1905                         }
1906                 }
1907                 for (;;) {
1908                         /*
1909                          * This loop is implemented to avoid multiple
1910                          * inlining of rte_mempool_put_bulk().
1911                          */
1912                         MLX5_ASSERT(pool);
1913                         MLX5_ASSERT(p_free);
1914                         MLX5_ASSERT(n_free);
1915                         /*
1916                          * Free the array of pre-freed mbufs
1917                          * belonging to the same memory pool.
1918                          */
1919                         rte_mempool_put_bulk(pool, (void *)p_free, n_free);
1920                         if (unlikely(mbuf != NULL)) {
1921                                 /* There is the request to start new scan. */
1922                                 pool = mbuf->pool;
1923                                 p_free = pkts++;
1924                                 n_free = 1;
1925                                 --pkts_n;
1926                                 if (likely(pkts_n != 0))
1927                                         break;
1928                                 /*
1929                                  * This is the last mbuf to be freed.
1930                                  * Do one more loop iteration to complete.
1931                                  * This is rare case of the last unique mbuf.
1932                                  */
1933                                 mbuf = NULL;
1934                                 continue;
1935                         }
1936                         if (likely(pkts_n == 0))
1937                                 return;
1938                         n_free = 0;
1939                         break;
1940                 }
1941         }
1942 }
1943
1944 /**
1945  * Free the mbuf from the elts ring buffer till new tail.
1946  *
1947  * @param txq
1948  *   Pointer to Tx queue structure.
1949  * @param tail
1950  *   Index in elts to free up to, becomes new elts tail.
1951  * @param olx
1952  *   Configured Tx offloads mask. It is fully defined at
1953  *   compile time and may be used for optimization.
1954  */
1955 static __rte_always_inline void
1956 mlx5_tx_free_elts(struct mlx5_txq_data *__rte_restrict txq,
1957                   uint16_t tail,
1958                   unsigned int olx __rte_unused)
1959 {
1960         uint16_t n_elts = tail - txq->elts_tail;
1961
1962         MLX5_ASSERT(n_elts);
1963         MLX5_ASSERT(n_elts <= txq->elts_s);
1964         /*
1965          * Implement a loop to support ring buffer wraparound
1966          * with single inlining of mlx5_tx_free_mbuf().
1967          */
1968         do {
1969                 unsigned int part;
1970
1971                 part = txq->elts_s - (txq->elts_tail & txq->elts_m);
1972                 part = RTE_MIN(part, n_elts);
1973                 MLX5_ASSERT(part);
1974                 MLX5_ASSERT(part <= txq->elts_s);
1975                 mlx5_tx_free_mbuf(&txq->elts[txq->elts_tail & txq->elts_m],
1976                                   part, olx);
1977                 txq->elts_tail += part;
1978                 n_elts -= part;
1979         } while (n_elts);
1980 }
1981
1982 /**
1983  * Store the mbuf being sent into elts ring buffer.
1984  * On Tx completion these mbufs will be freed.
1985  *
1986  * @param txq
1987  *   Pointer to Tx queue structure.
1988  * @param pkts
1989  *   Pointer to array of packets to be stored.
1990  * @param pkts_n
1991  *   Number of packets to be stored.
1992  * @param olx
1993  *   Configured Tx offloads mask. It is fully defined at
1994  *   compile time and may be used for optimization.
1995  */
1996 static __rte_always_inline void
1997 mlx5_tx_copy_elts(struct mlx5_txq_data *__rte_restrict txq,
1998                   struct rte_mbuf **__rte_restrict pkts,
1999                   unsigned int pkts_n,
2000                   unsigned int olx __rte_unused)
2001 {
2002         unsigned int part;
2003         struct rte_mbuf **elts = (struct rte_mbuf **)txq->elts;
2004
2005         MLX5_ASSERT(pkts);
2006         MLX5_ASSERT(pkts_n);
2007         part = txq->elts_s - (txq->elts_head & txq->elts_m);
2008         MLX5_ASSERT(part);
2009         MLX5_ASSERT(part <= txq->elts_s);
2010         /* This code is a good candidate for vectorizing with SIMD. */
2011         rte_memcpy((void *)(elts + (txq->elts_head & txq->elts_m)),
2012                    (void *)pkts,
2013                    RTE_MIN(part, pkts_n) * sizeof(struct rte_mbuf *));
2014         txq->elts_head += pkts_n;
2015         if (unlikely(part < pkts_n))
2016                 /* The copy is wrapping around the elts array. */
2017                 rte_memcpy((void *)elts, (void *)(pkts + part),
2018                            (pkts_n - part) * sizeof(struct rte_mbuf *));
2019 }
2020
2021 /**
2022  * Update completion queue consuming index via doorbell
2023  * and flush the completed data buffers.
2024  *
2025  * @param txq
2026  *   Pointer to TX queue structure.
2027  * @param valid CQE pointer
2028  *   if not NULL update txq->wqe_pi and flush the buffers
2029  * @param olx
2030  *   Configured Tx offloads mask. It is fully defined at
2031  *   compile time and may be used for optimization.
2032  */
2033 static __rte_always_inline void
2034 mlx5_tx_comp_flush(struct mlx5_txq_data *__rte_restrict txq,
2035                    volatile struct mlx5_cqe *last_cqe,
2036                    unsigned int olx __rte_unused)
2037 {
2038         if (likely(last_cqe != NULL)) {
2039                 uint16_t tail;
2040
2041                 txq->wqe_pi = rte_be_to_cpu_16(last_cqe->wqe_counter);
2042                 tail = txq->fcqs[(txq->cq_ci - 1) & txq->cqe_m];
2043                 if (likely(tail != txq->elts_tail)) {
2044                         mlx5_tx_free_elts(txq, tail, olx);
2045                         MLX5_ASSERT(tail == txq->elts_tail);
2046                 }
2047         }
2048 }
2049
2050 /**
2051  * Manage TX completions. This routine checks the CQ for
2052  * arrived CQEs, deduces the last accomplished WQE in SQ,
2053  * updates SQ producing index and frees all completed mbufs.
2054  *
2055  * @param txq
2056  *   Pointer to TX queue structure.
2057  * @param olx
2058  *   Configured Tx offloads mask. It is fully defined at
2059  *   compile time and may be used for optimization.
2060  *
2061  * NOTE: not inlined intentionally, it makes tx_burst
2062  * routine smaller, simple and faster - from experiments.
2063  */
2064 static void
2065 mlx5_tx_handle_completion(struct mlx5_txq_data *__rte_restrict txq,
2066                           unsigned int olx __rte_unused)
2067 {
2068         unsigned int count = MLX5_TX_COMP_MAX_CQE;
2069         volatile struct mlx5_cqe *last_cqe = NULL;
2070         bool ring_doorbell = false;
2071         int ret;
2072
2073         static_assert(MLX5_CQE_STATUS_HW_OWN < 0, "Must be negative value");
2074         static_assert(MLX5_CQE_STATUS_SW_OWN < 0, "Must be negative value");
2075         do {
2076                 volatile struct mlx5_cqe *cqe;
2077
2078                 cqe = &txq->cqes[txq->cq_ci & txq->cqe_m];
2079                 ret = check_cqe(cqe, txq->cqe_s, txq->cq_ci);
2080                 if (unlikely(ret != MLX5_CQE_STATUS_SW_OWN)) {
2081                         if (likely(ret != MLX5_CQE_STATUS_ERR)) {
2082                                 /* No new CQEs in completion queue. */
2083                                 MLX5_ASSERT(ret == MLX5_CQE_STATUS_HW_OWN);
2084                                 break;
2085                         }
2086                         /*
2087                          * Some error occurred, try to restart.
2088                          * We have no barrier after WQE related Doorbell
2089                          * written, make sure all writes are completed
2090                          * here, before we might perform SQ reset.
2091                          */
2092                         rte_wmb();
2093                         ret = mlx5_tx_error_cqe_handle
2094                                 (txq, (volatile struct mlx5_err_cqe *)cqe);
2095                         if (unlikely(ret < 0)) {
2096                                 /*
2097                                  * Some error occurred on queue error
2098                                  * handling, we do not advance the index
2099                                  * here, allowing to retry on next call.
2100                                  */
2101                                 return;
2102                         }
2103                         /*
2104                          * We are going to fetch all entries with
2105                          * MLX5_CQE_SYNDROME_WR_FLUSH_ERR status.
2106                          * The send queue is supposed to be empty.
2107                          */
2108                         ring_doorbell = true;
2109                         ++txq->cq_ci;
2110                         txq->cq_pi = txq->cq_ci;
2111                         last_cqe = NULL;
2112                         continue;
2113                 }
2114                 /* Normal transmit completion. */
2115                 MLX5_ASSERT(txq->cq_ci != txq->cq_pi);
2116                 MLX5_ASSERT((txq->fcqs[txq->cq_ci & txq->cqe_m] >> 16) ==
2117                             cqe->wqe_counter);
2118                 ring_doorbell = true;
2119                 ++txq->cq_ci;
2120                 last_cqe = cqe;
2121                 /*
2122                  * We have to restrict the amount of processed CQEs
2123                  * in one tx_burst routine call. The CQ may be large
2124                  * and many CQEs may be updated by the NIC in one
2125                  * transaction. Buffers freeing is time consuming,
2126                  * multiple iterations may introduce significant
2127                  * latency.
2128                  */
2129                 if (likely(--count == 0))
2130                         break;
2131         } while (true);
2132         if (likely(ring_doorbell)) {
2133                 /* Ring doorbell to notify hardware. */
2134                 rte_compiler_barrier();
2135                 *txq->cq_db = rte_cpu_to_be_32(txq->cq_ci);
2136                 mlx5_tx_comp_flush(txq, last_cqe, olx);
2137         }
2138 }
2139
2140 /**
2141  * Check if the completion request flag should be set in the last WQE.
2142  * Both pushed mbufs and WQEs are monitored and the completion request
2143  * flag is set if any of thresholds is reached.
2144  *
2145  * @param txq
2146  *   Pointer to TX queue structure.
2147  * @param loc
2148  *   Pointer to burst routine local context.
2149  * @param olx
2150  *   Configured Tx offloads mask. It is fully defined at
2151  *   compile time and may be used for optimization.
2152  */
2153 static __rte_always_inline void
2154 mlx5_tx_request_completion(struct mlx5_txq_data *__rte_restrict txq,
2155                            struct mlx5_txq_local *__rte_restrict loc,
2156                            unsigned int olx)
2157 {
2158         uint16_t head = txq->elts_head;
2159         unsigned int part;
2160
2161         part = MLX5_TXOFF_CONFIG(INLINE) ?
2162                0 : loc->pkts_sent - loc->pkts_copy;
2163         head += part;
2164         if ((uint16_t)(head - txq->elts_comp) >= MLX5_TX_COMP_THRESH ||
2165              (MLX5_TXOFF_CONFIG(INLINE) &&
2166              (uint16_t)(txq->wqe_ci - txq->wqe_comp) >= txq->wqe_thres)) {
2167                 volatile struct mlx5_wqe *last = loc->wqe_last;
2168
2169                 MLX5_ASSERT(last);
2170                 txq->elts_comp = head;
2171                 if (MLX5_TXOFF_CONFIG(INLINE))
2172                         txq->wqe_comp = txq->wqe_ci;
2173                 /* Request unconditional completion on last WQE. */
2174                 last->cseg.flags = RTE_BE32(MLX5_COMP_ALWAYS <<
2175                                             MLX5_COMP_MODE_OFFSET);
2176                 /* Save elts_head in dedicated free on completion queue. */
2177 #ifdef RTE_LIBRTE_MLX5_DEBUG
2178                 txq->fcqs[txq->cq_pi++ & txq->cqe_m] = head |
2179                           (last->cseg.opcode >> 8) << 16;
2180 #else
2181                 txq->fcqs[txq->cq_pi++ & txq->cqe_m] = head;
2182 #endif
2183                 /* A CQE slot must always be available. */
2184                 MLX5_ASSERT((txq->cq_pi - txq->cq_ci) <= txq->cqe_s);
2185         }
2186 }
2187
2188 /**
2189  * DPDK callback to check the status of a tx descriptor.
2190  *
2191  * @param tx_queue
2192  *   The tx queue.
2193  * @param[in] offset
2194  *   The index of the descriptor in the ring.
2195  *
2196  * @return
2197  *   The status of the tx descriptor.
2198  */
2199 int
2200 mlx5_tx_descriptor_status(void *tx_queue, uint16_t offset)
2201 {
2202         struct mlx5_txq_data *__rte_restrict txq = tx_queue;
2203         uint16_t used;
2204
2205         mlx5_tx_handle_completion(txq, 0);
2206         used = txq->elts_head - txq->elts_tail;
2207         if (offset < used)
2208                 return RTE_ETH_TX_DESC_FULL;
2209         return RTE_ETH_TX_DESC_DONE;
2210 }
2211
2212 /**
2213  * Build the Control Segment with specified opcode:
2214  * - MLX5_OPCODE_SEND
2215  * - MLX5_OPCODE_ENHANCED_MPSW
2216  * - MLX5_OPCODE_TSO
2217  *
2218  * @param txq
2219  *   Pointer to TX queue structure.
2220  * @param loc
2221  *   Pointer to burst routine local context.
2222  * @param wqe
2223  *   Pointer to WQE to fill with built Control Segment.
2224  * @param ds
2225  *   Supposed length of WQE in segments.
2226  * @param opcode
2227  *   SQ WQE opcode to put into Control Segment.
2228  * @param olx
2229  *   Configured Tx offloads mask. It is fully defined at
2230  *   compile time and may be used for optimization.
2231  */
2232 static __rte_always_inline void
2233 mlx5_tx_cseg_init(struct mlx5_txq_data *__rte_restrict txq,
2234                   struct mlx5_txq_local *__rte_restrict loc __rte_unused,
2235                   struct mlx5_wqe *__rte_restrict wqe,
2236                   unsigned int ds,
2237                   unsigned int opcode,
2238                   unsigned int olx __rte_unused)
2239 {
2240         struct mlx5_wqe_cseg *__rte_restrict cs = &wqe->cseg;
2241
2242         /* For legacy MPW replace the EMPW by TSO with modifier. */
2243         if (MLX5_TXOFF_CONFIG(MPW) && opcode == MLX5_OPCODE_ENHANCED_MPSW)
2244                 opcode = MLX5_OPCODE_TSO | MLX5_OPC_MOD_MPW << 24;
2245         cs->opcode = rte_cpu_to_be_32((txq->wqe_ci << 8) | opcode);
2246         cs->sq_ds = rte_cpu_to_be_32(txq->qp_num_8s | ds);
2247         cs->flags = RTE_BE32(MLX5_COMP_ONLY_FIRST_ERR <<
2248                              MLX5_COMP_MODE_OFFSET);
2249         cs->misc = RTE_BE32(0);
2250 }
2251
2252 /**
2253  * Build the Synchronize Queue Segment with specified completion index.
2254  *
2255  * @param txq
2256  *   Pointer to TX queue structure.
2257  * @param loc
2258  *   Pointer to burst routine local context.
2259  * @param wqe
2260  *   Pointer to WQE to fill with built Control Segment.
2261  * @param wci
2262  *   Completion index in Clock Queue to wait.
2263  * @param olx
2264  *   Configured Tx offloads mask. It is fully defined at
2265  *   compile time and may be used for optimization.
2266  */
2267 static __rte_always_inline void
2268 mlx5_tx_wseg_init(struct mlx5_txq_data *restrict txq,
2269                   struct mlx5_txq_local *restrict loc __rte_unused,
2270                   struct mlx5_wqe *restrict wqe,
2271                   unsigned int wci,
2272                   unsigned int olx __rte_unused)
2273 {
2274         struct mlx5_wqe_qseg *qs;
2275
2276         qs = RTE_PTR_ADD(wqe, MLX5_WSEG_SIZE);
2277         qs->max_index = rte_cpu_to_be_32(wci);
2278         qs->qpn_cqn = rte_cpu_to_be_32(txq->sh->txpp.clock_queue.cq->id);
2279         qs->reserved0 = RTE_BE32(0);
2280         qs->reserved1 = RTE_BE32(0);
2281 }
2282
2283 /**
2284  * Build the Ethernet Segment without inlined data.
2285  * Supports Software Parser, Checksums and VLAN
2286  * insertion Tx offload features.
2287  *
2288  * @param txq
2289  *   Pointer to TX queue structure.
2290  * @param loc
2291  *   Pointer to burst routine local context.
2292  * @param wqe
2293  *   Pointer to WQE to fill with built Ethernet Segment.
2294  * @param olx
2295  *   Configured Tx offloads mask. It is fully defined at
2296  *   compile time and may be used for optimization.
2297  */
2298 static __rte_always_inline void
2299 mlx5_tx_eseg_none(struct mlx5_txq_data *__rte_restrict txq __rte_unused,
2300                   struct mlx5_txq_local *__rte_restrict loc,
2301                   struct mlx5_wqe *__rte_restrict wqe,
2302                   unsigned int olx)
2303 {
2304         struct mlx5_wqe_eseg *__rte_restrict es = &wqe->eseg;
2305         uint32_t csum;
2306
2307         /*
2308          * Calculate and set check sum flags first, dword field
2309          * in segment may be shared with Software Parser flags.
2310          */
2311         csum = MLX5_TXOFF_CONFIG(CSUM) ? txq_ol_cksum_to_cs(loc->mbuf) : 0;
2312         es->flags = rte_cpu_to_le_32(csum);
2313         /*
2314          * Calculate and set Software Parser offsets and flags.
2315          * These flags a set for custom UDP and IP tunnel packets.
2316          */
2317         es->swp_offs = txq_mbuf_to_swp(loc, &es->swp_flags, olx);
2318         /* Fill metadata field if needed. */
2319         es->metadata = MLX5_TXOFF_CONFIG(METADATA) ?
2320                        loc->mbuf->ol_flags & PKT_TX_DYNF_METADATA ?
2321                        *RTE_FLOW_DYNF_METADATA(loc->mbuf) : 0 : 0;
2322         /* Engage VLAN tag insertion feature if requested. */
2323         if (MLX5_TXOFF_CONFIG(VLAN) &&
2324             loc->mbuf->ol_flags & PKT_TX_VLAN_PKT) {
2325                 /*
2326                  * We should get here only if device support
2327                  * this feature correctly.
2328                  */
2329                 MLX5_ASSERT(txq->vlan_en);
2330                 es->inline_hdr = rte_cpu_to_be_32(MLX5_ETH_WQE_VLAN_INSERT |
2331                                                   loc->mbuf->vlan_tci);
2332         } else {
2333                 es->inline_hdr = RTE_BE32(0);
2334         }
2335 }
2336
2337 /**
2338  * Build the Ethernet Segment with minimal inlined data
2339  * of MLX5_ESEG_MIN_INLINE_SIZE bytes length. This is
2340  * used to fill the gap in single WQEBB WQEs.
2341  * Supports Software Parser, Checksums and VLAN
2342  * insertion Tx offload features.
2343  *
2344  * @param txq
2345  *   Pointer to TX queue structure.
2346  * @param loc
2347  *   Pointer to burst routine local context.
2348  * @param wqe
2349  *   Pointer to WQE to fill with built Ethernet Segment.
2350  * @param vlan
2351  *   Length of VLAN tag insertion if any.
2352  * @param olx
2353  *   Configured Tx offloads mask. It is fully defined at
2354  *   compile time and may be used for optimization.
2355  */
2356 static __rte_always_inline void
2357 mlx5_tx_eseg_dmin(struct mlx5_txq_data *__rte_restrict txq __rte_unused,
2358                   struct mlx5_txq_local *__rte_restrict loc,
2359                   struct mlx5_wqe *__rte_restrict wqe,
2360                   unsigned int vlan,
2361                   unsigned int olx)
2362 {
2363         struct mlx5_wqe_eseg *__rte_restrict es = &wqe->eseg;
2364         uint32_t csum;
2365         uint8_t *psrc, *pdst;
2366
2367         /*
2368          * Calculate and set check sum flags first, dword field
2369          * in segment may be shared with Software Parser flags.
2370          */
2371         csum = MLX5_TXOFF_CONFIG(CSUM) ? txq_ol_cksum_to_cs(loc->mbuf) : 0;
2372         es->flags = rte_cpu_to_le_32(csum);
2373         /*
2374          * Calculate and set Software Parser offsets and flags.
2375          * These flags a set for custom UDP and IP tunnel packets.
2376          */
2377         es->swp_offs = txq_mbuf_to_swp(loc, &es->swp_flags, olx);
2378         /* Fill metadata field if needed. */
2379         es->metadata = MLX5_TXOFF_CONFIG(METADATA) ?
2380                        loc->mbuf->ol_flags & PKT_TX_DYNF_METADATA ?
2381                        *RTE_FLOW_DYNF_METADATA(loc->mbuf) : 0 : 0;
2382         static_assert(MLX5_ESEG_MIN_INLINE_SIZE ==
2383                                 (sizeof(uint16_t) +
2384                                  sizeof(rte_v128u32_t)),
2385                       "invalid Ethernet Segment data size");
2386         static_assert(MLX5_ESEG_MIN_INLINE_SIZE ==
2387                                 (sizeof(uint16_t) +
2388                                  sizeof(struct rte_vlan_hdr) +
2389                                  2 * RTE_ETHER_ADDR_LEN),
2390                       "invalid Ethernet Segment data size");
2391         psrc = rte_pktmbuf_mtod(loc->mbuf, uint8_t *);
2392         es->inline_hdr_sz = RTE_BE16(MLX5_ESEG_MIN_INLINE_SIZE);
2393         es->inline_data = *(unaligned_uint16_t *)psrc;
2394         psrc += sizeof(uint16_t);
2395         pdst = (uint8_t *)(es + 1);
2396         if (MLX5_TXOFF_CONFIG(VLAN) && vlan) {
2397                 /* Implement VLAN tag insertion as part inline data. */
2398                 memcpy(pdst, psrc, 2 * RTE_ETHER_ADDR_LEN - sizeof(uint16_t));
2399                 pdst += 2 * RTE_ETHER_ADDR_LEN - sizeof(uint16_t);
2400                 psrc += 2 * RTE_ETHER_ADDR_LEN - sizeof(uint16_t);
2401                 /* Insert VLAN ethertype + VLAN tag. */
2402                 *(unaligned_uint32_t *)pdst = rte_cpu_to_be_32
2403                                                 ((RTE_ETHER_TYPE_VLAN << 16) |
2404                                                  loc->mbuf->vlan_tci);
2405                 pdst += sizeof(struct rte_vlan_hdr);
2406                 /* Copy the rest two bytes from packet data. */
2407                 MLX5_ASSERT(pdst == RTE_PTR_ALIGN(pdst, sizeof(uint16_t)));
2408                 *(uint16_t *)pdst = *(unaligned_uint16_t *)psrc;
2409         } else {
2410                 /* Fill the gap in the title WQEBB with inline data. */
2411                 rte_mov16(pdst, psrc);
2412         }
2413 }
2414
2415 /**
2416  * Build the Ethernet Segment with entire packet
2417  * data inlining. Checks the boundary of WQEBB and
2418  * ring buffer wrapping, supports Software Parser,
2419  * Checksums and VLAN insertion Tx offload features.
2420  *
2421  * @param txq
2422  *   Pointer to TX queue structure.
2423  * @param loc
2424  *   Pointer to burst routine local context.
2425  * @param wqe
2426  *   Pointer to WQE to fill with built Ethernet Segment.
2427  * @param vlan
2428  *   Length of VLAN tag insertion if any.
2429  * @param inlen
2430  *   Length of data to inline (VLAN included, if any).
2431  * @param tso
2432  *   TSO flag, set mss field from the packet.
2433  * @param olx
2434  *   Configured Tx offloads mask. It is fully defined at
2435  *   compile time and may be used for optimization.
2436  *
2437  * @return
2438  *   Pointer to the next Data Segment (aligned and wrapped around).
2439  */
2440 static __rte_always_inline struct mlx5_wqe_dseg *
2441 mlx5_tx_eseg_data(struct mlx5_txq_data *__rte_restrict txq,
2442                   struct mlx5_txq_local *__rte_restrict loc,
2443                   struct mlx5_wqe *__rte_restrict wqe,
2444                   unsigned int vlan,
2445                   unsigned int inlen,
2446                   unsigned int tso,
2447                   unsigned int olx)
2448 {
2449         struct mlx5_wqe_eseg *__rte_restrict es = &wqe->eseg;
2450         uint32_t csum;
2451         uint8_t *psrc, *pdst;
2452         unsigned int part;
2453
2454         /*
2455          * Calculate and set check sum flags first, dword field
2456          * in segment may be shared with Software Parser flags.
2457          */
2458         csum = MLX5_TXOFF_CONFIG(CSUM) ? txq_ol_cksum_to_cs(loc->mbuf) : 0;
2459         if (tso) {
2460                 csum <<= 24;
2461                 csum |= loc->mbuf->tso_segsz;
2462                 es->flags = rte_cpu_to_be_32(csum);
2463         } else {
2464                 es->flags = rte_cpu_to_le_32(csum);
2465         }
2466         /*
2467          * Calculate and set Software Parser offsets and flags.
2468          * These flags a set for custom UDP and IP tunnel packets.
2469          */
2470         es->swp_offs = txq_mbuf_to_swp(loc, &es->swp_flags, olx);
2471         /* Fill metadata field if needed. */
2472         es->metadata = MLX5_TXOFF_CONFIG(METADATA) ?
2473                        loc->mbuf->ol_flags & PKT_TX_DYNF_METADATA ?
2474                        *RTE_FLOW_DYNF_METADATA(loc->mbuf) : 0 : 0;
2475         static_assert(MLX5_ESEG_MIN_INLINE_SIZE ==
2476                                 (sizeof(uint16_t) +
2477                                  sizeof(rte_v128u32_t)),
2478                       "invalid Ethernet Segment data size");
2479         static_assert(MLX5_ESEG_MIN_INLINE_SIZE ==
2480                                 (sizeof(uint16_t) +
2481                                  sizeof(struct rte_vlan_hdr) +
2482                                  2 * RTE_ETHER_ADDR_LEN),
2483                       "invalid Ethernet Segment data size");
2484         psrc = rte_pktmbuf_mtod(loc->mbuf, uint8_t *);
2485         es->inline_hdr_sz = rte_cpu_to_be_16(inlen);
2486         es->inline_data = *(unaligned_uint16_t *)psrc;
2487         psrc += sizeof(uint16_t);
2488         pdst = (uint8_t *)(es + 1);
2489         if (MLX5_TXOFF_CONFIG(VLAN) && vlan) {
2490                 /* Implement VLAN tag insertion as part inline data. */
2491                 memcpy(pdst, psrc, 2 * RTE_ETHER_ADDR_LEN - sizeof(uint16_t));
2492                 pdst += 2 * RTE_ETHER_ADDR_LEN - sizeof(uint16_t);
2493                 psrc += 2 * RTE_ETHER_ADDR_LEN - sizeof(uint16_t);
2494                 /* Insert VLAN ethertype + VLAN tag. */
2495                 *(unaligned_uint32_t *)pdst = rte_cpu_to_be_32
2496                                                 ((RTE_ETHER_TYPE_VLAN << 16) |
2497                                                  loc->mbuf->vlan_tci);
2498                 pdst += sizeof(struct rte_vlan_hdr);
2499                 /* Copy the rest two bytes from packet data. */
2500                 MLX5_ASSERT(pdst == RTE_PTR_ALIGN(pdst, sizeof(uint16_t)));
2501                 *(uint16_t *)pdst = *(unaligned_uint16_t *)psrc;
2502                 psrc += sizeof(uint16_t);
2503         } else {
2504                 /* Fill the gap in the title WQEBB with inline data. */
2505                 rte_mov16(pdst, psrc);
2506                 psrc += sizeof(rte_v128u32_t);
2507         }
2508         pdst = (uint8_t *)(es + 2);
2509         MLX5_ASSERT(inlen >= MLX5_ESEG_MIN_INLINE_SIZE);
2510         MLX5_ASSERT(pdst < (uint8_t *)txq->wqes_end);
2511         inlen -= MLX5_ESEG_MIN_INLINE_SIZE;
2512         if (!inlen) {
2513                 MLX5_ASSERT(pdst == RTE_PTR_ALIGN(pdst, MLX5_WSEG_SIZE));
2514                 return (struct mlx5_wqe_dseg *)pdst;
2515         }
2516         /*
2517          * The WQEBB space availability is checked by caller.
2518          * Here we should be aware of WQE ring buffer wraparound only.
2519          */
2520         part = (uint8_t *)txq->wqes_end - pdst;
2521         part = RTE_MIN(part, inlen);
2522         do {
2523                 rte_memcpy(pdst, psrc, part);
2524                 inlen -= part;
2525                 if (likely(!inlen)) {
2526                         /*
2527                          * If return value is not used by the caller
2528                          * the code below will be optimized out.
2529                          */
2530                         pdst += part;
2531                         pdst = RTE_PTR_ALIGN(pdst, MLX5_WSEG_SIZE);
2532                         if (unlikely(pdst >= (uint8_t *)txq->wqes_end))
2533                                 pdst = (uint8_t *)txq->wqes;
2534                         return (struct mlx5_wqe_dseg *)pdst;
2535                 }
2536                 pdst = (uint8_t *)txq->wqes;
2537                 psrc += part;
2538                 part = inlen;
2539         } while (true);
2540 }
2541
2542 /**
2543  * Copy data from chain of mbuf to the specified linear buffer.
2544  * Checksums and VLAN insertion Tx offload features. If data
2545  * from some mbuf copied completely this mbuf is freed. Local
2546  * structure is used to keep the byte stream state.
2547  *
2548  * @param pdst
2549  *   Pointer to the destination linear buffer.
2550  * @param loc
2551  *   Pointer to burst routine local context.
2552  * @param len
2553  *   Length of data to be copied.
2554  * @param must
2555  *   Length of data to be copied ignoring no inline hint.
2556  * @param olx
2557  *   Configured Tx offloads mask. It is fully defined at
2558  *   compile time and may be used for optimization.
2559  *
2560  * @return
2561  *   Number of actual copied data bytes. This is always greater than or
2562  *   equal to must parameter and might be lesser than len in no inline
2563  *   hint flag is encountered.
2564  */
2565 static __rte_always_inline unsigned int
2566 mlx5_tx_mseg_memcpy(uint8_t *pdst,
2567                     struct mlx5_txq_local *__rte_restrict loc,
2568                     unsigned int len,
2569                     unsigned int must,
2570                     unsigned int olx __rte_unused)
2571 {
2572         struct rte_mbuf *mbuf;
2573         unsigned int part, dlen, copy = 0;
2574         uint8_t *psrc;
2575
2576         MLX5_ASSERT(len);
2577         MLX5_ASSERT(must <= len);
2578         do {
2579                 /* Allow zero length packets, must check first. */
2580                 dlen = rte_pktmbuf_data_len(loc->mbuf);
2581                 if (dlen <= loc->mbuf_off) {
2582                         /* Exhausted packet, just free. */
2583                         mbuf = loc->mbuf;
2584                         loc->mbuf = mbuf->next;
2585                         rte_pktmbuf_free_seg(mbuf);
2586                         loc->mbuf_off = 0;
2587                         MLX5_ASSERT(loc->mbuf_nseg > 1);
2588                         MLX5_ASSERT(loc->mbuf);
2589                         --loc->mbuf_nseg;
2590                         if (loc->mbuf->ol_flags & PKT_TX_DYNF_NOINLINE) {
2591                                 unsigned int diff;
2592
2593                                 if (copy >= must) {
2594                                         /*
2595                                          * We already copied the minimal
2596                                          * requested amount of data.
2597                                          */
2598                                         return copy;
2599                                 }
2600                                 diff = must - copy;
2601                                 if (diff <= rte_pktmbuf_data_len(loc->mbuf)) {
2602                                         /*
2603                                          * Copy only the minimal required
2604                                          * part of the data buffer.
2605                                          */
2606                                         len = diff;
2607                                 }
2608                         }
2609                         continue;
2610                 }
2611                 dlen -= loc->mbuf_off;
2612                 psrc = rte_pktmbuf_mtod_offset(loc->mbuf, uint8_t *,
2613                                                loc->mbuf_off);
2614                 part = RTE_MIN(len, dlen);
2615                 rte_memcpy(pdst, psrc, part);
2616                 copy += part;
2617                 loc->mbuf_off += part;
2618                 len -= part;
2619                 if (!len) {
2620                         if (loc->mbuf_off >= rte_pktmbuf_data_len(loc->mbuf)) {
2621                                 loc->mbuf_off = 0;
2622                                 /* Exhausted packet, just free. */
2623                                 mbuf = loc->mbuf;
2624                                 loc->mbuf = mbuf->next;
2625                                 rte_pktmbuf_free_seg(mbuf);
2626                                 loc->mbuf_off = 0;
2627                                 MLX5_ASSERT(loc->mbuf_nseg >= 1);
2628                                 --loc->mbuf_nseg;
2629                         }
2630                         return copy;
2631                 }
2632                 pdst += part;
2633         } while (true);
2634 }
2635
2636 /**
2637  * Build the Ethernet Segment with inlined data from
2638  * multi-segment packet. Checks the boundary of WQEBB
2639  * and ring buffer wrapping, supports Software Parser,
2640  * Checksums and VLAN insertion Tx offload features.
2641  *
2642  * @param txq
2643  *   Pointer to TX queue structure.
2644  * @param loc
2645  *   Pointer to burst routine local context.
2646  * @param wqe
2647  *   Pointer to WQE to fill with built Ethernet Segment.
2648  * @param vlan
2649  *   Length of VLAN tag insertion if any.
2650  * @param inlen
2651  *   Length of data to inline (VLAN included, if any).
2652  * @param tso
2653  *   TSO flag, set mss field from the packet.
2654  * @param olx
2655  *   Configured Tx offloads mask. It is fully defined at
2656  *   compile time and may be used for optimization.
2657  *
2658  * @return
2659  *   Pointer to the next Data Segment (aligned and
2660  *   possible NOT wrapped around - caller should do
2661  *   wrapping check on its own).
2662  */
2663 static __rte_always_inline struct mlx5_wqe_dseg *
2664 mlx5_tx_eseg_mdat(struct mlx5_txq_data *__rte_restrict txq,
2665                   struct mlx5_txq_local *__rte_restrict loc,
2666                   struct mlx5_wqe *__rte_restrict wqe,
2667                   unsigned int vlan,
2668                   unsigned int inlen,
2669                   unsigned int tso,
2670                   unsigned int olx)
2671 {
2672         struct mlx5_wqe_eseg *__rte_restrict es = &wqe->eseg;
2673         uint32_t csum;
2674         uint8_t *pdst;
2675         unsigned int part, tlen = 0;
2676
2677         /*
2678          * Calculate and set check sum flags first, uint32_t field
2679          * in segment may be shared with Software Parser flags.
2680          */
2681         csum = MLX5_TXOFF_CONFIG(CSUM) ? txq_ol_cksum_to_cs(loc->mbuf) : 0;
2682         if (tso) {
2683                 csum <<= 24;
2684                 csum |= loc->mbuf->tso_segsz;
2685                 es->flags = rte_cpu_to_be_32(csum);
2686         } else {
2687                 es->flags = rte_cpu_to_le_32(csum);
2688         }
2689         /*
2690          * Calculate and set Software Parser offsets and flags.
2691          * These flags a set for custom UDP and IP tunnel packets.
2692          */
2693         es->swp_offs = txq_mbuf_to_swp(loc, &es->swp_flags, olx);
2694         /* Fill metadata field if needed. */
2695         es->metadata = MLX5_TXOFF_CONFIG(METADATA) ?
2696                        loc->mbuf->ol_flags & PKT_TX_DYNF_METADATA ?
2697                        *RTE_FLOW_DYNF_METADATA(loc->mbuf) : 0 : 0;
2698         static_assert(MLX5_ESEG_MIN_INLINE_SIZE ==
2699                                 (sizeof(uint16_t) +
2700                                  sizeof(rte_v128u32_t)),
2701                       "invalid Ethernet Segment data size");
2702         static_assert(MLX5_ESEG_MIN_INLINE_SIZE ==
2703                                 (sizeof(uint16_t) +
2704                                  sizeof(struct rte_vlan_hdr) +
2705                                  2 * RTE_ETHER_ADDR_LEN),
2706                       "invalid Ethernet Segment data size");
2707         MLX5_ASSERT(inlen >= MLX5_ESEG_MIN_INLINE_SIZE);
2708         pdst = (uint8_t *)&es->inline_data;
2709         if (MLX5_TXOFF_CONFIG(VLAN) && vlan) {
2710                 /* Implement VLAN tag insertion as part inline data. */
2711                 mlx5_tx_mseg_memcpy(pdst, loc,
2712                                     2 * RTE_ETHER_ADDR_LEN,
2713                                     2 * RTE_ETHER_ADDR_LEN, olx);
2714                 pdst += 2 * RTE_ETHER_ADDR_LEN;
2715                 *(unaligned_uint32_t *)pdst = rte_cpu_to_be_32
2716                                                 ((RTE_ETHER_TYPE_VLAN << 16) |
2717                                                  loc->mbuf->vlan_tci);
2718                 pdst += sizeof(struct rte_vlan_hdr);
2719                 tlen += 2 * RTE_ETHER_ADDR_LEN + sizeof(struct rte_vlan_hdr);
2720         }
2721         MLX5_ASSERT(pdst < (uint8_t *)txq->wqes_end);
2722         /*
2723          * The WQEBB space availability is checked by caller.
2724          * Here we should be aware of WQE ring buffer wraparound only.
2725          */
2726         part = (uint8_t *)txq->wqes_end - pdst;
2727         part = RTE_MIN(part, inlen - tlen);
2728         MLX5_ASSERT(part);
2729         do {
2730                 unsigned int copy;
2731
2732                 /*
2733                  * Copying may be interrupted inside the routine
2734                  * if run into no inline hint flag.
2735                  */
2736                 copy = tlen >= txq->inlen_mode ? 0 : (txq->inlen_mode - tlen);
2737                 copy = mlx5_tx_mseg_memcpy(pdst, loc, part, copy, olx);
2738                 tlen += copy;
2739                 if (likely(inlen <= tlen) || copy < part) {
2740                         es->inline_hdr_sz = rte_cpu_to_be_16(tlen);
2741                         pdst += copy;
2742                         pdst = RTE_PTR_ALIGN(pdst, MLX5_WSEG_SIZE);
2743                         return (struct mlx5_wqe_dseg *)pdst;
2744                 }
2745                 pdst = (uint8_t *)txq->wqes;
2746                 part = inlen - tlen;
2747         } while (true);
2748 }
2749
2750 /**
2751  * Build the Data Segment of pointer type.
2752  *
2753  * @param txq
2754  *   Pointer to TX queue structure.
2755  * @param loc
2756  *   Pointer to burst routine local context.
2757  * @param dseg
2758  *   Pointer to WQE to fill with built Data Segment.
2759  * @param buf
2760  *   Data buffer to point.
2761  * @param len
2762  *   Data buffer length.
2763  * @param olx
2764  *   Configured Tx offloads mask. It is fully defined at
2765  *   compile time and may be used for optimization.
2766  */
2767 static __rte_always_inline void
2768 mlx5_tx_dseg_ptr(struct mlx5_txq_data *__rte_restrict txq,
2769                  struct mlx5_txq_local *__rte_restrict loc,
2770                  struct mlx5_wqe_dseg *__rte_restrict dseg,
2771                  uint8_t *buf,
2772                  unsigned int len,
2773                  unsigned int olx __rte_unused)
2774
2775 {
2776         MLX5_ASSERT(len);
2777         dseg->bcount = rte_cpu_to_be_32(len);
2778         dseg->lkey = mlx5_tx_mb2mr(txq, loc->mbuf);
2779         dseg->pbuf = rte_cpu_to_be_64((uintptr_t)buf);
2780 }
2781
2782 /**
2783  * Build the Data Segment of pointer type or inline
2784  * if data length is less than buffer in minimal
2785  * Data Segment size.
2786  *
2787  * @param txq
2788  *   Pointer to TX queue structure.
2789  * @param loc
2790  *   Pointer to burst routine local context.
2791  * @param dseg
2792  *   Pointer to WQE to fill with built Data Segment.
2793  * @param buf
2794  *   Data buffer to point.
2795  * @param len
2796  *   Data buffer length.
2797  * @param olx
2798  *   Configured Tx offloads mask. It is fully defined at
2799  *   compile time and may be used for optimization.
2800  */
2801 static __rte_always_inline void
2802 mlx5_tx_dseg_iptr(struct mlx5_txq_data *__rte_restrict txq,
2803                   struct mlx5_txq_local *__rte_restrict loc,
2804                   struct mlx5_wqe_dseg *__rte_restrict dseg,
2805                   uint8_t *buf,
2806                   unsigned int len,
2807                   unsigned int olx __rte_unused)
2808
2809 {
2810         uintptr_t dst, src;
2811
2812         MLX5_ASSERT(len);
2813         if (len > MLX5_DSEG_MIN_INLINE_SIZE) {
2814                 dseg->bcount = rte_cpu_to_be_32(len);
2815                 dseg->lkey = mlx5_tx_mb2mr(txq, loc->mbuf);
2816                 dseg->pbuf = rte_cpu_to_be_64((uintptr_t)buf);
2817
2818                 return;
2819         }
2820         dseg->bcount = rte_cpu_to_be_32(len | MLX5_ETH_WQE_DATA_INLINE);
2821         /* Unrolled implementation of generic rte_memcpy. */
2822         dst = (uintptr_t)&dseg->inline_data[0];
2823         src = (uintptr_t)buf;
2824         if (len & 0x08) {
2825 #ifdef RTE_ARCH_STRICT_ALIGN
2826                 MLX5_ASSERT(dst == RTE_PTR_ALIGN(dst, sizeof(uint32_t)));
2827                 *(uint32_t *)dst = *(unaligned_uint32_t *)src;
2828                 dst += sizeof(uint32_t);
2829                 src += sizeof(uint32_t);
2830                 *(uint32_t *)dst = *(unaligned_uint32_t *)src;
2831                 dst += sizeof(uint32_t);
2832                 src += sizeof(uint32_t);
2833 #else
2834                 *(uint64_t *)dst = *(unaligned_uint64_t *)src;
2835                 dst += sizeof(uint64_t);
2836                 src += sizeof(uint64_t);
2837 #endif
2838         }
2839         if (len & 0x04) {
2840                 *(uint32_t *)dst = *(unaligned_uint32_t *)src;
2841                 dst += sizeof(uint32_t);
2842                 src += sizeof(uint32_t);
2843         }
2844         if (len & 0x02) {
2845                 *(uint16_t *)dst = *(unaligned_uint16_t *)src;
2846                 dst += sizeof(uint16_t);
2847                 src += sizeof(uint16_t);
2848         }
2849         if (len & 0x01)
2850                 *(uint8_t *)dst = *(uint8_t *)src;
2851 }
2852
2853 /**
2854  * Build the Data Segment of inlined data from single
2855  * segment packet, no VLAN insertion.
2856  *
2857  * @param txq
2858  *   Pointer to TX queue structure.
2859  * @param loc
2860  *   Pointer to burst routine local context.
2861  * @param dseg
2862  *   Pointer to WQE to fill with built Data Segment.
2863  * @param buf
2864  *   Data buffer to point.
2865  * @param len
2866  *   Data buffer length.
2867  * @param olx
2868  *   Configured Tx offloads mask. It is fully defined at
2869  *   compile time and may be used for optimization.
2870  *
2871  * @return
2872  *   Pointer to the next Data Segment after inlined data.
2873  *   Ring buffer wraparound check is needed. We do not
2874  *   do it here because it may not be needed for the
2875  *   last packet in the eMPW session.
2876  */
2877 static __rte_always_inline struct mlx5_wqe_dseg *
2878 mlx5_tx_dseg_empw(struct mlx5_txq_data *__rte_restrict txq,
2879                   struct mlx5_txq_local *__rte_restrict loc __rte_unused,
2880                   struct mlx5_wqe_dseg *__rte_restrict dseg,
2881                   uint8_t *buf,
2882                   unsigned int len,
2883                   unsigned int olx __rte_unused)
2884 {
2885         unsigned int part;
2886         uint8_t *pdst;
2887
2888         if (!MLX5_TXOFF_CONFIG(MPW)) {
2889                 /* Store the descriptor byte counter for eMPW sessions. */
2890                 dseg->bcount = rte_cpu_to_be_32(len | MLX5_ETH_WQE_DATA_INLINE);
2891                 pdst = &dseg->inline_data[0];
2892         } else {
2893                 /* The entire legacy MPW session counter is stored on close. */
2894                 pdst = (uint8_t *)dseg;
2895         }
2896         /*
2897          * The WQEBB space availability is checked by caller.
2898          * Here we should be aware of WQE ring buffer wraparound only.
2899          */
2900         part = (uint8_t *)txq->wqes_end - pdst;
2901         part = RTE_MIN(part, len);
2902         do {
2903                 rte_memcpy(pdst, buf, part);
2904                 len -= part;
2905                 if (likely(!len)) {
2906                         pdst += part;
2907                         if (!MLX5_TXOFF_CONFIG(MPW))
2908                                 pdst = RTE_PTR_ALIGN(pdst, MLX5_WSEG_SIZE);
2909                         /* Note: no final wraparound check here. */
2910                         return (struct mlx5_wqe_dseg *)pdst;
2911                 }
2912                 pdst = (uint8_t *)txq->wqes;
2913                 buf += part;
2914                 part = len;
2915         } while (true);
2916 }
2917
2918 /**
2919  * Build the Data Segment of inlined data from single
2920  * segment packet with VLAN insertion.
2921  *
2922  * @param txq
2923  *   Pointer to TX queue structure.
2924  * @param loc
2925  *   Pointer to burst routine local context.
2926  * @param dseg
2927  *   Pointer to the dseg fill with built Data Segment.
2928  * @param buf
2929  *   Data buffer to point.
2930  * @param len
2931  *   Data buffer length.
2932  * @param olx
2933  *   Configured Tx offloads mask. It is fully defined at
2934  *   compile time and may be used for optimization.
2935  *
2936  * @return
2937  *   Pointer to the next Data Segment after inlined data.
2938  *   Ring buffer wraparound check is needed.
2939  */
2940 static __rte_always_inline struct mlx5_wqe_dseg *
2941 mlx5_tx_dseg_vlan(struct mlx5_txq_data *__rte_restrict txq,
2942                   struct mlx5_txq_local *__rte_restrict loc __rte_unused,
2943                   struct mlx5_wqe_dseg *__rte_restrict dseg,
2944                   uint8_t *buf,
2945                   unsigned int len,
2946                   unsigned int olx __rte_unused)
2947
2948 {
2949         unsigned int part;
2950         uint8_t *pdst;
2951
2952         MLX5_ASSERT(len > MLX5_ESEG_MIN_INLINE_SIZE);
2953         static_assert(MLX5_DSEG_MIN_INLINE_SIZE ==
2954                                  (2 * RTE_ETHER_ADDR_LEN),
2955                       "invalid Data Segment data size");
2956         if (!MLX5_TXOFF_CONFIG(MPW)) {
2957                 /* Store the descriptor byte counter for eMPW sessions. */
2958                 dseg->bcount = rte_cpu_to_be_32
2959                                 ((len + sizeof(struct rte_vlan_hdr)) |
2960                                  MLX5_ETH_WQE_DATA_INLINE);
2961                 pdst = &dseg->inline_data[0];
2962         } else {
2963                 /* The entire legacy MPW session counter is stored on close. */
2964                 pdst = (uint8_t *)dseg;
2965         }
2966         memcpy(pdst, buf, MLX5_DSEG_MIN_INLINE_SIZE);
2967         buf += MLX5_DSEG_MIN_INLINE_SIZE;
2968         pdst += MLX5_DSEG_MIN_INLINE_SIZE;
2969         len -= MLX5_DSEG_MIN_INLINE_SIZE;
2970         /* Insert VLAN ethertype + VLAN tag. Pointer is aligned. */
2971         MLX5_ASSERT(pdst == RTE_PTR_ALIGN(pdst, MLX5_WSEG_SIZE));
2972         if (unlikely(pdst >= (uint8_t *)txq->wqes_end))
2973                 pdst = (uint8_t *)txq->wqes;
2974         *(uint32_t *)pdst = rte_cpu_to_be_32((RTE_ETHER_TYPE_VLAN << 16) |
2975                                               loc->mbuf->vlan_tci);
2976         pdst += sizeof(struct rte_vlan_hdr);
2977         /*
2978          * The WQEBB space availability is checked by caller.
2979          * Here we should be aware of WQE ring buffer wraparound only.
2980          */
2981         part = (uint8_t *)txq->wqes_end - pdst;
2982         part = RTE_MIN(part, len);
2983         do {
2984                 rte_memcpy(pdst, buf, part);
2985                 len -= part;
2986                 if (likely(!len)) {
2987                         pdst += part;
2988                         if (!MLX5_TXOFF_CONFIG(MPW))
2989                                 pdst = RTE_PTR_ALIGN(pdst, MLX5_WSEG_SIZE);
2990                         /* Note: no final wraparound check here. */
2991                         return (struct mlx5_wqe_dseg *)pdst;
2992                 }
2993                 pdst = (uint8_t *)txq->wqes;
2994                 buf += part;
2995                 part = len;
2996         } while (true);
2997 }
2998
2999 /**
3000  * Build the Ethernet Segment with optionally inlined data with
3001  * VLAN insertion and following Data Segments (if any) from
3002  * multi-segment packet. Used by ordinary send and TSO.
3003  *
3004  * @param txq
3005  *   Pointer to TX queue structure.
3006  * @param loc
3007  *   Pointer to burst routine local context.
3008  * @param wqe
3009  *   Pointer to WQE to fill with built Ethernet/Data Segments.
3010  * @param vlan
3011  *   Length of VLAN header to insert, 0 means no VLAN insertion.
3012  * @param inlen
3013  *   Data length to inline. For TSO this parameter specifies
3014  *   exact value, for ordinary send routine can be aligned by
3015  *   caller to provide better WQE space saving and data buffer
3016  *   start address alignment. This length includes VLAN header
3017  *   being inserted.
3018  * @param tso
3019  *   Zero means ordinary send, inlined data can be extended,
3020  *   otherwise this is TSO, inlined data length is fixed.
3021  * @param olx
3022  *   Configured Tx offloads mask. It is fully defined at
3023  *   compile time and may be used for optimization.
3024  *
3025  * @return
3026  *   Actual size of built WQE in segments.
3027  */
3028 static __rte_always_inline unsigned int
3029 mlx5_tx_mseg_build(struct mlx5_txq_data *__rte_restrict txq,
3030                    struct mlx5_txq_local *__rte_restrict loc,
3031                    struct mlx5_wqe *__rte_restrict wqe,
3032                    unsigned int vlan,
3033                    unsigned int inlen,
3034                    unsigned int tso,
3035                    unsigned int olx __rte_unused)
3036 {
3037         struct mlx5_wqe_dseg *__rte_restrict dseg;
3038         unsigned int ds;
3039
3040         MLX5_ASSERT((rte_pktmbuf_pkt_len(loc->mbuf) + vlan) >= inlen);
3041         loc->mbuf_nseg = NB_SEGS(loc->mbuf);
3042         loc->mbuf_off = 0;
3043
3044         dseg = mlx5_tx_eseg_mdat(txq, loc, wqe, vlan, inlen, tso, olx);
3045         if (!loc->mbuf_nseg)
3046                 goto dseg_done;
3047         /*
3048          * There are still some mbuf remaining, not inlined.
3049          * The first mbuf may be partially inlined and we
3050          * must process the possible non-zero data offset.
3051          */
3052         if (loc->mbuf_off) {
3053                 unsigned int dlen;
3054                 uint8_t *dptr;
3055
3056                 /*
3057                  * Exhausted packets must be dropped before.
3058                  * Non-zero offset means there are some data
3059                  * remained in the packet.
3060                  */
3061                 MLX5_ASSERT(loc->mbuf_off < rte_pktmbuf_data_len(loc->mbuf));
3062                 MLX5_ASSERT(rte_pktmbuf_data_len(loc->mbuf));
3063                 dptr = rte_pktmbuf_mtod_offset(loc->mbuf, uint8_t *,
3064                                                loc->mbuf_off);
3065                 dlen = rte_pktmbuf_data_len(loc->mbuf) - loc->mbuf_off;
3066                 /*
3067                  * Build the pointer/minimal data Data Segment.
3068                  * Do ring buffer wrapping check in advance.
3069                  */
3070                 if ((uintptr_t)dseg >= (uintptr_t)txq->wqes_end)
3071                         dseg = (struct mlx5_wqe_dseg *)txq->wqes;
3072                 mlx5_tx_dseg_iptr(txq, loc, dseg, dptr, dlen, olx);
3073                 /* Store the mbuf to be freed on completion. */
3074                 MLX5_ASSERT(loc->elts_free);
3075                 txq->elts[txq->elts_head++ & txq->elts_m] = loc->mbuf;
3076                 --loc->elts_free;
3077                 ++dseg;
3078                 if (--loc->mbuf_nseg == 0)
3079                         goto dseg_done;
3080                 loc->mbuf = loc->mbuf->next;
3081                 loc->mbuf_off = 0;
3082         }
3083         do {
3084                 if (unlikely(!rte_pktmbuf_data_len(loc->mbuf))) {
3085                         struct rte_mbuf *mbuf;
3086
3087                         /* Zero length segment found, just skip. */
3088                         mbuf = loc->mbuf;
3089                         loc->mbuf = loc->mbuf->next;
3090                         rte_pktmbuf_free_seg(mbuf);
3091                         if (--loc->mbuf_nseg == 0)
3092                                 break;
3093                 } else {
3094                         if ((uintptr_t)dseg >= (uintptr_t)txq->wqes_end)
3095                                 dseg = (struct mlx5_wqe_dseg *)txq->wqes;
3096                         mlx5_tx_dseg_iptr
3097                                 (txq, loc, dseg,
3098                                  rte_pktmbuf_mtod(loc->mbuf, uint8_t *),
3099                                  rte_pktmbuf_data_len(loc->mbuf), olx);
3100                         MLX5_ASSERT(loc->elts_free);
3101                         txq->elts[txq->elts_head++ & txq->elts_m] = loc->mbuf;
3102                         --loc->elts_free;
3103                         ++dseg;
3104                         if (--loc->mbuf_nseg == 0)
3105                                 break;
3106                         loc->mbuf = loc->mbuf->next;
3107                 }
3108         } while (true);
3109
3110 dseg_done:
3111         /* Calculate actual segments used from the dseg pointer. */
3112         if ((uintptr_t)wqe < (uintptr_t)dseg)
3113                 ds = ((uintptr_t)dseg - (uintptr_t)wqe) / MLX5_WSEG_SIZE;
3114         else
3115                 ds = (((uintptr_t)dseg - (uintptr_t)wqe) +
3116                       txq->wqe_s * MLX5_WQE_SIZE) / MLX5_WSEG_SIZE;
3117         return ds;
3118 }
3119
3120 /**
3121  * The routine checks timestamp flag in the current packet,
3122  * and push WAIT WQE into the queue if scheduling is required.
3123  *
3124  * @param txq
3125  *   Pointer to TX queue structure.
3126  * @param loc
3127  *   Pointer to burst routine local context.
3128  * @param olx
3129  *   Configured Tx offloads mask. It is fully defined at
3130  *   compile time and may be used for optimization.
3131  *
3132  * @return
3133  *   MLX5_TXCMP_CODE_EXIT - sending is done or impossible.
3134  *   MLX5_TXCMP_CODE_SINGLE - continue processing with the packet.
3135  *   MLX5_TXCMP_CODE_MULTI - the WAIT inserted, continue processing.
3136  * Local context variables partially updated.
3137  */
3138 static __rte_always_inline enum mlx5_txcmp_code
3139 mlx5_tx_schedule_send(struct mlx5_txq_data *restrict txq,
3140                       struct mlx5_txq_local *restrict loc,
3141                       unsigned int olx)
3142 {
3143         if (MLX5_TXOFF_CONFIG(TXPP) &&
3144             loc->mbuf->ol_flags & txq->ts_mask) {
3145                 struct mlx5_wqe *wqe;
3146                 uint64_t ts;
3147                 int32_t wci;
3148
3149                 /*
3150                  * Estimate the required space quickly and roughly.
3151                  * We would like to ensure the packet can be pushed
3152                  * to the queue and we won't get the orphan WAIT WQE.
3153                  */
3154                 if (loc->wqe_free <= MLX5_WQE_SIZE_MAX / MLX5_WQE_SIZE ||
3155                     loc->elts_free < NB_SEGS(loc->mbuf))
3156                         return MLX5_TXCMP_CODE_EXIT;
3157                 /* Convert the timestamp into completion to wait. */
3158                 ts = *RTE_MBUF_DYNFIELD(loc->mbuf, txq->ts_offset, uint64_t *);
3159                 wci = mlx5_txpp_convert_tx_ts(txq->sh, ts);
3160                 if (unlikely(wci < 0))
3161                         return MLX5_TXCMP_CODE_SINGLE;
3162                 /* Build the WAIT WQE with specified completion. */
3163                 wqe = txq->wqes + (txq->wqe_ci & txq->wqe_m);
3164                 mlx5_tx_cseg_init(txq, loc, wqe, 2, MLX5_OPCODE_WAIT, olx);
3165                 mlx5_tx_wseg_init(txq, loc, wqe, wci, olx);
3166                 ++txq->wqe_ci;
3167                 --loc->wqe_free;
3168                 return MLX5_TXCMP_CODE_MULTI;
3169         }
3170         return MLX5_TXCMP_CODE_SINGLE;
3171 }
3172
3173 /**
3174  * Tx one packet function for multi-segment TSO. Supports all
3175  * types of Tx offloads, uses MLX5_OPCODE_TSO to build WQEs,
3176  * sends one packet per WQE.
3177  *
3178  * This routine is responsible for storing processed mbuf
3179  * into elts ring buffer and update elts_head.
3180  *
3181  * @param txq
3182  *   Pointer to TX queue structure.
3183  * @param loc
3184  *   Pointer to burst routine local context.
3185  * @param olx
3186  *   Configured Tx offloads mask. It is fully defined at
3187  *   compile time and may be used for optimization.
3188  *
3189  * @return
3190  *   MLX5_TXCMP_CODE_EXIT - sending is done or impossible.
3191  *   MLX5_TXCMP_CODE_ERROR - some unrecoverable error occurred.
3192  * Local context variables partially updated.
3193  */
3194 static __rte_always_inline enum mlx5_txcmp_code
3195 mlx5_tx_packet_multi_tso(struct mlx5_txq_data *__rte_restrict txq,
3196                         struct mlx5_txq_local *__rte_restrict loc,
3197                         unsigned int olx)
3198 {
3199         struct mlx5_wqe *__rte_restrict wqe;
3200         unsigned int ds, dlen, inlen, ntcp, vlan = 0;
3201
3202         if (MLX5_TXOFF_CONFIG(TXPP)) {
3203                 enum mlx5_txcmp_code wret;
3204
3205                 /* Generate WAIT for scheduling if requested. */
3206                 wret = mlx5_tx_schedule_send(txq, loc, olx);
3207                 if (wret == MLX5_TXCMP_CODE_EXIT)
3208                         return MLX5_TXCMP_CODE_EXIT;
3209                 if (wret == MLX5_TXCMP_CODE_ERROR)
3210                         return MLX5_TXCMP_CODE_ERROR;
3211         }
3212         /*
3213          * Calculate data length to be inlined to estimate
3214          * the required space in WQE ring buffer.
3215          */
3216         dlen = rte_pktmbuf_pkt_len(loc->mbuf);
3217         if (MLX5_TXOFF_CONFIG(VLAN) && loc->mbuf->ol_flags & PKT_TX_VLAN_PKT)
3218                 vlan = sizeof(struct rte_vlan_hdr);
3219         inlen = loc->mbuf->l2_len + vlan +
3220                 loc->mbuf->l3_len + loc->mbuf->l4_len;
3221         if (unlikely((!inlen || !loc->mbuf->tso_segsz)))
3222                 return MLX5_TXCMP_CODE_ERROR;
3223         if (loc->mbuf->ol_flags & PKT_TX_TUNNEL_MASK)
3224                 inlen += loc->mbuf->outer_l2_len + loc->mbuf->outer_l3_len;
3225         /* Packet must contain all TSO headers. */
3226         if (unlikely(inlen > MLX5_MAX_TSO_HEADER ||
3227                      inlen <= MLX5_ESEG_MIN_INLINE_SIZE ||
3228                      inlen > (dlen + vlan)))
3229                 return MLX5_TXCMP_CODE_ERROR;
3230         MLX5_ASSERT(inlen >= txq->inlen_mode);
3231         /*
3232          * Check whether there are enough free WQEBBs:
3233          * - Control Segment
3234          * - Ethernet Segment
3235          * - First Segment of inlined Ethernet data
3236          * - ... data continued ...
3237          * - Data Segments of pointer/min inline type
3238          */
3239         ds = NB_SEGS(loc->mbuf) + 2 + (inlen -
3240                                        MLX5_ESEG_MIN_INLINE_SIZE +
3241                                        MLX5_WSEG_SIZE +
3242                                        MLX5_WSEG_SIZE - 1) / MLX5_WSEG_SIZE;
3243         if (unlikely(loc->wqe_free < ((ds + 3) / 4)))
3244                 return MLX5_TXCMP_CODE_EXIT;
3245         /* Check for maximal WQE size. */
3246         if (unlikely((MLX5_WQE_SIZE_MAX / MLX5_WSEG_SIZE) < ((ds + 3) / 4)))
3247                 return MLX5_TXCMP_CODE_ERROR;
3248 #ifdef MLX5_PMD_SOFT_COUNTERS
3249         /* Update sent data bytes/packets counters. */
3250         ntcp = (dlen - (inlen - vlan) + loc->mbuf->tso_segsz - 1) /
3251                 loc->mbuf->tso_segsz;
3252         /*
3253          * One will be added for mbuf itself
3254          * at the end of the mlx5_tx_burst from
3255          * loc->pkts_sent field.
3256          */
3257         --ntcp;
3258         txq->stats.opackets += ntcp;
3259         txq->stats.obytes += dlen + vlan + ntcp * inlen;
3260 #endif
3261         wqe = txq->wqes + (txq->wqe_ci & txq->wqe_m);
3262         loc->wqe_last = wqe;
3263         mlx5_tx_cseg_init(txq, loc, wqe, 0, MLX5_OPCODE_TSO, olx);
3264         ds = mlx5_tx_mseg_build(txq, loc, wqe, vlan, inlen, 1, olx);
3265         wqe->cseg.sq_ds = rte_cpu_to_be_32(txq->qp_num_8s | ds);
3266         txq->wqe_ci += (ds + 3) / 4;
3267         loc->wqe_free -= (ds + 3) / 4;
3268         return MLX5_TXCMP_CODE_MULTI;
3269 }
3270
3271 /**
3272  * Tx one packet function for multi-segment SEND. Supports all
3273  * types of Tx offloads, uses MLX5_OPCODE_SEND to build WQEs,
3274  * sends one packet per WQE, without any data inlining in
3275  * Ethernet Segment.
3276  *
3277  * This routine is responsible for storing processed mbuf
3278  * into elts ring buffer and update elts_head.
3279  *
3280  * @param txq
3281  *   Pointer to TX queue structure.
3282  * @param loc
3283  *   Pointer to burst routine local context.
3284  * @param olx
3285  *   Configured Tx offloads mask. It is fully defined at
3286  *   compile time and may be used for optimization.
3287  *
3288  * @return
3289  *   MLX5_TXCMP_CODE_EXIT - sending is done or impossible.
3290  *   MLX5_TXCMP_CODE_ERROR - some unrecoverable error occurred.
3291  * Local context variables partially updated.
3292  */
3293 static __rte_always_inline enum mlx5_txcmp_code
3294 mlx5_tx_packet_multi_send(struct mlx5_txq_data *__rte_restrict txq,
3295                           struct mlx5_txq_local *__rte_restrict loc,
3296                           unsigned int olx)
3297 {
3298         struct mlx5_wqe_dseg *__rte_restrict dseg;
3299         struct mlx5_wqe *__rte_restrict wqe;
3300         unsigned int ds, nseg;
3301
3302         MLX5_ASSERT(NB_SEGS(loc->mbuf) > 1);
3303         if (MLX5_TXOFF_CONFIG(TXPP)) {
3304                 enum mlx5_txcmp_code wret;
3305
3306                 /* Generate WAIT for scheduling if requested. */
3307                 wret = mlx5_tx_schedule_send(txq, loc, olx);
3308                 if (wret == MLX5_TXCMP_CODE_EXIT)
3309                         return MLX5_TXCMP_CODE_EXIT;
3310                 if (wret == MLX5_TXCMP_CODE_ERROR)
3311                         return MLX5_TXCMP_CODE_ERROR;
3312         }
3313         /*
3314          * No inline at all, it means the CPU cycles saving
3315          * is prioritized at configuration, we should not
3316          * copy any packet data to WQE.
3317          */
3318         nseg = NB_SEGS(loc->mbuf);
3319         ds = 2 + nseg;
3320         if (unlikely(loc->wqe_free < ((ds + 3) / 4)))
3321                 return MLX5_TXCMP_CODE_EXIT;
3322         /* Check for maximal WQE size. */
3323         if (unlikely((MLX5_WQE_SIZE_MAX / MLX5_WSEG_SIZE) < ((ds + 3) / 4)))
3324                 return MLX5_TXCMP_CODE_ERROR;
3325         /*
3326          * Some Tx offloads may cause an error if
3327          * packet is not long enough, check against
3328          * assumed minimal length.
3329          */
3330         if (rte_pktmbuf_pkt_len(loc->mbuf) <= MLX5_ESEG_MIN_INLINE_SIZE)
3331                 return MLX5_TXCMP_CODE_ERROR;
3332 #ifdef MLX5_PMD_SOFT_COUNTERS
3333         /* Update sent data bytes counter. */
3334         txq->stats.obytes += rte_pktmbuf_pkt_len(loc->mbuf);
3335         if (MLX5_TXOFF_CONFIG(VLAN) &&
3336             loc->mbuf->ol_flags & PKT_TX_VLAN_PKT)
3337                 txq->stats.obytes += sizeof(struct rte_vlan_hdr);
3338 #endif
3339         /*
3340          * SEND WQE, one WQEBB:
3341          * - Control Segment, SEND opcode
3342          * - Ethernet Segment, optional VLAN, no inline
3343          * - Data Segments, pointer only type
3344          */
3345         wqe = txq->wqes + (txq->wqe_ci & txq->wqe_m);
3346         loc->wqe_last = wqe;
3347         mlx5_tx_cseg_init(txq, loc, wqe, ds, MLX5_OPCODE_SEND, olx);
3348         mlx5_tx_eseg_none(txq, loc, wqe, olx);
3349         dseg = &wqe->dseg[0];
3350         do {
3351                 if (unlikely(!rte_pktmbuf_data_len(loc->mbuf))) {
3352                         struct rte_mbuf *mbuf;
3353
3354                         /*
3355                          * Zero length segment found, have to
3356                          * correct total size of WQE in segments.
3357                          * It is supposed to be rare occasion, so
3358                          * in normal case (no zero length segments)
3359                          * we avoid extra writing to the Control
3360                          * Segment.
3361                          */
3362                         --ds;
3363                         wqe->cseg.sq_ds -= RTE_BE32(1);
3364                         mbuf = loc->mbuf;
3365                         loc->mbuf = mbuf->next;
3366                         rte_pktmbuf_free_seg(mbuf);
3367                         if (--nseg == 0)
3368                                 break;
3369                 } else {
3370                         mlx5_tx_dseg_ptr
3371                                 (txq, loc, dseg,
3372                                  rte_pktmbuf_mtod(loc->mbuf, uint8_t *),
3373                                  rte_pktmbuf_data_len(loc->mbuf), olx);
3374                         txq->elts[txq->elts_head++ & txq->elts_m] = loc->mbuf;
3375                         --loc->elts_free;
3376                         if (--nseg == 0)
3377                                 break;
3378                         ++dseg;
3379                         if ((uintptr_t)dseg >= (uintptr_t)txq->wqes_end)
3380                                 dseg = (struct mlx5_wqe_dseg *)txq->wqes;
3381                         loc->mbuf = loc->mbuf->next;
3382                 }
3383         } while (true);
3384         txq->wqe_ci += (ds + 3) / 4;
3385         loc->wqe_free -= (ds + 3) / 4;
3386         return MLX5_TXCMP_CODE_MULTI;
3387 }
3388
3389 /**
3390  * Tx one packet function for multi-segment SEND. Supports all
3391  * types of Tx offloads, uses MLX5_OPCODE_SEND to build WQEs,
3392  * sends one packet per WQE, with data inlining in
3393  * Ethernet Segment and minimal Data Segments.
3394  *
3395  * This routine is responsible for storing processed mbuf
3396  * into elts ring buffer and update elts_head.
3397  *
3398  * @param txq
3399  *   Pointer to TX queue structure.
3400  * @param loc
3401  *   Pointer to burst routine local context.
3402  * @param olx
3403  *   Configured Tx offloads mask. It is fully defined at
3404  *   compile time and may be used for optimization.
3405  *
3406  * @return
3407  *   MLX5_TXCMP_CODE_EXIT - sending is done or impossible.
3408  *   MLX5_TXCMP_CODE_ERROR - some unrecoverable error occurred.
3409  * Local context variables partially updated.
3410  */
3411 static __rte_always_inline enum mlx5_txcmp_code
3412 mlx5_tx_packet_multi_inline(struct mlx5_txq_data *__rte_restrict txq,
3413                             struct mlx5_txq_local *__rte_restrict loc,
3414                             unsigned int olx)
3415 {
3416         struct mlx5_wqe *__rte_restrict wqe;
3417         unsigned int ds, inlen, dlen, vlan = 0;
3418
3419         MLX5_ASSERT(MLX5_TXOFF_CONFIG(INLINE));
3420         MLX5_ASSERT(NB_SEGS(loc->mbuf) > 1);
3421         if (MLX5_TXOFF_CONFIG(TXPP)) {
3422                 enum mlx5_txcmp_code wret;
3423
3424                 /* Generate WAIT for scheduling if requested. */
3425                 wret = mlx5_tx_schedule_send(txq, loc, olx);
3426                 if (wret == MLX5_TXCMP_CODE_EXIT)
3427                         return MLX5_TXCMP_CODE_EXIT;
3428                 if (wret == MLX5_TXCMP_CODE_ERROR)
3429                         return MLX5_TXCMP_CODE_ERROR;
3430         }
3431         /*
3432          * First calculate data length to be inlined
3433          * to estimate the required space for WQE.
3434          */
3435         dlen = rte_pktmbuf_pkt_len(loc->mbuf);
3436         if (MLX5_TXOFF_CONFIG(VLAN) && loc->mbuf->ol_flags & PKT_TX_VLAN_PKT)
3437                 vlan = sizeof(struct rte_vlan_hdr);
3438         inlen = dlen + vlan;
3439         /* Check against minimal length. */
3440         if (inlen <= MLX5_ESEG_MIN_INLINE_SIZE)
3441                 return MLX5_TXCMP_CODE_ERROR;
3442         MLX5_ASSERT(txq->inlen_send >= MLX5_ESEG_MIN_INLINE_SIZE);
3443         if (inlen > txq->inlen_send ||
3444             loc->mbuf->ol_flags & PKT_TX_DYNF_NOINLINE) {
3445                 struct rte_mbuf *mbuf;
3446                 unsigned int nxlen;
3447                 uintptr_t start;
3448
3449                 /*
3450                  * Packet length exceeds the allowed inline
3451                  * data length, check whether the minimal
3452                  * inlining is required.
3453                  */
3454                 if (txq->inlen_mode) {
3455                         MLX5_ASSERT(txq->inlen_mode >=
3456                                     MLX5_ESEG_MIN_INLINE_SIZE);
3457                         MLX5_ASSERT(txq->inlen_mode <= txq->inlen_send);
3458                         inlen = txq->inlen_mode;
3459                 } else {
3460                         if (loc->mbuf->ol_flags & PKT_TX_DYNF_NOINLINE ||
3461                             !vlan || txq->vlan_en) {
3462                                 /*
3463                                  * VLAN insertion will be done inside by HW.
3464                                  * It is not utmost effective - VLAN flag is
3465                                  * checked twice, but we should proceed the
3466                                  * inlining length correctly and take into
3467                                  * account the VLAN header being inserted.
3468                                  */
3469                                 return mlx5_tx_packet_multi_send
3470                                                         (txq, loc, olx);
3471                         }
3472                         inlen = MLX5_ESEG_MIN_INLINE_SIZE;
3473                 }
3474                 /*
3475                  * Now we know the minimal amount of data is requested
3476                  * to inline. Check whether we should inline the buffers
3477                  * from the chain beginning to eliminate some mbufs.
3478                  */
3479                 mbuf = loc->mbuf;
3480                 nxlen = rte_pktmbuf_data_len(mbuf);
3481                 if (unlikely(nxlen <= txq->inlen_send)) {
3482                         /* We can inline first mbuf at least. */
3483                         if (nxlen < inlen) {
3484                                 unsigned int smlen;
3485
3486                                 /* Scan mbufs till inlen filled. */
3487                                 do {
3488                                         smlen = nxlen;
3489                                         mbuf = NEXT(mbuf);
3490                                         MLX5_ASSERT(mbuf);
3491                                         nxlen = rte_pktmbuf_data_len(mbuf);
3492                                         nxlen += smlen;
3493                                 } while (unlikely(nxlen < inlen));
3494                                 if (unlikely(nxlen > txq->inlen_send)) {
3495                                         /* We cannot inline entire mbuf. */
3496                                         smlen = inlen - smlen;
3497                                         start = rte_pktmbuf_mtod_offset
3498                                                     (mbuf, uintptr_t, smlen);
3499                                         goto do_align;
3500                                 }
3501                         }
3502                         do {
3503                                 inlen = nxlen;
3504                                 mbuf = NEXT(mbuf);
3505                                 /* There should be not end of packet. */
3506                                 MLX5_ASSERT(mbuf);
3507                                 nxlen = inlen + rte_pktmbuf_data_len(mbuf);
3508                         } while (unlikely(nxlen < txq->inlen_send));
3509                 }
3510                 start = rte_pktmbuf_mtod(mbuf, uintptr_t);
3511                 /*
3512                  * Check whether we can do inline to align start
3513                  * address of data buffer to cacheline.
3514                  */
3515 do_align:
3516                 start = (~start + 1) & (RTE_CACHE_LINE_SIZE - 1);
3517                 if (unlikely(start)) {
3518                         start += inlen;
3519                         if (start <= txq->inlen_send)
3520                                 inlen = start;
3521                 }
3522         }
3523         /*
3524          * Check whether there are enough free WQEBBs:
3525          * - Control Segment
3526          * - Ethernet Segment
3527          * - First Segment of inlined Ethernet data
3528          * - ... data continued ...
3529          * - Data Segments of pointer/min inline type
3530          *
3531          * Estimate the number of Data Segments conservatively,
3532          * supposing no any mbufs is being freed during inlining.
3533          */
3534         MLX5_ASSERT(inlen <= txq->inlen_send);
3535         ds = NB_SEGS(loc->mbuf) + 2 + (inlen -
3536                                        MLX5_ESEG_MIN_INLINE_SIZE +
3537                                        MLX5_WSEG_SIZE +
3538                                        MLX5_WSEG_SIZE - 1) / MLX5_WSEG_SIZE;
3539         if (unlikely(loc->wqe_free < ((ds + 3) / 4)))
3540                 return MLX5_TXCMP_CODE_EXIT;
3541         /* Check for maximal WQE size. */
3542         if (unlikely((MLX5_WQE_SIZE_MAX / MLX5_WSEG_SIZE) < ((ds + 3) / 4)))
3543                 return MLX5_TXCMP_CODE_ERROR;
3544 #ifdef MLX5_PMD_SOFT_COUNTERS
3545         /* Update sent data bytes/packets counters. */
3546         txq->stats.obytes += dlen + vlan;
3547 #endif
3548         wqe = txq->wqes + (txq->wqe_ci & txq->wqe_m);
3549         loc->wqe_last = wqe;
3550         mlx5_tx_cseg_init(txq, loc, wqe, 0, MLX5_OPCODE_SEND, olx);
3551         ds = mlx5_tx_mseg_build(txq, loc, wqe, vlan, inlen, 0, olx);
3552         wqe->cseg.sq_ds = rte_cpu_to_be_32(txq->qp_num_8s | ds);
3553         txq->wqe_ci += (ds + 3) / 4;
3554         loc->wqe_free -= (ds + 3) / 4;
3555         return MLX5_TXCMP_CODE_MULTI;
3556 }
3557
3558 /**
3559  * Tx burst function for multi-segment packets. Supports all
3560  * types of Tx offloads, uses MLX5_OPCODE_SEND/TSO to build WQEs,
3561  * sends one packet per WQE. Function stops sending if it
3562  * encounters the single-segment packet.
3563  *
3564  * This routine is responsible for storing processed mbuf
3565  * into elts ring buffer and update elts_head.
3566  *
3567  * @param txq
3568  *   Pointer to TX queue structure.
3569  * @param[in] pkts
3570  *   Packets to transmit.
3571  * @param pkts_n
3572  *   Number of packets in array.
3573  * @param loc
3574  *   Pointer to burst routine local context.
3575  * @param olx
3576  *   Configured Tx offloads mask. It is fully defined at
3577  *   compile time and may be used for optimization.
3578  *
3579  * @return
3580  *   MLX5_TXCMP_CODE_EXIT - sending is done or impossible.
3581  *   MLX5_TXCMP_CODE_ERROR - some unrecoverable error occurred.
3582  *   MLX5_TXCMP_CODE_SINGLE - single-segment packet encountered.
3583  *   MLX5_TXCMP_CODE_TSO - TSO single-segment packet encountered.
3584  * Local context variables updated.
3585  */
3586 static __rte_always_inline enum mlx5_txcmp_code
3587 mlx5_tx_burst_mseg(struct mlx5_txq_data *__rte_restrict txq,
3588                    struct rte_mbuf **__rte_restrict pkts,
3589                    unsigned int pkts_n,
3590                    struct mlx5_txq_local *__rte_restrict loc,
3591                    unsigned int olx)
3592 {
3593         MLX5_ASSERT(loc->elts_free && loc->wqe_free);
3594         MLX5_ASSERT(pkts_n > loc->pkts_sent);
3595         pkts += loc->pkts_sent + 1;
3596         pkts_n -= loc->pkts_sent;
3597         for (;;) {
3598                 enum mlx5_txcmp_code ret;
3599
3600                 MLX5_ASSERT(NB_SEGS(loc->mbuf) > 1);
3601                 /*
3602                  * Estimate the number of free elts quickly but
3603                  * conservatively. Some segment may be fully inlined
3604                  * and freed, ignore this here - precise estimation
3605                  * is costly.
3606                  */
3607                 if (loc->elts_free < NB_SEGS(loc->mbuf))
3608                         return MLX5_TXCMP_CODE_EXIT;
3609                 if (MLX5_TXOFF_CONFIG(TSO) &&
3610                     unlikely(loc->mbuf->ol_flags & PKT_TX_TCP_SEG)) {
3611                         /* Proceed with multi-segment TSO. */
3612                         ret = mlx5_tx_packet_multi_tso(txq, loc, olx);
3613                 } else if (MLX5_TXOFF_CONFIG(INLINE)) {
3614                         /* Proceed with multi-segment SEND with inlining. */
3615                         ret = mlx5_tx_packet_multi_inline(txq, loc, olx);
3616                 } else {
3617                         /* Proceed with multi-segment SEND w/o inlining. */
3618                         ret = mlx5_tx_packet_multi_send(txq, loc, olx);
3619                 }
3620                 if (ret == MLX5_TXCMP_CODE_EXIT)
3621                         return MLX5_TXCMP_CODE_EXIT;
3622                 if (ret == MLX5_TXCMP_CODE_ERROR)
3623                         return MLX5_TXCMP_CODE_ERROR;
3624                 /* WQE is built, go to the next packet. */
3625                 ++loc->pkts_sent;
3626                 --pkts_n;
3627                 if (unlikely(!pkts_n || !loc->elts_free || !loc->wqe_free))
3628                         return MLX5_TXCMP_CODE_EXIT;
3629                 loc->mbuf = *pkts++;
3630                 if (pkts_n > 1)
3631                         rte_prefetch0(*pkts);
3632                 if (likely(NB_SEGS(loc->mbuf) > 1))
3633                         continue;
3634                 /* Here ends the series of multi-segment packets. */
3635                 if (MLX5_TXOFF_CONFIG(TSO) &&
3636                     unlikely(loc->mbuf->ol_flags & PKT_TX_TCP_SEG))
3637                         return MLX5_TXCMP_CODE_TSO;
3638                 return MLX5_TXCMP_CODE_SINGLE;
3639         }
3640         MLX5_ASSERT(false);
3641 }
3642
3643 /**
3644  * Tx burst function for single-segment packets with TSO.
3645  * Supports all types of Tx offloads, except multi-packets.
3646  * Uses MLX5_OPCODE_TSO to build WQEs, sends one packet per WQE.
3647  * Function stops sending if it encounters the multi-segment
3648  * packet or packet without TSO requested.
3649  *
3650  * The routine is responsible for storing processed mbuf
3651  * into elts ring buffer and update elts_head if inline
3652  * offloads is requested due to possible early freeing
3653  * of the inlined mbufs (can not store pkts array in elts
3654  * as a batch).
3655  *
3656  * @param txq
3657  *   Pointer to TX queue structure.
3658  * @param[in] pkts
3659  *   Packets to transmit.
3660  * @param pkts_n
3661  *   Number of packets in array.
3662  * @param loc
3663  *   Pointer to burst routine local context.
3664  * @param olx
3665  *   Configured Tx offloads mask. It is fully defined at
3666  *   compile time and may be used for optimization.
3667  *
3668  * @return
3669  *   MLX5_TXCMP_CODE_EXIT - sending is done or impossible.
3670  *   MLX5_TXCMP_CODE_ERROR - some unrecoverable error occurred.
3671  *   MLX5_TXCMP_CODE_SINGLE - single-segment packet encountered.
3672  *   MLX5_TXCMP_CODE_MULTI - multi-segment packet encountered.
3673  * Local context variables updated.
3674  */
3675 static __rte_always_inline enum mlx5_txcmp_code
3676 mlx5_tx_burst_tso(struct mlx5_txq_data *__rte_restrict txq,
3677                   struct rte_mbuf **__rte_restrict pkts,
3678                   unsigned int pkts_n,
3679                   struct mlx5_txq_local *__rte_restrict loc,
3680                   unsigned int olx)
3681 {
3682         MLX5_ASSERT(loc->elts_free && loc->wqe_free);
3683         MLX5_ASSERT(pkts_n > loc->pkts_sent);
3684         pkts += loc->pkts_sent + 1;
3685         pkts_n -= loc->pkts_sent;
3686         for (;;) {
3687                 struct mlx5_wqe_dseg *__rte_restrict dseg;
3688                 struct mlx5_wqe *__rte_restrict wqe;
3689                 unsigned int ds, dlen, hlen, ntcp, vlan = 0;
3690                 uint8_t *dptr;
3691
3692                 MLX5_ASSERT(NB_SEGS(loc->mbuf) == 1);
3693                 if (MLX5_TXOFF_CONFIG(TXPP)) {
3694                         enum mlx5_txcmp_code wret;
3695
3696                         /* Generate WAIT for scheduling if requested. */
3697                         wret = mlx5_tx_schedule_send(txq, loc, olx);
3698                         if (wret == MLX5_TXCMP_CODE_EXIT)
3699                                 return MLX5_TXCMP_CODE_EXIT;
3700                         if (wret == MLX5_TXCMP_CODE_ERROR)
3701                                 return MLX5_TXCMP_CODE_ERROR;
3702                 }
3703                 dlen = rte_pktmbuf_data_len(loc->mbuf);
3704                 if (MLX5_TXOFF_CONFIG(VLAN) &&
3705                     loc->mbuf->ol_flags & PKT_TX_VLAN_PKT) {
3706                         vlan = sizeof(struct rte_vlan_hdr);
3707                 }
3708                 /*
3709                  * First calculate the WQE size to check
3710                  * whether we have enough space in ring buffer.
3711                  */
3712                 hlen = loc->mbuf->l2_len + vlan +
3713                        loc->mbuf->l3_len + loc->mbuf->l4_len;
3714                 if (unlikely((!hlen || !loc->mbuf->tso_segsz)))
3715                         return MLX5_TXCMP_CODE_ERROR;
3716                 if (loc->mbuf->ol_flags & PKT_TX_TUNNEL_MASK)
3717                         hlen += loc->mbuf->outer_l2_len +
3718                                 loc->mbuf->outer_l3_len;
3719                 /* Segment must contain all TSO headers. */
3720                 if (unlikely(hlen > MLX5_MAX_TSO_HEADER ||
3721                              hlen <= MLX5_ESEG_MIN_INLINE_SIZE ||
3722                              hlen > (dlen + vlan)))
3723                         return MLX5_TXCMP_CODE_ERROR;
3724                 /*
3725                  * Check whether there are enough free WQEBBs:
3726                  * - Control Segment
3727                  * - Ethernet Segment
3728                  * - First Segment of inlined Ethernet data
3729                  * - ... data continued ...
3730                  * - Finishing Data Segment of pointer type
3731                  */
3732                 ds = 4 + (hlen - MLX5_ESEG_MIN_INLINE_SIZE +
3733                           MLX5_WSEG_SIZE - 1) / MLX5_WSEG_SIZE;
3734                 if (loc->wqe_free < ((ds + 3) / 4))
3735                         return MLX5_TXCMP_CODE_EXIT;
3736 #ifdef MLX5_PMD_SOFT_COUNTERS
3737                 /* Update sent data bytes/packets counters. */
3738                 ntcp = (dlen + vlan - hlen +
3739                         loc->mbuf->tso_segsz - 1) /
3740                         loc->mbuf->tso_segsz;
3741                 /*
3742                  * One will be added for mbuf itself at the end
3743                  * of the mlx5_tx_burst from loc->pkts_sent field.
3744                  */
3745                 --ntcp;
3746                 txq->stats.opackets += ntcp;
3747                 txq->stats.obytes += dlen + vlan + ntcp * hlen;
3748 #endif
3749                 /*
3750                  * Build the TSO WQE:
3751                  * - Control Segment
3752                  * - Ethernet Segment with hlen bytes inlined
3753                  * - Data Segment of pointer type
3754                  */
3755                 wqe = txq->wqes + (txq->wqe_ci & txq->wqe_m);
3756                 loc->wqe_last = wqe;
3757                 mlx5_tx_cseg_init(txq, loc, wqe, ds,
3758                                   MLX5_OPCODE_TSO, olx);
3759                 dseg = mlx5_tx_eseg_data(txq, loc, wqe, vlan, hlen, 1, olx);
3760                 dptr = rte_pktmbuf_mtod(loc->mbuf, uint8_t *) + hlen - vlan;
3761                 dlen -= hlen - vlan;
3762                 mlx5_tx_dseg_ptr(txq, loc, dseg, dptr, dlen, olx);
3763                 /*
3764                  * WQE is built, update the loop parameters
3765                  * and go to the next packet.
3766                  */
3767                 txq->wqe_ci += (ds + 3) / 4;
3768                 loc->wqe_free -= (ds + 3) / 4;
3769                 if (MLX5_TXOFF_CONFIG(INLINE))
3770                         txq->elts[txq->elts_head++ & txq->elts_m] = loc->mbuf;
3771                 --loc->elts_free;
3772                 ++loc->pkts_sent;
3773                 --pkts_n;
3774                 if (unlikely(!pkts_n || !loc->elts_free || !loc->wqe_free))
3775                         return MLX5_TXCMP_CODE_EXIT;
3776                 loc->mbuf = *pkts++;
3777                 if (pkts_n > 1)
3778                         rte_prefetch0(*pkts);
3779                 if (MLX5_TXOFF_CONFIG(MULTI) &&
3780                     unlikely(NB_SEGS(loc->mbuf) > 1))
3781                         return MLX5_TXCMP_CODE_MULTI;
3782                 if (likely(!(loc->mbuf->ol_flags & PKT_TX_TCP_SEG)))
3783                         return MLX5_TXCMP_CODE_SINGLE;
3784                 /* Continue with the next TSO packet. */
3785         }
3786         MLX5_ASSERT(false);
3787 }
3788
3789 /**
3790  * Analyze the packet and select the best method to send.
3791  *
3792  * @param txq
3793  *   Pointer to TX queue structure.
3794  * @param loc
3795  *   Pointer to burst routine local context.
3796  * @param olx
3797  *   Configured Tx offloads mask. It is fully defined at
3798  *   compile time and may be used for optimization.
3799  * @param newp
3800  *   The predefined flag whether do complete check for
3801  *   multi-segment packets and TSO.
3802  *
3803  * @return
3804  *  MLX5_TXCMP_CODE_MULTI - multi-segment packet encountered.
3805  *  MLX5_TXCMP_CODE_TSO - TSO required, use TSO/LSO.
3806  *  MLX5_TXCMP_CODE_SINGLE - single-segment packet, use SEND.
3807  *  MLX5_TXCMP_CODE_EMPW - single-segment packet, use MPW.
3808  */
3809 static __rte_always_inline enum mlx5_txcmp_code
3810 mlx5_tx_able_to_empw(struct mlx5_txq_data *__rte_restrict txq,
3811                      struct mlx5_txq_local *__rte_restrict loc,
3812                      unsigned int olx,
3813                      bool newp)
3814 {
3815         /* Check for multi-segment packet. */
3816         if (newp &&
3817             MLX5_TXOFF_CONFIG(MULTI) &&
3818             unlikely(NB_SEGS(loc->mbuf) > 1))
3819                 return MLX5_TXCMP_CODE_MULTI;
3820         /* Check for TSO packet. */
3821         if (newp &&
3822             MLX5_TXOFF_CONFIG(TSO) &&
3823             unlikely(loc->mbuf->ol_flags & PKT_TX_TCP_SEG))
3824                 return MLX5_TXCMP_CODE_TSO;
3825         /* Check if eMPW is enabled at all. */
3826         if (!MLX5_TXOFF_CONFIG(EMPW))
3827                 return MLX5_TXCMP_CODE_SINGLE;
3828         /* Check if eMPW can be engaged. */
3829         if (MLX5_TXOFF_CONFIG(VLAN) &&
3830             unlikely(loc->mbuf->ol_flags & PKT_TX_VLAN_PKT) &&
3831                 (!MLX5_TXOFF_CONFIG(INLINE) ||
3832                  unlikely((rte_pktmbuf_data_len(loc->mbuf) +
3833                            sizeof(struct rte_vlan_hdr)) > txq->inlen_empw))) {
3834                 /*
3835                  * eMPW does not support VLAN insertion offload,
3836                  * we have to inline the entire packet but
3837                  * packet is too long for inlining.
3838                  */
3839                 return MLX5_TXCMP_CODE_SINGLE;
3840         }
3841         return MLX5_TXCMP_CODE_EMPW;
3842 }
3843
3844 /**
3845  * Check the next packet attributes to match with the eMPW batch ones.
3846  * In addition, for legacy MPW the packet length is checked either.
3847  *
3848  * @param txq
3849  *   Pointer to TX queue structure.
3850  * @param es
3851  *   Pointer to Ethernet Segment of eMPW batch.
3852  * @param loc
3853  *   Pointer to burst routine local context.
3854  * @param dlen
3855  *   Length of previous packet in MPW descriptor.
3856  * @param olx
3857  *   Configured Tx offloads mask. It is fully defined at
3858  *   compile time and may be used for optimization.
3859  *
3860  * @return
3861  *  true - packet match with eMPW batch attributes.
3862  *  false - no match, eMPW should be restarted.
3863  */
3864 static __rte_always_inline bool
3865 mlx5_tx_match_empw(struct mlx5_txq_data *__rte_restrict txq,
3866                    struct mlx5_wqe_eseg *__rte_restrict es,
3867                    struct mlx5_txq_local *__rte_restrict loc,
3868                    uint32_t dlen,
3869                    unsigned int olx)
3870 {
3871         uint8_t swp_flags = 0;
3872
3873         /* Compare the checksum flags, if any. */
3874         if (MLX5_TXOFF_CONFIG(CSUM) &&
3875             txq_ol_cksum_to_cs(loc->mbuf) != es->cs_flags)
3876                 return false;
3877         /* Compare the Software Parser offsets and flags. */
3878         if (MLX5_TXOFF_CONFIG(SWP) &&
3879             (es->swp_offs != txq_mbuf_to_swp(loc, &swp_flags, olx) ||
3880              es->swp_flags != swp_flags))
3881                 return false;
3882         /* Fill metadata field if needed. */
3883         if (MLX5_TXOFF_CONFIG(METADATA) &&
3884                 es->metadata != (loc->mbuf->ol_flags & PKT_TX_DYNF_METADATA ?
3885                                  *RTE_FLOW_DYNF_METADATA(loc->mbuf) : 0))
3886                 return false;
3887         /* Legacy MPW can send packets with the same lengt only. */
3888         if (MLX5_TXOFF_CONFIG(MPW) &&
3889             dlen != rte_pktmbuf_data_len(loc->mbuf))
3890                 return false;
3891         /* There must be no VLAN packets in eMPW loop. */
3892         if (MLX5_TXOFF_CONFIG(VLAN))
3893                 MLX5_ASSERT(!(loc->mbuf->ol_flags & PKT_TX_VLAN_PKT));
3894         /* Check if the scheduling is requested. */
3895         if (MLX5_TXOFF_CONFIG(TXPP) &&
3896             loc->mbuf->ol_flags & txq->ts_mask)
3897                 return false;
3898         return true;
3899 }
3900
3901 /*
3902  * Update send loop variables and WQE for eMPW loop
3903  * without data inlining. Number of Data Segments is
3904  * equal to the number of sent packets.
3905  *
3906  * @param txq
3907  *   Pointer to TX queue structure.
3908  * @param loc
3909  *   Pointer to burst routine local context.
3910  * @param ds
3911  *   Number of packets/Data Segments/Packets.
3912  * @param slen
3913  *   Accumulated statistics, bytes sent
3914  * @param olx
3915  *   Configured Tx offloads mask. It is fully defined at
3916  *   compile time and may be used for optimization.
3917  *
3918  * @return
3919  *  true - packet match with eMPW batch attributes.
3920  *  false - no match, eMPW should be restarted.
3921  */
3922 static __rte_always_inline void
3923 mlx5_tx_sdone_empw(struct mlx5_txq_data *__rte_restrict txq,
3924                    struct mlx5_txq_local *__rte_restrict loc,
3925                    unsigned int ds,
3926                    unsigned int slen,
3927                    unsigned int olx __rte_unused)
3928 {
3929         MLX5_ASSERT(!MLX5_TXOFF_CONFIG(INLINE));
3930 #ifdef MLX5_PMD_SOFT_COUNTERS
3931         /* Update sent data bytes counter. */
3932          txq->stats.obytes += slen;
3933 #else
3934         (void)slen;
3935 #endif
3936         loc->elts_free -= ds;
3937         loc->pkts_sent += ds;
3938         ds += 2;
3939         loc->wqe_last->cseg.sq_ds = rte_cpu_to_be_32(txq->qp_num_8s | ds);
3940         txq->wqe_ci += (ds + 3) / 4;
3941         loc->wqe_free -= (ds + 3) / 4;
3942 }
3943
3944 /*
3945  * Update send loop variables and WQE for eMPW loop
3946  * with data inlining. Gets the size of pushed descriptors
3947  * and data to the WQE.
3948  *
3949  * @param txq
3950  *   Pointer to TX queue structure.
3951  * @param loc
3952  *   Pointer to burst routine local context.
3953  * @param len
3954  *   Total size of descriptor/data in bytes.
3955  * @param slen
3956  *   Accumulated statistics, data bytes sent.
3957  * @param wqem
3958  *   The base WQE for the eMPW/MPW descriptor.
3959  * @param olx
3960  *   Configured Tx offloads mask. It is fully defined at
3961  *   compile time and may be used for optimization.
3962  *
3963  * @return
3964  *  true - packet match with eMPW batch attributes.
3965  *  false - no match, eMPW should be restarted.
3966  */
3967 static __rte_always_inline void
3968 mlx5_tx_idone_empw(struct mlx5_txq_data *__rte_restrict txq,
3969                    struct mlx5_txq_local *__rte_restrict loc,
3970                    unsigned int len,
3971                    unsigned int slen,
3972                    struct mlx5_wqe *__rte_restrict wqem,
3973                    unsigned int olx __rte_unused)
3974 {
3975         struct mlx5_wqe_dseg *dseg = &wqem->dseg[0];
3976
3977         MLX5_ASSERT(MLX5_TXOFF_CONFIG(INLINE));
3978 #ifdef MLX5_PMD_SOFT_COUNTERS
3979         /* Update sent data bytes counter. */
3980          txq->stats.obytes += slen;
3981 #else
3982         (void)slen;
3983 #endif
3984         if (MLX5_TXOFF_CONFIG(MPW) && dseg->bcount == RTE_BE32(0)) {
3985                 /*
3986                  * If the legacy MPW session contains the inline packets
3987                  * we should set the only inline data segment length
3988                  * and align the total length to the segment size.
3989                  */
3990                 MLX5_ASSERT(len > sizeof(dseg->bcount));
3991                 dseg->bcount = rte_cpu_to_be_32((len - sizeof(dseg->bcount)) |
3992                                                 MLX5_ETH_WQE_DATA_INLINE);
3993                 len = (len + MLX5_WSEG_SIZE - 1) / MLX5_WSEG_SIZE + 2;
3994         } else {
3995                 /*
3996                  * The session is not legacy MPW or contains the
3997                  * data buffer pointer segments.
3998                  */
3999                 MLX5_ASSERT((len % MLX5_WSEG_SIZE) == 0);
4000                 len = len / MLX5_WSEG_SIZE + 2;
4001         }
4002         wqem->cseg.sq_ds = rte_cpu_to_be_32(txq->qp_num_8s | len);
4003         txq->wqe_ci += (len + 3) / 4;
4004         loc->wqe_free -= (len + 3) / 4;
4005         loc->wqe_last = wqem;
4006 }
4007
4008 /**
4009  * The set of Tx burst functions for single-segment packets
4010  * without TSO and with Multi-Packet Writing feature support.
4011  * Supports all types of Tx offloads, except multi-packets
4012  * and TSO.
4013  *
4014  * Uses MLX5_OPCODE_EMPW to build WQEs if possible and sends
4015  * as many packet per WQE as it can. If eMPW is not configured
4016  * or packet can not be sent with eMPW (VLAN insertion) the
4017  * ordinary SEND opcode is used and only one packet placed
4018  * in WQE.
4019  *
4020  * Functions stop sending if it encounters the multi-segment
4021  * packet or packet with TSO requested.
4022  *
4023  * The routines are responsible for storing processed mbuf
4024  * into elts ring buffer and update elts_head if inlining
4025  * offload is requested. Otherwise the copying mbufs to elts
4026  * can be postponed and completed at the end of burst routine.
4027  *
4028  * @param txq
4029  *   Pointer to TX queue structure.
4030  * @param[in] pkts
4031  *   Packets to transmit.
4032  * @param pkts_n
4033  *   Number of packets in array.
4034  * @param loc
4035  *   Pointer to burst routine local context.
4036  * @param olx
4037  *   Configured Tx offloads mask. It is fully defined at
4038  *   compile time and may be used for optimization.
4039  *
4040  * @return
4041  *   MLX5_TXCMP_CODE_EXIT - sending is done or impossible.
4042  *   MLX5_TXCMP_CODE_ERROR - some unrecoverable error occurred.
4043  *   MLX5_TXCMP_CODE_MULTI - multi-segment packet encountered.
4044  *   MLX5_TXCMP_CODE_TSO - TSO packet encountered.
4045  *   MLX5_TXCMP_CODE_SINGLE - used inside functions set.
4046  *   MLX5_TXCMP_CODE_EMPW - used inside functions set.
4047  *
4048  * Local context variables updated.
4049  *
4050  *
4051  * The routine sends packets with MLX5_OPCODE_EMPW
4052  * without inlining, this is dedicated optimized branch.
4053  * No VLAN insertion is supported.
4054  */
4055 static __rte_always_inline enum mlx5_txcmp_code
4056 mlx5_tx_burst_empw_simple(struct mlx5_txq_data *__rte_restrict txq,
4057                           struct rte_mbuf **__rte_restrict pkts,
4058                           unsigned int pkts_n,
4059                           struct mlx5_txq_local *__rte_restrict loc,
4060                           unsigned int olx)
4061 {
4062         /*
4063          * Subroutine is the part of mlx5_tx_burst_single()
4064          * and sends single-segment packet with eMPW opcode
4065          * without data inlining.
4066          */
4067         MLX5_ASSERT(!MLX5_TXOFF_CONFIG(INLINE));
4068         MLX5_ASSERT(MLX5_TXOFF_CONFIG(EMPW));
4069         MLX5_ASSERT(loc->elts_free && loc->wqe_free);
4070         MLX5_ASSERT(pkts_n > loc->pkts_sent);
4071         static_assert(MLX5_EMPW_MIN_PACKETS >= 2, "invalid min size");
4072         pkts += loc->pkts_sent + 1;
4073         pkts_n -= loc->pkts_sent;
4074         for (;;) {
4075                 struct mlx5_wqe_dseg *__rte_restrict dseg;
4076                 struct mlx5_wqe_eseg *__rte_restrict eseg;
4077                 enum mlx5_txcmp_code ret;
4078                 unsigned int part, loop;
4079                 unsigned int slen = 0;
4080
4081 next_empw:
4082                 MLX5_ASSERT(NB_SEGS(loc->mbuf) == 1);
4083                 if (MLX5_TXOFF_CONFIG(TXPP)) {
4084                         enum mlx5_txcmp_code wret;
4085
4086                         /* Generate WAIT for scheduling if requested. */
4087                         wret = mlx5_tx_schedule_send(txq, loc, olx);
4088                         if (wret == MLX5_TXCMP_CODE_EXIT)
4089                                 return MLX5_TXCMP_CODE_EXIT;
4090                         if (wret == MLX5_TXCMP_CODE_ERROR)
4091                                 return MLX5_TXCMP_CODE_ERROR;
4092                 }
4093                 part = RTE_MIN(pkts_n, MLX5_TXOFF_CONFIG(MPW) ?
4094                                        MLX5_MPW_MAX_PACKETS :
4095                                        MLX5_EMPW_MAX_PACKETS);
4096                 if (unlikely(loc->elts_free < part)) {
4097                         /* We have no enough elts to save all mbufs. */
4098                         if (unlikely(loc->elts_free < MLX5_EMPW_MIN_PACKETS))
4099                                 return MLX5_TXCMP_CODE_EXIT;
4100                         /* But we still able to send at least minimal eMPW. */
4101                         part = loc->elts_free;
4102                 }
4103                 /* Check whether we have enough WQEs */
4104                 if (unlikely(loc->wqe_free < ((2 + part + 3) / 4))) {
4105                         if (unlikely(loc->wqe_free <
4106                                 ((2 + MLX5_EMPW_MIN_PACKETS + 3) / 4)))
4107                                 return MLX5_TXCMP_CODE_EXIT;
4108                         part = (loc->wqe_free * 4) - 2;
4109                 }
4110                 if (likely(part > 1))
4111                         rte_prefetch0(*pkts);
4112                 loc->wqe_last = txq->wqes + (txq->wqe_ci & txq->wqe_m);
4113                 /*
4114                  * Build eMPW title WQEBB:
4115                  * - Control Segment, eMPW opcode
4116                  * - Ethernet Segment, no inline
4117                  */
4118                 mlx5_tx_cseg_init(txq, loc, loc->wqe_last, part + 2,
4119                                   MLX5_OPCODE_ENHANCED_MPSW, olx);
4120                 mlx5_tx_eseg_none(txq, loc, loc->wqe_last,
4121                                   olx & ~MLX5_TXOFF_CONFIG_VLAN);
4122                 eseg = &loc->wqe_last->eseg;
4123                 dseg = &loc->wqe_last->dseg[0];
4124                 loop = part;
4125                 /* Store the packet length for legacy MPW. */
4126                 if (MLX5_TXOFF_CONFIG(MPW))
4127                         eseg->mss = rte_cpu_to_be_16
4128                                         (rte_pktmbuf_data_len(loc->mbuf));
4129                 for (;;) {
4130                         uint32_t dlen = rte_pktmbuf_data_len(loc->mbuf);
4131 #ifdef MLX5_PMD_SOFT_COUNTERS
4132                         /* Update sent data bytes counter. */
4133                         slen += dlen;
4134 #endif
4135                         mlx5_tx_dseg_ptr
4136                                 (txq, loc, dseg,
4137                                  rte_pktmbuf_mtod(loc->mbuf, uint8_t *),
4138                                  dlen, olx);
4139                         if (unlikely(--loop == 0))
4140                                 break;
4141                         loc->mbuf = *pkts++;
4142                         if (likely(loop > 1))
4143                                 rte_prefetch0(*pkts);
4144                         ret = mlx5_tx_able_to_empw(txq, loc, olx, true);
4145                         /*
4146                          * Unroll the completion code to avoid
4147                          * returning variable value - it results in
4148                          * unoptimized sequent checking in caller.
4149                          */
4150                         if (ret == MLX5_TXCMP_CODE_MULTI) {
4151                                 part -= loop;
4152                                 mlx5_tx_sdone_empw(txq, loc, part, slen, olx);
4153                                 if (unlikely(!loc->elts_free ||
4154                                              !loc->wqe_free))
4155                                         return MLX5_TXCMP_CODE_EXIT;
4156                                 return MLX5_TXCMP_CODE_MULTI;
4157                         }
4158                         MLX5_ASSERT(NB_SEGS(loc->mbuf) == 1);
4159                         if (ret == MLX5_TXCMP_CODE_TSO) {
4160                                 part -= loop;
4161                                 mlx5_tx_sdone_empw(txq, loc, part, slen, olx);
4162                                 if (unlikely(!loc->elts_free ||
4163                                              !loc->wqe_free))
4164                                         return MLX5_TXCMP_CODE_EXIT;
4165                                 return MLX5_TXCMP_CODE_TSO;
4166                         }
4167                         if (ret == MLX5_TXCMP_CODE_SINGLE) {
4168                                 part -= loop;
4169                                 mlx5_tx_sdone_empw(txq, loc, part, slen, olx);
4170                                 if (unlikely(!loc->elts_free ||
4171                                              !loc->wqe_free))
4172                                         return MLX5_TXCMP_CODE_EXIT;
4173                                 return MLX5_TXCMP_CODE_SINGLE;
4174                         }
4175                         if (ret != MLX5_TXCMP_CODE_EMPW) {
4176                                 MLX5_ASSERT(false);
4177                                 part -= loop;
4178                                 mlx5_tx_sdone_empw(txq, loc, part, slen, olx);
4179                                 return MLX5_TXCMP_CODE_ERROR;
4180                         }
4181                         /*
4182                          * Check whether packet parameters coincide
4183                          * within assumed eMPW batch:
4184                          * - check sum settings
4185                          * - metadata value
4186                          * - software parser settings
4187                          * - packets length (legacy MPW only)
4188                          * - scheduling is not required
4189                          */
4190                         if (!mlx5_tx_match_empw(txq, eseg, loc, dlen, olx)) {
4191                                 MLX5_ASSERT(loop);
4192                                 part -= loop;
4193                                 mlx5_tx_sdone_empw(txq, loc, part, slen, olx);
4194                                 if (unlikely(!loc->elts_free ||
4195                                              !loc->wqe_free))
4196                                         return MLX5_TXCMP_CODE_EXIT;
4197                                 pkts_n -= part;
4198                                 goto next_empw;
4199                         }
4200                         /* Packet attributes match, continue the same eMPW. */
4201                         ++dseg;
4202                         if ((uintptr_t)dseg >= (uintptr_t)txq->wqes_end)
4203                                 dseg = (struct mlx5_wqe_dseg *)txq->wqes;
4204                 }
4205                 /* eMPW is built successfully, update loop parameters. */
4206                 MLX5_ASSERT(!loop);
4207                 MLX5_ASSERT(pkts_n >= part);
4208 #ifdef MLX5_PMD_SOFT_COUNTERS
4209                 /* Update sent data bytes counter. */
4210                 txq->stats.obytes += slen;
4211 #endif
4212                 loc->elts_free -= part;
4213                 loc->pkts_sent += part;
4214                 txq->wqe_ci += (2 + part + 3) / 4;
4215                 loc->wqe_free -= (2 + part + 3) / 4;
4216                 pkts_n -= part;
4217                 if (unlikely(!pkts_n || !loc->elts_free || !loc->wqe_free))
4218                         return MLX5_TXCMP_CODE_EXIT;
4219                 loc->mbuf = *pkts++;
4220                 ret = mlx5_tx_able_to_empw(txq, loc, olx, true);
4221                 if (unlikely(ret != MLX5_TXCMP_CODE_EMPW))
4222                         return ret;
4223                 /* Continue sending eMPW batches. */
4224         }
4225         MLX5_ASSERT(false);
4226 }
4227
4228 /**
4229  * The routine sends packets with MLX5_OPCODE_EMPW
4230  * with inlining, optionally supports VLAN insertion.
4231  */
4232 static __rte_always_inline enum mlx5_txcmp_code
4233 mlx5_tx_burst_empw_inline(struct mlx5_txq_data *__rte_restrict txq,
4234                           struct rte_mbuf **__rte_restrict pkts,
4235                           unsigned int pkts_n,
4236                           struct mlx5_txq_local *__rte_restrict loc,
4237                           unsigned int olx)
4238 {
4239         /*
4240          * Subroutine is the part of mlx5_tx_burst_single()
4241          * and sends single-segment packet with eMPW opcode
4242          * with data inlining.
4243          */
4244         MLX5_ASSERT(MLX5_TXOFF_CONFIG(INLINE));
4245         MLX5_ASSERT(MLX5_TXOFF_CONFIG(EMPW));
4246         MLX5_ASSERT(loc->elts_free && loc->wqe_free);
4247         MLX5_ASSERT(pkts_n > loc->pkts_sent);
4248         static_assert(MLX5_EMPW_MIN_PACKETS >= 2, "invalid min size");
4249         pkts += loc->pkts_sent + 1;
4250         pkts_n -= loc->pkts_sent;
4251         for (;;) {
4252                 struct mlx5_wqe_dseg *__rte_restrict dseg;
4253                 struct mlx5_wqe *__rte_restrict wqem;
4254                 enum mlx5_txcmp_code ret;
4255                 unsigned int room, part, nlim;
4256                 unsigned int slen = 0;
4257
4258                 MLX5_ASSERT(NB_SEGS(loc->mbuf) == 1);
4259                 if (MLX5_TXOFF_CONFIG(TXPP)) {
4260                         enum mlx5_txcmp_code wret;
4261
4262                         /* Generate WAIT for scheduling if requested. */
4263                         wret = mlx5_tx_schedule_send(txq, loc, olx);
4264                         if (wret == MLX5_TXCMP_CODE_EXIT)
4265                                 return MLX5_TXCMP_CODE_EXIT;
4266                         if (wret == MLX5_TXCMP_CODE_ERROR)
4267                                 return MLX5_TXCMP_CODE_ERROR;
4268                 }
4269                 /*
4270                  * Limits the amount of packets in one WQE
4271                  * to improve CQE latency generation.
4272                  */
4273                 nlim = RTE_MIN(pkts_n, MLX5_TXOFF_CONFIG(MPW) ?
4274                                        MLX5_MPW_INLINE_MAX_PACKETS :
4275                                        MLX5_EMPW_MAX_PACKETS);
4276                 /* Check whether we have minimal amount WQEs */
4277                 if (unlikely(loc->wqe_free <
4278                             ((2 + MLX5_EMPW_MIN_PACKETS + 3) / 4)))
4279                         return MLX5_TXCMP_CODE_EXIT;
4280                 if (likely(pkts_n > 1))
4281                         rte_prefetch0(*pkts);
4282                 wqem = txq->wqes + (txq->wqe_ci & txq->wqe_m);
4283                 /*
4284                  * Build eMPW title WQEBB:
4285                  * - Control Segment, eMPW opcode, zero DS
4286                  * - Ethernet Segment, no inline
4287                  */
4288                 mlx5_tx_cseg_init(txq, loc, wqem, 0,
4289                                   MLX5_OPCODE_ENHANCED_MPSW, olx);
4290                 mlx5_tx_eseg_none(txq, loc, wqem,
4291                                   olx & ~MLX5_TXOFF_CONFIG_VLAN);
4292                 dseg = &wqem->dseg[0];
4293                 /* Store the packet length for legacy MPW. */
4294                 if (MLX5_TXOFF_CONFIG(MPW))
4295                         wqem->eseg.mss = rte_cpu_to_be_16
4296                                          (rte_pktmbuf_data_len(loc->mbuf));
4297                 room = RTE_MIN(MLX5_WQE_SIZE_MAX / MLX5_WQE_SIZE,
4298                                loc->wqe_free) * MLX5_WQE_SIZE -
4299                                         MLX5_WQE_CSEG_SIZE -
4300                                         MLX5_WQE_ESEG_SIZE;
4301                 /* Limit the room for legacy MPW sessions for performance. */
4302                 if (MLX5_TXOFF_CONFIG(MPW))
4303                         room = RTE_MIN(room,
4304                                        RTE_MAX(txq->inlen_empw +
4305                                                sizeof(dseg->bcount) +
4306                                                (MLX5_TXOFF_CONFIG(VLAN) ?
4307                                                sizeof(struct rte_vlan_hdr) : 0),
4308                                                MLX5_MPW_INLINE_MAX_PACKETS *
4309                                                MLX5_WQE_DSEG_SIZE));
4310                 /* Build WQE till we have space, packets and resources. */
4311                 part = room;
4312                 for (;;) {
4313                         uint32_t dlen = rte_pktmbuf_data_len(loc->mbuf);
4314                         uint8_t *dptr = rte_pktmbuf_mtod(loc->mbuf, uint8_t *);
4315                         unsigned int tlen;
4316
4317                         MLX5_ASSERT(room >= MLX5_WQE_DSEG_SIZE);
4318                         MLX5_ASSERT((room % MLX5_WQE_DSEG_SIZE) == 0);
4319                         MLX5_ASSERT((uintptr_t)dseg < (uintptr_t)txq->wqes_end);
4320                         /*
4321                          * Some Tx offloads may cause an error if
4322                          * packet is not long enough, check against
4323                          * assumed minimal length.
4324                          */
4325                         if (unlikely(dlen <= MLX5_ESEG_MIN_INLINE_SIZE)) {
4326                                 part -= room;
4327                                 if (unlikely(!part))
4328                                         return MLX5_TXCMP_CODE_ERROR;
4329                                 /*
4330                                  * We have some successfully built
4331                                  * packet Data Segments to send.
4332                                  */
4333                                 mlx5_tx_idone_empw(txq, loc, part,
4334                                                    slen, wqem, olx);
4335                                 return MLX5_TXCMP_CODE_ERROR;
4336                         }
4337                         /* Inline or not inline - that's the Question. */
4338                         if (dlen > txq->inlen_empw ||
4339                             loc->mbuf->ol_flags & PKT_TX_DYNF_NOINLINE)
4340                                 goto pointer_empw;
4341                         if (MLX5_TXOFF_CONFIG(MPW)) {
4342                                 if (dlen > txq->inlen_send)
4343                                         goto pointer_empw;
4344                                 tlen = dlen;
4345                                 if (part == room) {
4346                                         /* Open new inline MPW session. */
4347                                         tlen += sizeof(dseg->bcount);
4348                                         dseg->bcount = RTE_BE32(0);
4349                                         dseg = RTE_PTR_ADD
4350                                                 (dseg, sizeof(dseg->bcount));
4351                                 } else {
4352                                         /*
4353                                          * No pointer and inline descriptor
4354                                          * intermix for legacy MPW sessions.
4355                                          */
4356                                         if (wqem->dseg[0].bcount)
4357                                                 break;
4358                                 }
4359                         } else {
4360                                 tlen = sizeof(dseg->bcount) + dlen;
4361                         }
4362                         /* Inline entire packet, optional VLAN insertion. */
4363                         if (MLX5_TXOFF_CONFIG(VLAN) &&
4364                             loc->mbuf->ol_flags & PKT_TX_VLAN_PKT) {
4365                                 /*
4366                                  * The packet length must be checked in
4367                                  * mlx5_tx_able_to_empw() and packet
4368                                  * fits into inline length guaranteed.
4369                                  */
4370                                 MLX5_ASSERT((dlen +
4371                                              sizeof(struct rte_vlan_hdr)) <=
4372                                             txq->inlen_empw);
4373                                 tlen += sizeof(struct rte_vlan_hdr);
4374                                 if (room < tlen)
4375                                         break;
4376                                 dseg = mlx5_tx_dseg_vlan(txq, loc, dseg,
4377                                                          dptr, dlen, olx);
4378 #ifdef MLX5_PMD_SOFT_COUNTERS
4379                                 /* Update sent data bytes counter. */
4380                                 slen += sizeof(struct rte_vlan_hdr);
4381 #endif
4382                         } else {
4383                                 if (room < tlen)
4384                                         break;
4385                                 dseg = mlx5_tx_dseg_empw(txq, loc, dseg,
4386                                                          dptr, dlen, olx);
4387                         }
4388                         if (!MLX5_TXOFF_CONFIG(MPW))
4389                                 tlen = RTE_ALIGN(tlen, MLX5_WSEG_SIZE);
4390                         MLX5_ASSERT(room >= tlen);
4391                         room -= tlen;
4392                         /*
4393                          * Packet data are completely inlined,
4394                          * free the packet immediately.
4395                          */
4396                         rte_pktmbuf_free_seg(loc->mbuf);
4397                         goto next_mbuf;
4398 pointer_empw:
4399                         /*
4400                          * No pointer and inline descriptor
4401                          * intermix for legacy MPW sessions.
4402                          */
4403                         if (MLX5_TXOFF_CONFIG(MPW) &&
4404                             part != room &&
4405                             wqem->dseg[0].bcount == RTE_BE32(0))
4406                                 break;
4407                         /*
4408                          * Not inlinable VLAN packets are
4409                          * proceeded outside of this routine.
4410                          */
4411                         MLX5_ASSERT(room >= MLX5_WQE_DSEG_SIZE);
4412                         if (MLX5_TXOFF_CONFIG(VLAN))
4413                                 MLX5_ASSERT(!(loc->mbuf->ol_flags &
4414                                             PKT_TX_VLAN_PKT));
4415                         mlx5_tx_dseg_ptr(txq, loc, dseg, dptr, dlen, olx);
4416                         /* We have to store mbuf in elts.*/
4417                         txq->elts[txq->elts_head++ & txq->elts_m] = loc->mbuf;
4418                         room -= MLX5_WQE_DSEG_SIZE;
4419                         /* Ring buffer wraparound is checked at the loop end.*/
4420                         ++dseg;
4421 next_mbuf:
4422 #ifdef MLX5_PMD_SOFT_COUNTERS
4423                         /* Update sent data bytes counter. */
4424                         slen += dlen;
4425 #endif
4426                         loc->pkts_sent++;
4427                         loc->elts_free--;
4428                         pkts_n--;
4429                         if (unlikely(!pkts_n || !loc->elts_free)) {
4430                                 /*
4431                                  * We have no resources/packets to
4432                                  * continue build descriptors.
4433                                  */
4434                                 part -= room;
4435                                 mlx5_tx_idone_empw(txq, loc, part,
4436                                                    slen, wqem, olx);
4437                                 return MLX5_TXCMP_CODE_EXIT;
4438                         }
4439                         loc->mbuf = *pkts++;
4440                         if (likely(pkts_n > 1))
4441                                 rte_prefetch0(*pkts);
4442                         ret = mlx5_tx_able_to_empw(txq, loc, olx, true);
4443                         /*
4444                          * Unroll the completion code to avoid
4445                          * returning variable value - it results in
4446                          * unoptimized sequent checking in caller.
4447                          */
4448                         if (ret == MLX5_TXCMP_CODE_MULTI) {
4449                                 part -= room;
4450                                 mlx5_tx_idone_empw(txq, loc, part,
4451                                                    slen, wqem, olx);
4452                                 if (unlikely(!loc->elts_free ||
4453                                              !loc->wqe_free))
4454                                         return MLX5_TXCMP_CODE_EXIT;
4455                                 return MLX5_TXCMP_CODE_MULTI;
4456                         }
4457                         MLX5_ASSERT(NB_SEGS(loc->mbuf) == 1);
4458                         if (ret == MLX5_TXCMP_CODE_TSO) {
4459                                 part -= room;
4460                                 mlx5_tx_idone_empw(txq, loc, part,
4461                                                    slen, wqem, olx);
4462                                 if (unlikely(!loc->elts_free ||
4463                                              !loc->wqe_free))
4464                                         return MLX5_TXCMP_CODE_EXIT;
4465                                 return MLX5_TXCMP_CODE_TSO;
4466                         }
4467                         if (ret == MLX5_TXCMP_CODE_SINGLE) {
4468                                 part -= room;
4469                                 mlx5_tx_idone_empw(txq, loc, part,
4470                                                    slen, wqem, olx);
4471                                 if (unlikely(!loc->elts_free ||
4472                                              !loc->wqe_free))
4473                                         return MLX5_TXCMP_CODE_EXIT;
4474                                 return MLX5_TXCMP_CODE_SINGLE;
4475                         }
4476                         if (ret != MLX5_TXCMP_CODE_EMPW) {
4477                                 MLX5_ASSERT(false);
4478                                 part -= room;
4479                                 mlx5_tx_idone_empw(txq, loc, part,
4480                                                    slen, wqem, olx);
4481                                 return MLX5_TXCMP_CODE_ERROR;
4482                         }
4483                         /* Check if we have minimal room left. */
4484                         nlim--;
4485                         if (unlikely(!nlim || room < MLX5_WQE_DSEG_SIZE))
4486                                 break;
4487                         /*
4488                          * Check whether packet parameters coincide
4489                          * within assumed eMPW batch:
4490                          * - check sum settings
4491                          * - metadata value
4492                          * - software parser settings
4493                          * - packets length (legacy MPW only)
4494                          * - scheduling is not required
4495                          */
4496                         if (!mlx5_tx_match_empw(txq, &wqem->eseg,
4497                                                 loc, dlen, olx))
4498                                 break;
4499                         /* Packet attributes match, continue the same eMPW. */
4500                         if ((uintptr_t)dseg >= (uintptr_t)txq->wqes_end)
4501                                 dseg = (struct mlx5_wqe_dseg *)txq->wqes;
4502                 }
4503                 /*
4504                  * We get here to close an existing eMPW
4505                  * session and start the new one.
4506                  */
4507                 MLX5_ASSERT(pkts_n);
4508                 part -= room;
4509                 if (unlikely(!part))
4510                         return MLX5_TXCMP_CODE_EXIT;
4511                 mlx5_tx_idone_empw(txq, loc, part, slen, wqem, olx);
4512                 if (unlikely(!loc->elts_free ||
4513                              !loc->wqe_free))
4514                         return MLX5_TXCMP_CODE_EXIT;
4515                 /* Continue the loop with new eMPW session. */
4516         }
4517         MLX5_ASSERT(false);
4518 }
4519
4520 /**
4521  * The routine sends packets with ordinary MLX5_OPCODE_SEND.
4522  * Data inlining and VLAN insertion are supported.
4523  */
4524 static __rte_always_inline enum mlx5_txcmp_code
4525 mlx5_tx_burst_single_send(struct mlx5_txq_data *__rte_restrict txq,
4526                           struct rte_mbuf **__rte_restrict pkts,
4527                           unsigned int pkts_n,
4528                           struct mlx5_txq_local *__rte_restrict loc,
4529                           unsigned int olx)
4530 {
4531         /*
4532          * Subroutine is the part of mlx5_tx_burst_single()
4533          * and sends single-segment packet with SEND opcode.
4534          */
4535         MLX5_ASSERT(loc->elts_free && loc->wqe_free);
4536         MLX5_ASSERT(pkts_n > loc->pkts_sent);
4537         pkts += loc->pkts_sent + 1;
4538         pkts_n -= loc->pkts_sent;
4539         for (;;) {
4540                 struct mlx5_wqe *__rte_restrict wqe;
4541                 enum mlx5_txcmp_code ret;
4542
4543                 MLX5_ASSERT(NB_SEGS(loc->mbuf) == 1);
4544                 if (MLX5_TXOFF_CONFIG(TXPP)) {
4545                         enum mlx5_txcmp_code wret;
4546
4547                         /* Generate WAIT for scheduling if requested. */
4548                         wret = mlx5_tx_schedule_send(txq, loc, olx);
4549                         if (wret == MLX5_TXCMP_CODE_EXIT)
4550                                 return MLX5_TXCMP_CODE_EXIT;
4551                         if (wret == MLX5_TXCMP_CODE_ERROR)
4552                                 return MLX5_TXCMP_CODE_ERROR;
4553                 }
4554                 if (MLX5_TXOFF_CONFIG(INLINE)) {
4555                         unsigned int inlen, vlan = 0;
4556
4557                         inlen = rte_pktmbuf_data_len(loc->mbuf);
4558                         if (MLX5_TXOFF_CONFIG(VLAN) &&
4559                             loc->mbuf->ol_flags & PKT_TX_VLAN_PKT) {
4560                                 vlan = sizeof(struct rte_vlan_hdr);
4561                                 inlen += vlan;
4562                                 static_assert((sizeof(struct rte_vlan_hdr) +
4563                                                sizeof(struct rte_ether_hdr)) ==
4564                                                MLX5_ESEG_MIN_INLINE_SIZE,
4565                                                "invalid min inline data size");
4566                         }
4567                         /*
4568                          * If inlining is enabled at configuration time
4569                          * the limit must be not less than minimal size.
4570                          * Otherwise we would do extra check for data
4571                          * size to avoid crashes due to length overflow.
4572                          */
4573                         MLX5_ASSERT(txq->inlen_send >=
4574                                     MLX5_ESEG_MIN_INLINE_SIZE);
4575                         if (inlen <= txq->inlen_send) {
4576                                 unsigned int seg_n, wqe_n;
4577
4578                                 rte_prefetch0(rte_pktmbuf_mtod
4579                                                 (loc->mbuf, uint8_t *));
4580                                 /* Check against minimal length. */
4581                                 if (inlen <= MLX5_ESEG_MIN_INLINE_SIZE)
4582                                         return MLX5_TXCMP_CODE_ERROR;
4583                                 if (loc->mbuf->ol_flags &
4584                                     PKT_TX_DYNF_NOINLINE) {
4585                                         /*
4586                                          * The hint flag not to inline packet
4587                                          * data is set. Check whether we can
4588                                          * follow the hint.
4589                                          */
4590                                         if ((!MLX5_TXOFF_CONFIG(EMPW) &&
4591                                               txq->inlen_mode) ||
4592                                             (MLX5_TXOFF_CONFIG(MPW) &&
4593                                              txq->inlen_mode)) {
4594                                                 if (inlen <= txq->inlen_send)
4595                                                         goto single_inline;
4596                                                 /*
4597                                                  * The hardware requires the
4598                                                  * minimal inline data header.
4599                                                  */
4600                                                 goto single_min_inline;
4601                                         }
4602                                         if (MLX5_TXOFF_CONFIG(VLAN) &&
4603                                             vlan && !txq->vlan_en) {
4604                                                 /*
4605                                                  * We must insert VLAN tag
4606                                                  * by software means.
4607                                                  */
4608                                                 goto single_part_inline;
4609                                         }
4610                                         goto single_no_inline;
4611                                 }
4612 single_inline:
4613                                 /*
4614                                  * Completely inlined packet data WQE:
4615                                  * - Control Segment, SEND opcode
4616                                  * - Ethernet Segment, no VLAN insertion
4617                                  * - Data inlined, VLAN optionally inserted
4618                                  * - Alignment to MLX5_WSEG_SIZE
4619                                  * Have to estimate amount of WQEBBs
4620                                  */
4621                                 seg_n = (inlen + 3 * MLX5_WSEG_SIZE -
4622                                          MLX5_ESEG_MIN_INLINE_SIZE +
4623                                          MLX5_WSEG_SIZE - 1) / MLX5_WSEG_SIZE;
4624                                 /* Check if there are enough WQEBBs. */
4625                                 wqe_n = (seg_n + 3) / 4;
4626                                 if (wqe_n > loc->wqe_free)
4627                                         return MLX5_TXCMP_CODE_EXIT;
4628                                 wqe = txq->wqes + (txq->wqe_ci & txq->wqe_m);
4629                                 loc->wqe_last = wqe;
4630                                 mlx5_tx_cseg_init(txq, loc, wqe, seg_n,
4631                                                   MLX5_OPCODE_SEND, olx);
4632                                 mlx5_tx_eseg_data(txq, loc, wqe,
4633                                                   vlan, inlen, 0, olx);
4634                                 txq->wqe_ci += wqe_n;
4635                                 loc->wqe_free -= wqe_n;
4636                                 /*
4637                                  * Packet data are completely inlined,
4638                                  * free the packet immediately.
4639                                  */
4640                                 rte_pktmbuf_free_seg(loc->mbuf);
4641                         } else if ((!MLX5_TXOFF_CONFIG(EMPW) ||
4642                                      MLX5_TXOFF_CONFIG(MPW)) &&
4643                                         txq->inlen_mode) {
4644                                 /*
4645                                  * If minimal inlining is requested the eMPW
4646                                  * feature should be disabled due to data is
4647                                  * inlined into Ethernet Segment, which can
4648                                  * not contain inlined data for eMPW due to
4649                                  * segment shared for all packets.
4650                                  */
4651                                 struct mlx5_wqe_dseg *__rte_restrict dseg;
4652                                 unsigned int ds;
4653                                 uint8_t *dptr;
4654
4655                                 /*
4656                                  * The inline-mode settings require
4657                                  * to inline the specified amount of
4658                                  * data bytes to the Ethernet Segment.
4659                                  * We should check the free space in
4660                                  * WQE ring buffer to inline partially.
4661                                  */
4662 single_min_inline:
4663                                 MLX5_ASSERT(txq->inlen_send >= txq->inlen_mode);
4664                                 MLX5_ASSERT(inlen > txq->inlen_mode);
4665                                 MLX5_ASSERT(txq->inlen_mode >=
4666                                             MLX5_ESEG_MIN_INLINE_SIZE);
4667                                 /*
4668                                  * Check whether there are enough free WQEBBs:
4669                                  * - Control Segment
4670                                  * - Ethernet Segment
4671                                  * - First Segment of inlined Ethernet data
4672                                  * - ... data continued ...
4673                                  * - Finishing Data Segment of pointer type
4674                                  */
4675                                 ds = (MLX5_WQE_CSEG_SIZE +
4676                                       MLX5_WQE_ESEG_SIZE +
4677                                       MLX5_WQE_DSEG_SIZE +
4678                                       txq->inlen_mode -
4679                                       MLX5_ESEG_MIN_INLINE_SIZE +
4680                                       MLX5_WQE_DSEG_SIZE +
4681                                       MLX5_WSEG_SIZE - 1) / MLX5_WSEG_SIZE;
4682                                 if (loc->wqe_free < ((ds + 3) / 4))
4683                                         return MLX5_TXCMP_CODE_EXIT;
4684                                 /*
4685                                  * Build the ordinary SEND WQE:
4686                                  * - Control Segment
4687                                  * - Ethernet Segment, inline inlen_mode bytes
4688                                  * - Data Segment of pointer type
4689                                  */
4690                                 wqe = txq->wqes + (txq->wqe_ci & txq->wqe_m);
4691                                 loc->wqe_last = wqe;
4692                                 mlx5_tx_cseg_init(txq, loc, wqe, ds,
4693                                                   MLX5_OPCODE_SEND, olx);
4694                                 dseg = mlx5_tx_eseg_data(txq, loc, wqe, vlan,
4695                                                          txq->inlen_mode,
4696                                                          0, olx);
4697                                 dptr = rte_pktmbuf_mtod(loc->mbuf, uint8_t *) +
4698                                        txq->inlen_mode - vlan;
4699                                 inlen -= txq->inlen_mode;
4700                                 mlx5_tx_dseg_ptr(txq, loc, dseg,
4701                                                  dptr, inlen, olx);
4702                                 /*
4703                                  * WQE is built, update the loop parameters
4704                                  * and got to the next packet.
4705                                  */
4706                                 txq->wqe_ci += (ds + 3) / 4;
4707                                 loc->wqe_free -= (ds + 3) / 4;
4708                                 /* We have to store mbuf in elts.*/
4709                                 MLX5_ASSERT(MLX5_TXOFF_CONFIG(INLINE));
4710                                 txq->elts[txq->elts_head++ & txq->elts_m] =
4711                                                 loc->mbuf;
4712                                 --loc->elts_free;
4713                         } else {
4714                                 uint8_t *dptr;
4715                                 unsigned int dlen;
4716
4717                                 /*
4718                                  * Partially inlined packet data WQE, we have
4719                                  * some space in title WQEBB, we can fill it
4720                                  * with some packet data. It takes one WQEBB,
4721                                  * it is available, no extra space check:
4722                                  * - Control Segment, SEND opcode
4723                                  * - Ethernet Segment, no VLAN insertion
4724                                  * - MLX5_ESEG_MIN_INLINE_SIZE bytes of Data
4725                                  * - Data Segment, pointer type
4726                                  *
4727                                  * We also get here if VLAN insertion is not
4728                                  * supported by HW, the inline is enabled.
4729                                  */
4730 single_part_inline:
4731                                 wqe = txq->wqes + (txq->wqe_ci & txq->wqe_m);
4732                                 loc->wqe_last = wqe;
4733                                 mlx5_tx_cseg_init(txq, loc, wqe, 4,
4734                                                   MLX5_OPCODE_SEND, olx);
4735                                 mlx5_tx_eseg_dmin(txq, loc, wqe, vlan, olx);
4736                                 dptr = rte_pktmbuf_mtod(loc->mbuf, uint8_t *) +
4737                                        MLX5_ESEG_MIN_INLINE_SIZE - vlan;
4738                                 /*
4739                                  * The length check is performed above, by
4740                                  * comparing with txq->inlen_send. We should
4741                                  * not get overflow here.
4742                                  */
4743                                 MLX5_ASSERT(inlen > MLX5_ESEG_MIN_INLINE_SIZE);
4744                                 dlen = inlen - MLX5_ESEG_MIN_INLINE_SIZE;
4745                                 mlx5_tx_dseg_ptr(txq, loc, &wqe->dseg[1],
4746                                                  dptr, dlen, olx);
4747                                 ++txq->wqe_ci;
4748                                 --loc->wqe_free;
4749                                 /* We have to store mbuf in elts.*/
4750                                 MLX5_ASSERT(MLX5_TXOFF_CONFIG(INLINE));
4751                                 txq->elts[txq->elts_head++ & txq->elts_m] =
4752                                                 loc->mbuf;
4753                                 --loc->elts_free;
4754                         }
4755 #ifdef MLX5_PMD_SOFT_COUNTERS
4756                         /* Update sent data bytes counter. */
4757                         txq->stats.obytes += vlan +
4758                                         rte_pktmbuf_data_len(loc->mbuf);
4759 #endif
4760                 } else {
4761                         /*
4762                          * No inline at all, it means the CPU cycles saving
4763                          * is prioritized at configuration, we should not
4764                          * copy any packet data to WQE.
4765                          *
4766                          * SEND WQE, one WQEBB:
4767                          * - Control Segment, SEND opcode
4768                          * - Ethernet Segment, optional VLAN, no inline
4769                          * - Data Segment, pointer type
4770                          */
4771 single_no_inline:
4772                         wqe = txq->wqes + (txq->wqe_ci & txq->wqe_m);
4773                         loc->wqe_last = wqe;
4774                         mlx5_tx_cseg_init(txq, loc, wqe, 3,
4775                                           MLX5_OPCODE_SEND, olx);
4776                         mlx5_tx_eseg_none(txq, loc, wqe, olx);
4777                         mlx5_tx_dseg_ptr
4778                                 (txq, loc, &wqe->dseg[0],
4779                                  rte_pktmbuf_mtod(loc->mbuf, uint8_t *),
4780                                  rte_pktmbuf_data_len(loc->mbuf), olx);
4781                         ++txq->wqe_ci;
4782                         --loc->wqe_free;
4783                         /*
4784                          * We should not store mbuf pointer in elts
4785                          * if no inlining is configured, this is done
4786                          * by calling routine in a batch copy.
4787                          */
4788                         MLX5_ASSERT(!MLX5_TXOFF_CONFIG(INLINE));
4789                         --loc->elts_free;
4790 #ifdef MLX5_PMD_SOFT_COUNTERS
4791                         /* Update sent data bytes counter. */
4792                         txq->stats.obytes += rte_pktmbuf_data_len(loc->mbuf);
4793                         if (MLX5_TXOFF_CONFIG(VLAN) &&
4794                             loc->mbuf->ol_flags & PKT_TX_VLAN_PKT)
4795                                 txq->stats.obytes +=
4796                                         sizeof(struct rte_vlan_hdr);
4797 #endif
4798                 }
4799                 ++loc->pkts_sent;
4800                 --pkts_n;
4801                 if (unlikely(!pkts_n || !loc->elts_free || !loc->wqe_free))
4802                         return MLX5_TXCMP_CODE_EXIT;
4803                 loc->mbuf = *pkts++;
4804                 if (pkts_n > 1)
4805                         rte_prefetch0(*pkts);
4806                 ret = mlx5_tx_able_to_empw(txq, loc, olx, true);
4807                 if (unlikely(ret != MLX5_TXCMP_CODE_SINGLE))
4808                         return ret;
4809         }
4810         MLX5_ASSERT(false);
4811 }
4812
4813 static __rte_always_inline enum mlx5_txcmp_code
4814 mlx5_tx_burst_single(struct mlx5_txq_data *__rte_restrict txq,
4815                      struct rte_mbuf **__rte_restrict pkts,
4816                      unsigned int pkts_n,
4817                      struct mlx5_txq_local *__rte_restrict loc,
4818                      unsigned int olx)
4819 {
4820         enum mlx5_txcmp_code ret;
4821
4822         ret = mlx5_tx_able_to_empw(txq, loc, olx, false);
4823         if (ret == MLX5_TXCMP_CODE_SINGLE)
4824                 goto ordinary_send;
4825         MLX5_ASSERT(ret == MLX5_TXCMP_CODE_EMPW);
4826         for (;;) {
4827                 /* Optimize for inline/no inline eMPW send. */
4828                 ret = (MLX5_TXOFF_CONFIG(INLINE)) ?
4829                         mlx5_tx_burst_empw_inline
4830                                 (txq, pkts, pkts_n, loc, olx) :
4831                         mlx5_tx_burst_empw_simple
4832                                 (txq, pkts, pkts_n, loc, olx);
4833                 if (ret != MLX5_TXCMP_CODE_SINGLE)
4834                         return ret;
4835                 /* The resources to send one packet should remain. */
4836                 MLX5_ASSERT(loc->elts_free && loc->wqe_free);
4837 ordinary_send:
4838                 ret = mlx5_tx_burst_single_send(txq, pkts, pkts_n, loc, olx);
4839                 MLX5_ASSERT(ret != MLX5_TXCMP_CODE_SINGLE);
4840                 if (ret != MLX5_TXCMP_CODE_EMPW)
4841                         return ret;
4842                 /* The resources to send one packet should remain. */
4843                 MLX5_ASSERT(loc->elts_free && loc->wqe_free);
4844         }
4845 }
4846
4847 /**
4848  * DPDK Tx callback template. This is configured template
4849  * used to generate routines optimized for specified offload setup.
4850  * One of this generated functions is chosen at SQ configuration
4851  * time.
4852  *
4853  * @param txq
4854  *   Generic pointer to TX queue structure.
4855  * @param[in] pkts
4856  *   Packets to transmit.
4857  * @param pkts_n
4858  *   Number of packets in array.
4859  * @param olx
4860  *   Configured offloads mask, presents the bits of MLX5_TXOFF_CONFIG_xxx
4861  *   values. Should be static to take compile time static configuration
4862  *   advantages.
4863  *
4864  * @return
4865  *   Number of packets successfully transmitted (<= pkts_n).
4866  */
4867 static __rte_always_inline uint16_t
4868 mlx5_tx_burst_tmpl(struct mlx5_txq_data *__rte_restrict txq,
4869                    struct rte_mbuf **__rte_restrict pkts,
4870                    uint16_t pkts_n,
4871                    unsigned int olx)
4872 {
4873         struct mlx5_txq_local loc;
4874         enum mlx5_txcmp_code ret;
4875         unsigned int part;
4876
4877         MLX5_ASSERT(txq->elts_s >= (uint16_t)(txq->elts_head - txq->elts_tail));
4878         MLX5_ASSERT(txq->wqe_s >= (uint16_t)(txq->wqe_ci - txq->wqe_pi));
4879         if (unlikely(!pkts_n))
4880                 return 0;
4881         loc.pkts_sent = 0;
4882         loc.pkts_copy = 0;
4883         loc.wqe_last = NULL;
4884
4885 send_loop:
4886         loc.pkts_loop = loc.pkts_sent;
4887         /*
4888          * Check if there are some CQEs, if any:
4889          * - process an encountered errors
4890          * - process the completed WQEs
4891          * - free related mbufs
4892          * - doorbell the NIC about processed CQEs
4893          */
4894         rte_prefetch0(*(pkts + loc.pkts_sent));
4895         mlx5_tx_handle_completion(txq, olx);
4896         /*
4897          * Calculate the number of available resources - elts and WQEs.
4898          * There are two possible different scenarios:
4899          * - no data inlining into WQEs, one WQEBB may contains up to
4900          *   four packets, in this case elts become scarce resource
4901          * - data inlining into WQEs, one packet may require multiple
4902          *   WQEBBs, the WQEs become the limiting factor.
4903          */
4904         MLX5_ASSERT(txq->elts_s >= (uint16_t)(txq->elts_head - txq->elts_tail));
4905         loc.elts_free = txq->elts_s -
4906                                 (uint16_t)(txq->elts_head - txq->elts_tail);
4907         MLX5_ASSERT(txq->wqe_s >= (uint16_t)(txq->wqe_ci - txq->wqe_pi));
4908         loc.wqe_free = txq->wqe_s -
4909                                 (uint16_t)(txq->wqe_ci - txq->wqe_pi);
4910         if (unlikely(!loc.elts_free || !loc.wqe_free))
4911                 goto burst_exit;
4912         for (;;) {
4913                 /*
4914                  * Fetch the packet from array. Usually this is
4915                  * the first packet in series of multi/single
4916                  * segment packets.
4917                  */
4918                 loc.mbuf = *(pkts + loc.pkts_sent);
4919                 /* Dedicated branch for multi-segment packets. */
4920                 if (MLX5_TXOFF_CONFIG(MULTI) &&
4921                     unlikely(NB_SEGS(loc.mbuf) > 1)) {
4922                         /*
4923                          * Multi-segment packet encountered.
4924                          * Hardware is able to process it only
4925                          * with SEND/TSO opcodes, one packet
4926                          * per WQE, do it in dedicated routine.
4927                          */
4928 enter_send_multi:
4929                         MLX5_ASSERT(loc.pkts_sent >= loc.pkts_copy);
4930                         part = loc.pkts_sent - loc.pkts_copy;
4931                         if (!MLX5_TXOFF_CONFIG(INLINE) && part) {
4932                                 /*
4933                                  * There are some single-segment mbufs not
4934                                  * stored in elts. The mbufs must be in the
4935                                  * same order as WQEs, so we must copy the
4936                                  * mbufs to elts here, before the coming
4937                                  * multi-segment packet mbufs is appended.
4938                                  */
4939                                 mlx5_tx_copy_elts(txq, pkts + loc.pkts_copy,
4940                                                   part, olx);
4941                                 loc.pkts_copy = loc.pkts_sent;
4942                         }
4943                         MLX5_ASSERT(pkts_n > loc.pkts_sent);
4944                         ret = mlx5_tx_burst_mseg(txq, pkts, pkts_n, &loc, olx);
4945                         if (!MLX5_TXOFF_CONFIG(INLINE))
4946                                 loc.pkts_copy = loc.pkts_sent;
4947                         /*
4948                          * These returned code checks are supposed
4949                          * to be optimized out due to routine inlining.
4950                          */
4951                         if (ret == MLX5_TXCMP_CODE_EXIT) {
4952                                 /*
4953                                  * The routine returns this code when
4954                                  * all packets are sent or there is no
4955                                  * enough resources to complete request.
4956                                  */
4957                                 break;
4958                         }
4959                         if (ret == MLX5_TXCMP_CODE_ERROR) {
4960                                 /*
4961                                  * The routine returns this code when
4962                                  * some error in the incoming packets
4963                                  * format occurred.
4964                                  */
4965                                 txq->stats.oerrors++;
4966                                 break;
4967                         }
4968                         if (ret == MLX5_TXCMP_CODE_SINGLE) {
4969                                 /*
4970                                  * The single-segment packet was encountered
4971                                  * in the array, try to send it with the
4972                                  * best optimized way, possible engaging eMPW.
4973                                  */
4974                                 goto enter_send_single;
4975                         }
4976                         if (MLX5_TXOFF_CONFIG(TSO) &&
4977                             ret == MLX5_TXCMP_CODE_TSO) {
4978                                 /*
4979                                  * The single-segment TSO packet was
4980                                  * encountered in the array.
4981                                  */
4982                                 goto enter_send_tso;
4983                         }
4984                         /* We must not get here. Something is going wrong. */
4985                         MLX5_ASSERT(false);
4986                         txq->stats.oerrors++;
4987                         break;
4988                 }
4989                 /* Dedicated branch for single-segment TSO packets. */
4990                 if (MLX5_TXOFF_CONFIG(TSO) &&
4991                     unlikely(loc.mbuf->ol_flags & PKT_TX_TCP_SEG)) {
4992                         /*
4993                          * TSO might require special way for inlining
4994                          * (dedicated parameters) and is sent with
4995                          * MLX5_OPCODE_TSO opcode only, provide this
4996                          * in dedicated branch.
4997                          */
4998 enter_send_tso:
4999                         MLX5_ASSERT(NB_SEGS(loc.mbuf) == 1);
5000                         MLX5_ASSERT(pkts_n > loc.pkts_sent);
5001                         ret = mlx5_tx_burst_tso(txq, pkts, pkts_n, &loc, olx);
5002                         /*
5003                          * These returned code checks are supposed
5004                          * to be optimized out due to routine inlining.
5005                          */
5006                         if (ret == MLX5_TXCMP_CODE_EXIT)
5007                                 break;
5008                         if (ret == MLX5_TXCMP_CODE_ERROR) {
5009                                 txq->stats.oerrors++;
5010                                 break;
5011                         }
5012                         if (ret == MLX5_TXCMP_CODE_SINGLE)
5013                                 goto enter_send_single;
5014                         if (MLX5_TXOFF_CONFIG(MULTI) &&
5015                             ret == MLX5_TXCMP_CODE_MULTI) {
5016                                 /*
5017                                  * The multi-segment packet was
5018                                  * encountered in the array.
5019                                  */
5020                                 goto enter_send_multi;
5021                         }
5022                         /* We must not get here. Something is going wrong. */
5023                         MLX5_ASSERT(false);
5024                         txq->stats.oerrors++;
5025                         break;
5026                 }
5027                 /*
5028                  * The dedicated branch for the single-segment packets
5029                  * without TSO. Often these ones can be sent using
5030                  * MLX5_OPCODE_EMPW with multiple packets in one WQE.
5031                  * The routine builds the WQEs till it encounters
5032                  * the TSO or multi-segment packet (in case if these
5033                  * offloads are requested at SQ configuration time).
5034                  */
5035 enter_send_single:
5036                 MLX5_ASSERT(pkts_n > loc.pkts_sent);
5037                 ret = mlx5_tx_burst_single(txq, pkts, pkts_n, &loc, olx);
5038                 /*
5039                  * These returned code checks are supposed
5040                  * to be optimized out due to routine inlining.
5041                  */
5042                 if (ret == MLX5_TXCMP_CODE_EXIT)
5043                         break;
5044                 if (ret == MLX5_TXCMP_CODE_ERROR) {
5045                         txq->stats.oerrors++;
5046                         break;
5047                 }
5048                 if (MLX5_TXOFF_CONFIG(MULTI) &&
5049                     ret == MLX5_TXCMP_CODE_MULTI) {
5050                         /*
5051                          * The multi-segment packet was
5052                          * encountered in the array.
5053                          */
5054                         goto enter_send_multi;
5055                 }
5056                 if (MLX5_TXOFF_CONFIG(TSO) &&
5057                     ret == MLX5_TXCMP_CODE_TSO) {
5058                         /*
5059                          * The single-segment TSO packet was
5060                          * encountered in the array.
5061                          */
5062                         goto enter_send_tso;
5063                 }
5064                 /* We must not get here. Something is going wrong. */
5065                 MLX5_ASSERT(false);
5066                 txq->stats.oerrors++;
5067                 break;
5068         }
5069         /*
5070          * Main Tx loop is completed, do the rest:
5071          * - set completion request if thresholds are reached
5072          * - doorbell the hardware
5073          * - copy the rest of mbufs to elts (if any)
5074          */
5075         MLX5_ASSERT(MLX5_TXOFF_CONFIG(INLINE) ||
5076                     loc.pkts_sent >= loc.pkts_copy);
5077         /* Take a shortcut if nothing is sent. */
5078         if (unlikely(loc.pkts_sent == loc.pkts_loop))
5079                 goto burst_exit;
5080         /* Request CQE generation if limits are reached. */
5081         mlx5_tx_request_completion(txq, &loc, olx);
5082         /*
5083          * Ring QP doorbell immediately after WQE building completion
5084          * to improve latencies. The pure software related data treatment
5085          * can be completed after doorbell. Tx CQEs for this SQ are
5086          * processed in this thread only by the polling.
5087          *
5088          * The rdma core library can map doorbell register in two ways,
5089          * depending on the environment variable "MLX5_SHUT_UP_BF":
5090          *
5091          * - as regular cached memory, the variable is either missing or
5092          *   set to zero. This type of mapping may cause the significant
5093          *   doorbell register writing latency and requires explicit
5094          *   memory write barrier to mitigate this issue and prevent
5095          *   write combining.
5096          *
5097          * - as non-cached memory, the variable is present and set to
5098          *   not "0" value. This type of mapping may cause performance
5099          *   impact under heavy loading conditions but the explicit write
5100          *   memory barrier is not required and it may improve core
5101          *   performance.
5102          *
5103          * - the legacy behaviour (prior 19.08 release) was to use some
5104          *   heuristics to decide whether write memory barrier should
5105          *   be performed. This behavior is supported with specifying
5106          *   tx_db_nc=2, write barrier is skipped if application
5107          *   provides the full recommended burst of packets, it
5108          *   supposes the next packets are coming and the write barrier
5109          *   will be issued on the next burst (after descriptor writing,
5110          *   at least).
5111          */
5112         mlx5_tx_dbrec_cond_wmb(txq, loc.wqe_last, !txq->db_nc &&
5113                         (!txq->db_heu || pkts_n % MLX5_TX_DEFAULT_BURST));
5114         /* Not all of the mbufs may be stored into elts yet. */
5115         part = MLX5_TXOFF_CONFIG(INLINE) ? 0 : loc.pkts_sent - loc.pkts_copy;
5116         if (!MLX5_TXOFF_CONFIG(INLINE) && part) {
5117                 /*
5118                  * There are some single-segment mbufs not stored in elts.
5119                  * It can be only if the last packet was single-segment.
5120                  * The copying is gathered into one place due to it is
5121                  * a good opportunity to optimize that with SIMD.
5122                  * Unfortunately if inlining is enabled the gaps in
5123                  * pointer array may happen due to early freeing of the
5124                  * inlined mbufs.
5125                  */
5126                 mlx5_tx_copy_elts(txq, pkts + loc.pkts_copy, part, olx);
5127                 loc.pkts_copy = loc.pkts_sent;
5128         }
5129         MLX5_ASSERT(txq->elts_s >= (uint16_t)(txq->elts_head - txq->elts_tail));
5130         MLX5_ASSERT(txq->wqe_s >= (uint16_t)(txq->wqe_ci - txq->wqe_pi));
5131         if (pkts_n > loc.pkts_sent) {
5132                 /*
5133                  * If burst size is large there might be no enough CQE
5134                  * fetched from completion queue and no enough resources
5135                  * freed to send all the packets.
5136                  */
5137                 goto send_loop;
5138         }
5139 burst_exit:
5140 #ifdef MLX5_PMD_SOFT_COUNTERS
5141         /* Increment sent packets counter. */
5142         txq->stats.opackets += loc.pkts_sent;
5143 #endif
5144         return loc.pkts_sent;
5145 }
5146
5147 /* Generate routines with Enhanced Multi-Packet Write support. */
5148 MLX5_TXOFF_DECL(full_empw,
5149                 MLX5_TXOFF_CONFIG_FULL | MLX5_TXOFF_CONFIG_EMPW)
5150
5151 MLX5_TXOFF_DECL(none_empw,
5152                 MLX5_TXOFF_CONFIG_NONE | MLX5_TXOFF_CONFIG_EMPW)
5153
5154 MLX5_TXOFF_DECL(md_empw,
5155                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5156
5157 MLX5_TXOFF_DECL(mt_empw,
5158                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5159                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5160
5161 MLX5_TXOFF_DECL(mtsc_empw,
5162                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5163                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5164                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5165
5166 MLX5_TXOFF_DECL(mti_empw,
5167                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5168                 MLX5_TXOFF_CONFIG_INLINE |
5169                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5170
5171 MLX5_TXOFF_DECL(mtv_empw,
5172                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5173                 MLX5_TXOFF_CONFIG_VLAN |
5174                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5175
5176 MLX5_TXOFF_DECL(mtiv_empw,
5177                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5178                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5179                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5180
5181 MLX5_TXOFF_DECL(sc_empw,
5182                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5183                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5184
5185 MLX5_TXOFF_DECL(sci_empw,
5186                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5187                 MLX5_TXOFF_CONFIG_INLINE |
5188                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5189
5190 MLX5_TXOFF_DECL(scv_empw,
5191                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5192                 MLX5_TXOFF_CONFIG_VLAN |
5193                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5194
5195 MLX5_TXOFF_DECL(sciv_empw,
5196                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5197                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5198                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5199
5200 MLX5_TXOFF_DECL(i_empw,
5201                 MLX5_TXOFF_CONFIG_INLINE |
5202                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5203
5204 MLX5_TXOFF_DECL(v_empw,
5205                 MLX5_TXOFF_CONFIG_VLAN |
5206                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5207
5208 MLX5_TXOFF_DECL(iv_empw,
5209                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5210                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5211
5212 /* Generate routines without Enhanced Multi-Packet Write support. */
5213 MLX5_TXOFF_DECL(full,
5214                 MLX5_TXOFF_CONFIG_FULL)
5215
5216 MLX5_TXOFF_DECL(none,
5217                 MLX5_TXOFF_CONFIG_NONE)
5218
5219 MLX5_TXOFF_DECL(md,
5220                 MLX5_TXOFF_CONFIG_METADATA)
5221
5222 MLX5_TXOFF_DECL(mt,
5223                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5224                 MLX5_TXOFF_CONFIG_METADATA)
5225
5226 MLX5_TXOFF_DECL(mtsc,
5227                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5228                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5229                 MLX5_TXOFF_CONFIG_METADATA)
5230
5231 MLX5_TXOFF_DECL(mti,
5232                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5233                 MLX5_TXOFF_CONFIG_INLINE |
5234                 MLX5_TXOFF_CONFIG_METADATA)
5235
5236
5237 MLX5_TXOFF_DECL(mtv,
5238                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5239                 MLX5_TXOFF_CONFIG_VLAN |
5240                 MLX5_TXOFF_CONFIG_METADATA)
5241
5242
5243 MLX5_TXOFF_DECL(mtiv,
5244                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5245                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5246                 MLX5_TXOFF_CONFIG_METADATA)
5247
5248 MLX5_TXOFF_DECL(sc,
5249                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5250                 MLX5_TXOFF_CONFIG_METADATA)
5251
5252 MLX5_TXOFF_DECL(sci,
5253                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5254                 MLX5_TXOFF_CONFIG_INLINE |
5255                 MLX5_TXOFF_CONFIG_METADATA)
5256
5257
5258 MLX5_TXOFF_DECL(scv,
5259                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5260                 MLX5_TXOFF_CONFIG_VLAN |
5261                 MLX5_TXOFF_CONFIG_METADATA)
5262
5263
5264 MLX5_TXOFF_DECL(sciv,
5265                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5266                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5267                 MLX5_TXOFF_CONFIG_METADATA)
5268
5269 MLX5_TXOFF_DECL(i,
5270                 MLX5_TXOFF_CONFIG_INLINE |
5271                 MLX5_TXOFF_CONFIG_METADATA)
5272
5273 MLX5_TXOFF_DECL(v,
5274                 MLX5_TXOFF_CONFIG_VLAN |
5275                 MLX5_TXOFF_CONFIG_METADATA)
5276
5277 MLX5_TXOFF_DECL(iv,
5278                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5279                 MLX5_TXOFF_CONFIG_METADATA)
5280
5281 /* Generate routines with timestamp scheduling. */
5282 MLX5_TXOFF_DECL(full_ts_nompw,
5283                 MLX5_TXOFF_CONFIG_FULL | MLX5_TXOFF_CONFIG_TXPP)
5284
5285 MLX5_TXOFF_DECL(full_ts_nompwi,
5286                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5287                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5288                 MLX5_TXOFF_CONFIG_VLAN | MLX5_TXOFF_CONFIG_METADATA |
5289                 MLX5_TXOFF_CONFIG_TXPP)
5290
5291 MLX5_TXOFF_DECL(full_ts,
5292                 MLX5_TXOFF_CONFIG_FULL | MLX5_TXOFF_CONFIG_TXPP |
5293                 MLX5_TXOFF_CONFIG_EMPW)
5294
5295 MLX5_TXOFF_DECL(full_ts_noi,
5296                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5297                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5298                 MLX5_TXOFF_CONFIG_VLAN | MLX5_TXOFF_CONFIG_METADATA |
5299                 MLX5_TXOFF_CONFIG_TXPP | MLX5_TXOFF_CONFIG_EMPW)
5300
5301 MLX5_TXOFF_DECL(none_ts,
5302                 MLX5_TXOFF_CONFIG_NONE | MLX5_TXOFF_CONFIG_TXPP |
5303                 MLX5_TXOFF_CONFIG_EMPW)
5304
5305 MLX5_TXOFF_DECL(mdi_ts,
5306                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_METADATA |
5307                 MLX5_TXOFF_CONFIG_TXPP | MLX5_TXOFF_CONFIG_EMPW)
5308
5309 MLX5_TXOFF_DECL(mti_ts,
5310                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5311                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_METADATA |
5312                 MLX5_TXOFF_CONFIG_TXPP | MLX5_TXOFF_CONFIG_EMPW)
5313
5314 MLX5_TXOFF_DECL(mtiv_ts,
5315                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5316                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5317                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_TXPP |
5318                 MLX5_TXOFF_CONFIG_EMPW)
5319
5320 /*
5321  * Generate routines with Legacy Multi-Packet Write support.
5322  * This mode is supported by ConnectX-4 Lx only and imposes
5323  * offload limitations, not supported:
5324  *   - ACL/Flows (metadata are becoming meaningless)
5325  *   - WQE Inline headers
5326  *   - SRIOV (E-Switch offloads)
5327  *   - VLAN insertion
5328  *   - tunnel encapsulation/decapsulation
5329  *   - TSO
5330  */
5331 MLX5_TXOFF_DECL(none_mpw,
5332                 MLX5_TXOFF_CONFIG_NONE | MLX5_TXOFF_CONFIG_EMPW |
5333                 MLX5_TXOFF_CONFIG_MPW)
5334
5335 MLX5_TXOFF_DECL(mci_mpw,
5336                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_CSUM |
5337                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_EMPW |
5338                 MLX5_TXOFF_CONFIG_MPW)
5339
5340 MLX5_TXOFF_DECL(mc_mpw,
5341                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_CSUM |
5342                 MLX5_TXOFF_CONFIG_EMPW | MLX5_TXOFF_CONFIG_MPW)
5343
5344 MLX5_TXOFF_DECL(i_mpw,
5345                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_EMPW |
5346                 MLX5_TXOFF_CONFIG_MPW)
5347
5348 /*
5349  * Array of declared and compiled Tx burst function and corresponding
5350  * supported offloads set. The array is used to select the Tx burst
5351  * function for specified offloads set at Tx queue configuration time.
5352  */
5353 const struct {
5354         eth_tx_burst_t func;
5355         unsigned int olx;
5356 } txoff_func[] = {
5357 MLX5_TXOFF_INFO(full_empw,
5358                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5359                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5360                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5361                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5362
5363 MLX5_TXOFF_INFO(none_empw,
5364                 MLX5_TXOFF_CONFIG_NONE | MLX5_TXOFF_CONFIG_EMPW)
5365
5366 MLX5_TXOFF_INFO(md_empw,
5367                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5368
5369 MLX5_TXOFF_INFO(mt_empw,
5370                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5371                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5372
5373 MLX5_TXOFF_INFO(mtsc_empw,
5374                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5375                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5376                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5377
5378 MLX5_TXOFF_INFO(mti_empw,
5379                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5380                 MLX5_TXOFF_CONFIG_INLINE |
5381                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5382
5383 MLX5_TXOFF_INFO(mtv_empw,
5384                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5385                 MLX5_TXOFF_CONFIG_VLAN |
5386                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5387
5388 MLX5_TXOFF_INFO(mtiv_empw,
5389                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5390                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5391                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5392
5393 MLX5_TXOFF_INFO(sc_empw,
5394                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5395                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5396
5397 MLX5_TXOFF_INFO(sci_empw,
5398                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5399                 MLX5_TXOFF_CONFIG_INLINE |
5400                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5401
5402 MLX5_TXOFF_INFO(scv_empw,
5403                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5404                 MLX5_TXOFF_CONFIG_VLAN |
5405                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5406
5407 MLX5_TXOFF_INFO(sciv_empw,
5408                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5409                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5410                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5411
5412 MLX5_TXOFF_INFO(i_empw,
5413                 MLX5_TXOFF_CONFIG_INLINE |
5414                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5415
5416 MLX5_TXOFF_INFO(v_empw,
5417                 MLX5_TXOFF_CONFIG_VLAN |
5418                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5419
5420 MLX5_TXOFF_INFO(iv_empw,
5421                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5422                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_EMPW)
5423
5424 MLX5_TXOFF_INFO(full_ts_nompw,
5425                 MLX5_TXOFF_CONFIG_FULL | MLX5_TXOFF_CONFIG_TXPP)
5426
5427 MLX5_TXOFF_INFO(full_ts_nompwi,
5428                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5429                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5430                 MLX5_TXOFF_CONFIG_VLAN | MLX5_TXOFF_CONFIG_METADATA |
5431                 MLX5_TXOFF_CONFIG_TXPP)
5432
5433 MLX5_TXOFF_INFO(full_ts,
5434                 MLX5_TXOFF_CONFIG_FULL | MLX5_TXOFF_CONFIG_TXPP |
5435                 MLX5_TXOFF_CONFIG_EMPW)
5436
5437 MLX5_TXOFF_INFO(full_ts_noi,
5438                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5439                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5440                 MLX5_TXOFF_CONFIG_VLAN | MLX5_TXOFF_CONFIG_METADATA |
5441                 MLX5_TXOFF_CONFIG_TXPP | MLX5_TXOFF_CONFIG_EMPW)
5442
5443 MLX5_TXOFF_INFO(none_ts,
5444                 MLX5_TXOFF_CONFIG_NONE | MLX5_TXOFF_CONFIG_TXPP |
5445                 MLX5_TXOFF_CONFIG_EMPW)
5446
5447 MLX5_TXOFF_INFO(mdi_ts,
5448                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_METADATA |
5449                 MLX5_TXOFF_CONFIG_TXPP | MLX5_TXOFF_CONFIG_EMPW)
5450
5451 MLX5_TXOFF_INFO(mti_ts,
5452                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5453                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_METADATA |
5454                 MLX5_TXOFF_CONFIG_TXPP | MLX5_TXOFF_CONFIG_EMPW)
5455
5456 MLX5_TXOFF_INFO(mtiv_ts,
5457                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5458                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5459                 MLX5_TXOFF_CONFIG_METADATA | MLX5_TXOFF_CONFIG_TXPP |
5460                 MLX5_TXOFF_CONFIG_EMPW)
5461
5462 MLX5_TXOFF_INFO(full,
5463                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5464                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5465                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5466                 MLX5_TXOFF_CONFIG_METADATA)
5467
5468 MLX5_TXOFF_INFO(none,
5469                 MLX5_TXOFF_CONFIG_NONE)
5470
5471 MLX5_TXOFF_INFO(md,
5472                 MLX5_TXOFF_CONFIG_METADATA)
5473
5474 MLX5_TXOFF_INFO(mt,
5475                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5476                 MLX5_TXOFF_CONFIG_METADATA)
5477
5478 MLX5_TXOFF_INFO(mtsc,
5479                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5480                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5481                 MLX5_TXOFF_CONFIG_METADATA)
5482
5483 MLX5_TXOFF_INFO(mti,
5484                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5485                 MLX5_TXOFF_CONFIG_INLINE |
5486                 MLX5_TXOFF_CONFIG_METADATA)
5487
5488 MLX5_TXOFF_INFO(mtv,
5489                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5490                 MLX5_TXOFF_CONFIG_VLAN |
5491                 MLX5_TXOFF_CONFIG_METADATA)
5492
5493 MLX5_TXOFF_INFO(mtiv,
5494                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_TSO |
5495                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5496                 MLX5_TXOFF_CONFIG_METADATA)
5497
5498 MLX5_TXOFF_INFO(sc,
5499                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5500                 MLX5_TXOFF_CONFIG_METADATA)
5501
5502 MLX5_TXOFF_INFO(sci,
5503                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5504                 MLX5_TXOFF_CONFIG_INLINE |
5505                 MLX5_TXOFF_CONFIG_METADATA)
5506
5507 MLX5_TXOFF_INFO(scv,
5508                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5509                 MLX5_TXOFF_CONFIG_VLAN |
5510                 MLX5_TXOFF_CONFIG_METADATA)
5511
5512 MLX5_TXOFF_INFO(sciv,
5513                 MLX5_TXOFF_CONFIG_SWP | MLX5_TXOFF_CONFIG_CSUM |
5514                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5515                 MLX5_TXOFF_CONFIG_METADATA)
5516
5517 MLX5_TXOFF_INFO(i,
5518                 MLX5_TXOFF_CONFIG_INLINE |
5519                 MLX5_TXOFF_CONFIG_METADATA)
5520
5521 MLX5_TXOFF_INFO(v,
5522                 MLX5_TXOFF_CONFIG_VLAN |
5523                 MLX5_TXOFF_CONFIG_METADATA)
5524
5525 MLX5_TXOFF_INFO(iv,
5526                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_VLAN |
5527                 MLX5_TXOFF_CONFIG_METADATA)
5528
5529 MLX5_TXOFF_INFO(none_mpw,
5530                 MLX5_TXOFF_CONFIG_NONE | MLX5_TXOFF_CONFIG_EMPW |
5531                 MLX5_TXOFF_CONFIG_MPW)
5532
5533 MLX5_TXOFF_INFO(mci_mpw,
5534                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_CSUM |
5535                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_EMPW |
5536                 MLX5_TXOFF_CONFIG_MPW)
5537
5538 MLX5_TXOFF_INFO(mc_mpw,
5539                 MLX5_TXOFF_CONFIG_MULTI | MLX5_TXOFF_CONFIG_CSUM |
5540                 MLX5_TXOFF_CONFIG_EMPW | MLX5_TXOFF_CONFIG_MPW)
5541
5542 MLX5_TXOFF_INFO(i_mpw,
5543                 MLX5_TXOFF_CONFIG_INLINE | MLX5_TXOFF_CONFIG_EMPW |
5544                 MLX5_TXOFF_CONFIG_MPW)
5545 };
5546
5547 /**
5548  * Configure the Tx function to use. The routine checks configured
5549  * Tx offloads for the device and selects appropriate Tx burst
5550  * routine. There are multiple Tx burst routines compiled from
5551  * the same template in the most optimal way for the dedicated
5552  * Tx offloads set.
5553  *
5554  * @param dev
5555  *   Pointer to private data structure.
5556  *
5557  * @return
5558  *   Pointer to selected Tx burst function.
5559  */
5560 eth_tx_burst_t
5561 mlx5_select_tx_function(struct rte_eth_dev *dev)
5562 {
5563         struct mlx5_priv *priv = dev->data->dev_private;
5564         struct mlx5_dev_config *config = &priv->config;
5565         uint64_t tx_offloads = dev->data->dev_conf.txmode.offloads;
5566         unsigned int diff = 0, olx = 0, i, m;
5567
5568         static_assert(MLX5_WQE_SIZE_MAX / MLX5_WSEG_SIZE <=
5569                       MLX5_DSEG_MAX, "invalid WQE max size");
5570         static_assert(MLX5_WQE_CSEG_SIZE == MLX5_WSEG_SIZE,
5571                       "invalid WQE Control Segment size");
5572         static_assert(MLX5_WQE_ESEG_SIZE == MLX5_WSEG_SIZE,
5573                       "invalid WQE Ethernet Segment size");
5574         static_assert(MLX5_WQE_DSEG_SIZE == MLX5_WSEG_SIZE,
5575                       "invalid WQE Data Segment size");
5576         static_assert(MLX5_WQE_SIZE == 4 * MLX5_WSEG_SIZE,
5577                       "invalid WQE size");
5578         MLX5_ASSERT(priv);
5579         if (tx_offloads & DEV_TX_OFFLOAD_MULTI_SEGS) {
5580                 /* We should support Multi-Segment Packets. */
5581                 olx |= MLX5_TXOFF_CONFIG_MULTI;
5582         }
5583         if (tx_offloads & (DEV_TX_OFFLOAD_TCP_TSO |
5584                            DEV_TX_OFFLOAD_VXLAN_TNL_TSO |
5585                            DEV_TX_OFFLOAD_GRE_TNL_TSO |
5586                            DEV_TX_OFFLOAD_IP_TNL_TSO |
5587                            DEV_TX_OFFLOAD_UDP_TNL_TSO)) {
5588                 /* We should support TCP Send Offload. */
5589                 olx |= MLX5_TXOFF_CONFIG_TSO;
5590         }
5591         if (tx_offloads & (DEV_TX_OFFLOAD_IP_TNL_TSO |
5592                            DEV_TX_OFFLOAD_UDP_TNL_TSO |
5593                            DEV_TX_OFFLOAD_OUTER_IPV4_CKSUM)) {
5594                 /* We should support Software Parser for Tunnels. */
5595                 olx |= MLX5_TXOFF_CONFIG_SWP;
5596         }
5597         if (tx_offloads & (DEV_TX_OFFLOAD_IPV4_CKSUM |
5598                            DEV_TX_OFFLOAD_UDP_CKSUM |
5599                            DEV_TX_OFFLOAD_TCP_CKSUM |
5600                            DEV_TX_OFFLOAD_OUTER_IPV4_CKSUM)) {
5601                 /* We should support IP/TCP/UDP Checksums. */
5602                 olx |= MLX5_TXOFF_CONFIG_CSUM;
5603         }
5604         if (tx_offloads & DEV_TX_OFFLOAD_VLAN_INSERT) {
5605                 /* We should support VLAN insertion. */
5606                 olx |= MLX5_TXOFF_CONFIG_VLAN;
5607         }
5608         if (tx_offloads & DEV_TX_OFFLOAD_SEND_ON_TIMESTAMP &&
5609             rte_mbuf_dynflag_lookup
5610                         (RTE_MBUF_DYNFLAG_TX_TIMESTAMP_NAME, NULL) >= 0 &&
5611             rte_mbuf_dynfield_lookup
5612                         (RTE_MBUF_DYNFIELD_TIMESTAMP_NAME, NULL) >= 0) {
5613                 /* Offload configured, dynamic entities registered. */
5614                 olx |= MLX5_TXOFF_CONFIG_TXPP;
5615         }
5616         if (priv->txqs_n && (*priv->txqs)[0]) {
5617                 struct mlx5_txq_data *txd = (*priv->txqs)[0];
5618
5619                 if (txd->inlen_send) {
5620                         /*
5621                          * Check the data inline requirements. Data inline
5622                          * is enabled on per device basis, we can check
5623                          * the first Tx queue only.
5624                          *
5625                          * If device does not support VLAN insertion in WQE
5626                          * and some queues are requested to perform VLAN
5627                          * insertion offload than inline must be enabled.
5628                          */
5629                         olx |= MLX5_TXOFF_CONFIG_INLINE;
5630                 }
5631         }
5632         if (config->mps == MLX5_MPW_ENHANCED &&
5633             config->txq_inline_min <= 0) {
5634                 /*
5635                  * The NIC supports Enhanced Multi-Packet Write
5636                  * and does not require minimal inline data.
5637                  */
5638                 olx |= MLX5_TXOFF_CONFIG_EMPW;
5639         }
5640         if (rte_flow_dynf_metadata_avail()) {
5641                 /* We should support Flow metadata. */
5642                 olx |= MLX5_TXOFF_CONFIG_METADATA;
5643         }
5644         if (config->mps == MLX5_MPW) {
5645                 /*
5646                  * The NIC supports Legacy Multi-Packet Write.
5647                  * The MLX5_TXOFF_CONFIG_MPW controls the
5648                  * descriptor building method in combination
5649                  * with MLX5_TXOFF_CONFIG_EMPW.
5650                  */
5651                 if (!(olx & (MLX5_TXOFF_CONFIG_TSO |
5652                              MLX5_TXOFF_CONFIG_SWP |
5653                              MLX5_TXOFF_CONFIG_VLAN |
5654                              MLX5_TXOFF_CONFIG_METADATA)))
5655                         olx |= MLX5_TXOFF_CONFIG_EMPW |
5656                                MLX5_TXOFF_CONFIG_MPW;
5657         }
5658         /*
5659          * Scan the routines table to find the minimal
5660          * satisfying routine with requested offloads.
5661          */
5662         m = RTE_DIM(txoff_func);
5663         for (i = 0; i < RTE_DIM(txoff_func); i++) {
5664                 unsigned int tmp;
5665
5666                 tmp = txoff_func[i].olx;
5667                 if (tmp == olx) {
5668                         /* Meets requested offloads exactly.*/
5669                         m = i;
5670                         break;
5671                 }
5672                 if ((tmp & olx) != olx) {
5673                         /* Does not meet requested offloads at all. */
5674                         continue;
5675                 }
5676                 if ((olx ^ tmp) & MLX5_TXOFF_CONFIG_MPW)
5677                         /* Do not enable legacy MPW if not configured. */
5678                         continue;
5679                 if ((olx ^ tmp) & MLX5_TXOFF_CONFIG_EMPW)
5680                         /* Do not enable eMPW if not configured. */
5681                         continue;
5682                 if ((olx ^ tmp) & MLX5_TXOFF_CONFIG_INLINE)
5683                         /* Do not enable inlining if not configured. */
5684                         continue;
5685                 if ((olx ^ tmp) & MLX5_TXOFF_CONFIG_TXPP)
5686                         /* Do not enable scheduling if not configured. */
5687                         continue;
5688                 /*
5689                  * Some routine meets the requirements.
5690                  * Check whether it has minimal amount
5691                  * of not requested offloads.
5692                  */
5693                 tmp = __builtin_popcountl(tmp & ~olx);
5694                 if (m >= RTE_DIM(txoff_func) || tmp < diff) {
5695                         /* First or better match, save and continue. */
5696                         m = i;
5697                         diff = tmp;
5698                         continue;
5699                 }
5700                 if (tmp == diff) {
5701                         tmp = txoff_func[i].olx ^ txoff_func[m].olx;
5702                         if (__builtin_ffsl(txoff_func[i].olx & ~tmp) <
5703                             __builtin_ffsl(txoff_func[m].olx & ~tmp)) {
5704                                 /* Lighter not requested offload. */
5705                                 m = i;
5706                         }
5707                 }
5708         }
5709         if (m >= RTE_DIM(txoff_func)) {
5710                 DRV_LOG(DEBUG, "port %u has no selected Tx function"
5711                                " for requested offloads %04X",
5712                                 dev->data->port_id, olx);
5713                 return NULL;
5714         }
5715         DRV_LOG(DEBUG, "port %u has selected Tx function"
5716                        " supporting offloads %04X/%04X",
5717                         dev->data->port_id, olx, txoff_func[m].olx);
5718         if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_MULTI)
5719                 DRV_LOG(DEBUG, "\tMULTI (multi segment)");
5720         if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_TSO)
5721                 DRV_LOG(DEBUG, "\tTSO   (TCP send offload)");
5722         if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_SWP)
5723                 DRV_LOG(DEBUG, "\tSWP   (software parser)");
5724         if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_CSUM)
5725                 DRV_LOG(DEBUG, "\tCSUM  (checksum offload)");
5726         if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_INLINE)
5727                 DRV_LOG(DEBUG, "\tINLIN (inline data)");
5728         if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_VLAN)
5729                 DRV_LOG(DEBUG, "\tVLANI (VLAN insertion)");
5730         if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_METADATA)
5731                 DRV_LOG(DEBUG, "\tMETAD (tx Flow metadata)");
5732         if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_TXPP)
5733                 DRV_LOG(DEBUG, "\tMETAD (tx Scheduling)");
5734         if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_EMPW) {
5735                 if (txoff_func[m].olx & MLX5_TXOFF_CONFIG_MPW)
5736                         DRV_LOG(DEBUG, "\tMPW   (Legacy MPW)");
5737                 else
5738                         DRV_LOG(DEBUG, "\tEMPW  (Enhanced MPW)");
5739         }
5740         return txoff_func[m].func;
5741 }
5742
5743 /**
5744  * DPDK callback to get the TX queue information
5745  *
5746  * @param dev
5747  *   Pointer to the device structure.
5748  *
5749  * @param tx_queue_id
5750  *   Tx queue identificator.
5751  *
5752  * @param qinfo
5753  *   Pointer to the TX queue information structure.
5754  *
5755  * @return
5756  *   None.
5757  */
5758
5759 void
5760 mlx5_txq_info_get(struct rte_eth_dev *dev, uint16_t tx_queue_id,
5761                   struct rte_eth_txq_info *qinfo)
5762 {
5763         struct mlx5_priv *priv = dev->data->dev_private;
5764         struct mlx5_txq_data *txq = (*priv->txqs)[tx_queue_id];
5765         struct mlx5_txq_ctrl *txq_ctrl =
5766                         container_of(txq, struct mlx5_txq_ctrl, txq);
5767
5768         if (!txq)
5769                 return;
5770         qinfo->nb_desc = txq->elts_s;
5771         qinfo->conf.tx_thresh.pthresh = 0;
5772         qinfo->conf.tx_thresh.hthresh = 0;
5773         qinfo->conf.tx_thresh.wthresh = 0;
5774         qinfo->conf.tx_rs_thresh = 0;
5775         qinfo->conf.tx_free_thresh = 0;
5776         qinfo->conf.tx_deferred_start = txq_ctrl ? 0 : 1;
5777         qinfo->conf.offloads = dev->data->dev_conf.txmode.offloads;
5778 }
5779
5780 /**
5781  * DPDK callback to get the TX packet burst mode information
5782  *
5783  * @param dev
5784  *   Pointer to the device structure.
5785  *
5786  * @param tx_queue_id
5787  *   Tx queue identificatior.
5788  *
5789  * @param mode
5790  *   Pointer to the burts mode information.
5791  *
5792  * @return
5793  *   0 as success, -EINVAL as failure.
5794  */
5795
5796 int
5797 mlx5_tx_burst_mode_get(struct rte_eth_dev *dev,
5798                        uint16_t tx_queue_id __rte_unused,
5799                        struct rte_eth_burst_mode *mode)
5800 {
5801         eth_tx_burst_t pkt_burst = dev->tx_pkt_burst;
5802         unsigned int i, olx;
5803
5804         for (i = 0; i < RTE_DIM(txoff_func); i++) {
5805                 if (pkt_burst == txoff_func[i].func) {
5806                         olx = txoff_func[i].olx;
5807                         snprintf(mode->info, sizeof(mode->info),
5808                                  "%s%s%s%s%s%s%s%s%s",
5809                                  (olx & MLX5_TXOFF_CONFIG_EMPW) ?
5810                                  ((olx & MLX5_TXOFF_CONFIG_MPW) ?
5811                                  "Legacy MPW" : "Enhanced MPW") : "No MPW",
5812                                  (olx & MLX5_TXOFF_CONFIG_MULTI) ?
5813                                  " + MULTI" : "",
5814                                  (olx & MLX5_TXOFF_CONFIG_TSO) ?
5815                                  " + TSO" : "",
5816                                  (olx & MLX5_TXOFF_CONFIG_SWP) ?
5817                                  " + SWP" : "",
5818                                  (olx & MLX5_TXOFF_CONFIG_CSUM) ?
5819                                  "  + CSUM" : "",
5820                                  (olx & MLX5_TXOFF_CONFIG_INLINE) ?
5821                                  " + INLINE" : "",
5822                                  (olx & MLX5_TXOFF_CONFIG_VLAN) ?
5823                                  " + VLAN" : "",
5824                                  (olx & MLX5_TXOFF_CONFIG_METADATA) ?
5825                                  " + METADATA" : "",
5826                                  (olx & MLX5_TXOFF_CONFIG_TXPP) ?
5827                                  " + TXPP" : "");
5828                         return 0;
5829                 }
5830         }
5831         return -EINVAL;
5832 }