drivers/net/mlx5/mlx5_rxtx.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2015 6WIND S.A.
   5  *   Copyright 2015 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <assert.h>
  35 #include <stdint.h>
  36 #include <string.h>
  37 #include <stdlib.h>
  38
  39 /* Verbs header. */
  40 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  41 #ifdef PEDANTIC
  42 #pragma GCC diagnostic ignored "-Wpedantic"
  43 #endif
  44 #include <infiniband/verbs.h>
  45 #include <infiniband/mlx5_hw.h>
  46 #include <infiniband/arch.h>
  47 #ifdef PEDANTIC
  48 #pragma GCC diagnostic error "-Wpedantic"
  49 #endif
  50
  51 /* DPDK headers don't like -pedantic. */
  52 #ifdef PEDANTIC
  53 #pragma GCC diagnostic ignored "-Wpedantic"
  54 #endif
  55 #include <rte_mbuf.h>
  56 #include <rte_mempool.h>
  57 #include <rte_prefetch.h>
  58 #include <rte_common.h>
  59 #include <rte_branch_prediction.h>
  60 #include <rte_ether.h>
  61 #ifdef PEDANTIC
  62 #pragma GCC diagnostic error "-Wpedantic"
  63 #endif
  64
  65 #include "mlx5.h"
  66 #include "mlx5_utils.h"
  67 #include "mlx5_rxtx.h"
  68 #include "mlx5_autoconf.h"
  69 #include "mlx5_defs.h"
  70 #include "mlx5_prm.h"
  71
  72 static inline int
  73 check_cqe(volatile struct mlx5_cqe *cqe,
  74           unsigned int cqes_n, const uint16_t ci)
  75           __attribute__((always_inline));
  76
  77 static inline void
  78 txq_complete(struct txq *txq) __attribute__((always_inline));
  79
  80 static inline uint32_t
  81 txq_mp2mr(struct txq *txq, struct rte_mempool *mp)
  82         __attribute__((always_inline));
  83
  84 static inline void
  85 mlx5_tx_dbrec(struct txq *txq, volatile struct mlx5_wqe *wqe)
  86         __attribute__((always_inline));
  87
  88 static inline uint32_t
  89 rxq_cq_to_pkt_type(volatile struct mlx5_cqe *cqe)
  90         __attribute__((always_inline));
  91
  92 static inline int
  93 mlx5_rx_poll_len(struct rxq *rxq, volatile struct mlx5_cqe *cqe,
  94                  uint16_t cqe_cnt, uint32_t *rss_hash)
  95                  __attribute__((always_inline));
  96
  97 static inline uint32_t
  98 rxq_cq_to_ol_flags(struct rxq *rxq, volatile struct mlx5_cqe *cqe)
  99                    __attribute__((always_inline));
 100
 101 #ifndef NDEBUG
 102
 103 /**
 104  * Verify or set magic value in CQE.
 105  *
 106  * @param cqe
 107  *   Pointer to CQE.
 108  *
 109  * @return
 110  *   0 the first time.
 111  */
 112 static inline int
 113 check_cqe_seen(volatile struct mlx5_cqe *cqe)
 114 {
 115         static const uint8_t magic[] = "seen";
 116         volatile uint8_t (*buf)[sizeof(cqe->rsvd0)] = &cqe->rsvd0;
 117         int ret = 1;
 118         unsigned int i;
 119
 120         for (i = 0; i < sizeof(magic) && i < sizeof(*buf); ++i)
 121                 if (!ret || (*buf)[i] != magic[i]) {
 122                         ret = 0;
 123                         (*buf)[i] = magic[i];
 124                 }
 125         return ret;
 126 }
 127
 128 #endif /* NDEBUG */
 129
 130 /**
 131  * Check whether CQE is valid.
 132  *
 133  * @param cqe
 134  *   Pointer to CQE.
 135  * @param cqes_n
 136  *   Size of completion queue.
 137  * @param ci
 138  *   Consumer index.
 139  *
 140  * @return
 141  *   0 on success, 1 on failure.
 142  */
 143 static inline int
 144 check_cqe(volatile struct mlx5_cqe *cqe,
 145           unsigned int cqes_n, const uint16_t ci)
 146 {
 147         uint16_t idx = ci & cqes_n;
 148         uint8_t op_own = cqe->op_own;
 149         uint8_t op_owner = MLX5_CQE_OWNER(op_own);
 150         uint8_t op_code = MLX5_CQE_OPCODE(op_own);
 151
 152         if (unlikely((op_owner != (!!(idx))) || (op_code == MLX5_CQE_INVALID)))
 153                 return 1; /* No CQE. */
 154 #ifndef NDEBUG
 155         if ((op_code == MLX5_CQE_RESP_ERR) ||
 156             (op_code == MLX5_CQE_REQ_ERR)) {
 157                 volatile struct mlx5_err_cqe *err_cqe = (volatile void *)cqe;
 158                 uint8_t syndrome = err_cqe->syndrome;
 159
 160                 if ((syndrome == MLX5_CQE_SYNDROME_LOCAL_LENGTH_ERR) ||
 161                     (syndrome == MLX5_CQE_SYNDROME_REMOTE_ABORTED_ERR))
 162                         return 0;
 163                 if (!check_cqe_seen(cqe))
 164                         ERROR("unexpected CQE error %u (0x%02x)"
 165                               " syndrome 0x%02x",
 166                               op_code, op_code, syndrome);
 167                 return 1;
 168         } else if ((op_code != MLX5_CQE_RESP_SEND) &&
 169                    (op_code != MLX5_CQE_REQ)) {
 170                 if (!check_cqe_seen(cqe))
 171                         ERROR("unexpected CQE opcode %u (0x%02x)",
 172                               op_code, op_code);
 173                 return 1;
 174         }
 175 #endif /* NDEBUG */
 176         return 0;
 177 }
 178
 179 /**
 180  * Return the address of the WQE.
 181  *
 182  * @param txq
 183  *   Pointer to TX queue structure.
 184  * @param  wqe_ci
 185  *   WQE consumer index.
 186  *
 187  * @return
 188  *   WQE address.
 189  */
 190 static inline uintptr_t *
 191 tx_mlx5_wqe(struct txq *txq, uint16_t ci)
 192 {
 193         ci &= ((1 << txq->wqe_n) - 1);
 194         return (uintptr_t *)((uintptr_t)txq->wqes + ci * MLX5_WQE_SIZE);
 195 }
 196
 197 /**
 198  * Manage TX completions.
 199  *
 200  * When sending a burst, mlx5_tx_burst() posts several WRs.
 201  *
 202  * @param txq
 203  *   Pointer to TX queue structure.
 204  */
 205 static inline void
 206 txq_complete(struct txq *txq)
 207 {
 208         const unsigned int elts_n = 1 << txq->elts_n;
 209         const unsigned int cqe_n = 1 << txq->cqe_n;
 210         const unsigned int cqe_cnt = cqe_n - 1;
 211         uint16_t elts_free = txq->elts_tail;
 212         uint16_t elts_tail;
 213         uint16_t cq_ci = txq->cq_ci;
 214         volatile struct mlx5_cqe *cqe = NULL;
 215         volatile struct mlx5_wqe_ctrl *ctrl;
 216
 217         do {
 218                 volatile struct mlx5_cqe *tmp;
 219
 220                 tmp = &(*txq->cqes)[cq_ci & cqe_cnt];
 221                 if (check_cqe(tmp, cqe_n, cq_ci))
 222                         break;
 223                 cqe = tmp;
 224 #ifndef NDEBUG
 225                 if (MLX5_CQE_FORMAT(cqe->op_own) == MLX5_COMPRESSED) {
 226                         if (!check_cqe_seen(cqe))
 227                                 ERROR("unexpected compressed CQE, TX stopped");
 228                         return;
 229                 }
 230                 if ((MLX5_CQE_OPCODE(cqe->op_own) == MLX5_CQE_RESP_ERR) ||
 231                     (MLX5_CQE_OPCODE(cqe->op_own) == MLX5_CQE_REQ_ERR)) {
 232                         if (!check_cqe_seen(cqe))
 233                                 ERROR("unexpected error CQE, TX stopped");
 234                         return;
 235                 }
 236 #endif /* NDEBUG */
 237                 ++cq_ci;
 238         } while (1);
 239         if (unlikely(cqe == NULL))
 240                 return;
 241         ctrl = (volatile struct mlx5_wqe_ctrl *)
 242                 tx_mlx5_wqe(txq, ntohs(cqe->wqe_counter));
 243         elts_tail = ctrl->ctrl3;
 244         assert(elts_tail < (1 << txq->wqe_n));
 245         /* Free buffers. */
 246         while (elts_free != elts_tail) {
 247                 struct rte_mbuf *elt = (*txq->elts)[elts_free];
 248                 unsigned int elts_free_next =
 249                         (elts_free + 1) & (elts_n - 1);
 250                 struct rte_mbuf *elt_next = (*txq->elts)[elts_free_next];
 251
 252 #ifndef NDEBUG
 253                 /* Poisoning. */
 254                 memset(&(*txq->elts)[elts_free],
 255                        0x66,
 256                        sizeof((*txq->elts)[elts_free]));
 257 #endif
 258                 RTE_MBUF_PREFETCH_TO_FREE(elt_next);
 259                 /* Only one segment needs to be freed. */
 260                 rte_pktmbuf_free_seg(elt);
 261                 elts_free = elts_free_next;
 262         }
 263         txq->cq_ci = cq_ci;
 264         txq->elts_tail = elts_tail;
 265         /* Update the consumer index. */
 266         rte_wmb();
 267         *txq->cq_db = htonl(cq_ci);
 268 }
 269
 270 /**
 271  * Get Memory Pool (MP) from mbuf. If mbuf is indirect, the pool from which
 272  * the cloned mbuf is allocated is returned instead.
 273  *
 274  * @param buf
 275  *   Pointer to mbuf.
 276  *
 277  * @return
 278  *   Memory pool where data is located for given mbuf.
 279  */
 280 static struct rte_mempool *
 281 txq_mb2mp(struct rte_mbuf *buf)
 282 {
 283         if (unlikely(RTE_MBUF_INDIRECT(buf)))
 284                 return rte_mbuf_from_indirect(buf)->pool;
 285         return buf->pool;
 286 }
 287
 288 /**
 289  * Get Memory Region (MR) <-> Memory Pool (MP) association from txq->mp2mr[].
 290  * Add MP to txq->mp2mr[] if it's not registered yet. If mp2mr[] is full,
 291  * remove an entry first.
 292  *
 293  * @param txq
 294  *   Pointer to TX queue structure.
 295  * @param[in] mp
 296  *   Memory Pool for which a Memory Region lkey must be returned.
 297  *
 298  * @return
 299  *   mr->lkey on success, (uint32_t)-1 on failure.
 300  */
 301 static inline uint32_t
 302 txq_mp2mr(struct txq *txq, struct rte_mempool *mp)
 303 {
 304         unsigned int i;
 305         uint32_t lkey = (uint32_t)-1;
 306
 307         for (i = 0; (i != RTE_DIM(txq->mp2mr)); ++i) {
 308                 if (unlikely(txq->mp2mr[i].mp == NULL)) {
 309                         /* Unknown MP, add a new MR for it. */
 310                         break;
 311                 }
 312                 if (txq->mp2mr[i].mp == mp) {
 313                         assert(txq->mp2mr[i].lkey != (uint32_t)-1);
 314                         assert(htonl(txq->mp2mr[i].mr->lkey) ==
 315                                txq->mp2mr[i].lkey);
 316                         lkey = txq->mp2mr[i].lkey;
 317                         break;
 318                 }
 319         }
 320         if (unlikely(lkey == (uint32_t)-1))
 321                 lkey = txq_mp2mr_reg(txq, mp, i);
 322         return lkey;
 323 }
 324
 325 /**
 326  * Ring TX queue doorbell.
 327  *
 328  * @param txq
 329  *   Pointer to TX queue structure.
 330  * @param wqe
 331  *   Pointer to the last WQE posted in the NIC.
 332  */
 333 static inline void
 334 mlx5_tx_dbrec(struct txq *txq, volatile struct mlx5_wqe *wqe)
 335 {
 336         uint64_t *dst = (uint64_t *)((uintptr_t)txq->bf_reg);
 337         volatile uint64_t *src = ((volatile uint64_t *)wqe);
 338
 339         rte_wmb();
 340         *txq->qp_db = htonl(txq->wqe_ci);
 341         /* Ensure ordering between DB record and BF copy. */
 342         rte_wmb();
 343         *dst = *src;
 344 }
 345
 346 /**
 347  * DPDK callback for TX.
 348  *
 349  * @param dpdk_txq
 350  *   Generic pointer to TX queue structure.
 351  * @param[in] pkts
 352  *   Packets to transmit.
 353  * @param pkts_n
 354  *   Number of packets in array.
 355  *
 356  * @return
 357  *   Number of packets successfully transmitted (<= pkts_n).
 358  */
 359 uint16_t
 360 mlx5_tx_burst(void *dpdk_txq, struct rte_mbuf **pkts, uint16_t pkts_n)
 361 {
 362         struct txq *txq = (struct txq *)dpdk_txq;
 363         uint16_t elts_head = txq->elts_head;
 364         const unsigned int elts_n = 1 << txq->elts_n;
 365         unsigned int i = 0;
 366         unsigned int j = 0;
 367         unsigned int max;
 368         unsigned int comp;
 369         volatile struct mlx5_wqe_v *wqe = NULL;
 370         unsigned int segs_n = 0;
 371         struct rte_mbuf *buf = NULL;
 372         uint8_t *raw;
 373
 374         if (unlikely(!pkts_n))
 375                 return 0;
 376         /* Prefetch first packet cacheline. */
 377         rte_prefetch0(*pkts);
 378         /* Start processing. */
 379         txq_complete(txq);
 380         max = (elts_n - (elts_head - txq->elts_tail));
 381         if (max > elts_n)
 382                 max -= elts_n;
 383         do {
 384                 volatile rte_v128u32_t *dseg = NULL;
 385                 uint32_t length;
 386                 unsigned int ds = 0;
 387                 uintptr_t addr;
 388                 uint64_t naddr;
 389                 uint16_t pkt_inline_sz = MLX5_WQE_DWORD_SIZE;
 390                 uint16_t ehdr;
 391                 uint8_t cs_flags = 0;
 392 #ifdef MLX5_PMD_SOFT_COUNTERS
 393                 uint32_t total_length = 0;
 394 #endif
 395
 396                 /* first_seg */
 397                 buf = *(pkts++);
 398                 segs_n = buf->nb_segs;
 399                 /*
 400                  * Make sure there is enough room to store this packet and
 401                  * that one ring entry remains unused.
 402                  */
 403                 assert(segs_n);
 404                 if (max < segs_n + 1)
 405                         break;
 406                 max -= segs_n;
 407                 --segs_n;
 408                 if (!segs_n)
 409                         --pkts_n;
 410                 wqe = (volatile struct mlx5_wqe_v *)
 411                         tx_mlx5_wqe(txq, txq->wqe_ci);
 412                 rte_prefetch0(tx_mlx5_wqe(txq, txq->wqe_ci + 1));
 413                 if (pkts_n > 1)
 414                         rte_prefetch0(*pkts);
 415                 addr = rte_pktmbuf_mtod(buf, uintptr_t);
 416                 length = DATA_LEN(buf);
 417                 ehdr = (((uint8_t *)addr)[1] << 8) |
 418                        ((uint8_t *)addr)[0];
 419 #ifdef MLX5_PMD_SOFT_COUNTERS
 420                 total_length = length;
 421 #endif
 422                 assert(length >= MLX5_WQE_DWORD_SIZE);
 423                 /* Update element. */
 424                 (*txq->elts)[elts_head] = buf;
 425                 elts_head = (elts_head + 1) & (elts_n - 1);
 426                 /* Prefetch next buffer data. */
 427                 if (pkts_n > 1) {
 428                         volatile void *pkt_addr;
 429
 430                         pkt_addr = rte_pktmbuf_mtod(*pkts, volatile void *);
 431                         rte_prefetch0(pkt_addr);
 432                 }
 433                 /* Should we enable HW CKSUM offload */
 434                 if (buf->ol_flags &
 435                     (PKT_TX_IP_CKSUM | PKT_TX_TCP_CKSUM | PKT_TX_UDP_CKSUM)) {
 436                         cs_flags = MLX5_ETH_WQE_L3_CSUM | MLX5_ETH_WQE_L4_CSUM;
 437                 }
 438                 raw = ((uint8_t *)(uintptr_t)wqe) + 2 * MLX5_WQE_DWORD_SIZE;
 439                 /*
 440                  * Start by copying the Ethernet header minus the first two
 441                  * bytes which will be appended at the end of the Ethernet
 442                  * segment.
 443                  */
 444                 memcpy((uint8_t *)raw, ((uint8_t *)addr) + 2, 16);
 445                 length -= MLX5_WQE_DWORD_SIZE;
 446                 addr += MLX5_WQE_DWORD_SIZE;
 447                 /* Replace the Ethernet type by the VLAN if necessary. */
 448                 if (buf->ol_flags & PKT_TX_VLAN_PKT) {
 449                         uint32_t vlan = htonl(0x81000000 | buf->vlan_tci);
 450
 451                         memcpy((uint8_t *)(raw + MLX5_WQE_DWORD_SIZE - 2 -
 452                                            sizeof(vlan)),
 453                                &vlan, sizeof(vlan));
 454                         addr -= sizeof(vlan);
 455                         length += sizeof(vlan);
 456                 }
 457                 /* Inline if enough room. */
 458                 if (txq->max_inline != 0) {
 459                         uintptr_t end = (uintptr_t)
 460                                 (((uintptr_t)txq->wqes) +
 461                                  (1 << txq->wqe_n) * MLX5_WQE_SIZE);
 462                         uint16_t max_inline =
 463                                 txq->max_inline * RTE_CACHE_LINE_SIZE;
 464                         uint16_t room;
 465
 466                         /*
 467                          * raw starts two bytes before the boundary to
 468                          * continue the above copy of packet data.
 469                          */
 470                         raw += MLX5_WQE_DWORD_SIZE - 2;
 471                         room = end - (uintptr_t)raw;
 472                         if (room > max_inline) {
 473                                 uintptr_t addr_end = (addr + max_inline) &
 474                                         ~(RTE_CACHE_LINE_SIZE - 1);
 475                                 uint16_t copy_b = ((addr_end - addr) > length) ?
 476                                                   length :
 477                                                   (addr_end - addr);
 478
 479                                 rte_memcpy((void *)raw, (void *)addr, copy_b);
 480                                 addr += copy_b;
 481                                 length -= copy_b;
 482                                 pkt_inline_sz += copy_b;
 483                                 /* Sanity check. */
 484                                 assert(addr <= addr_end);
 485                         }
 486                         /*
 487                          * 2 DWORDs consumed by the WQE header + 1 DSEG +
 488                          * the size of the inline part of the packet.
 489                          */
 490                         ds = 2 + MLX5_WQE_DS(pkt_inline_sz - 2);
 491                         if (length > 0) {
 492                                 dseg = (volatile rte_v128u32_t *)
 493                                         ((uintptr_t)wqe +
 494                                          (ds * MLX5_WQE_DWORD_SIZE));
 495                                 if ((uintptr_t)dseg >= end)
 496                                         dseg = (volatile rte_v128u32_t *)
 497                                                txq->wqes;
 498                                 goto use_dseg;
 499                         } else if (!segs_n) {
 500                                 goto next_pkt;
 501                         } else {
 502                                 goto next_seg;
 503                         }
 504                 } else {
 505                         /*
 506                          * No inline has been done in the packet, only the
 507                          * Ethernet Header as been stored.
 508                          */
 509                         dseg = (volatile rte_v128u32_t *)
 510                                 ((uintptr_t)wqe + (3 * MLX5_WQE_DWORD_SIZE));
 511                         ds = 3;
 512 use_dseg:
 513                         /* Add the remaining packet as a simple ds. */
 514                         naddr = htonll(addr);
 515                         *dseg = (rte_v128u32_t){
 516                                 htonl(length),
 517                                 txq_mp2mr(txq, txq_mb2mp(buf)),
 518                                 naddr,
 519                                 naddr >> 32,
 520                         };
 521                         ++ds;
 522                         if (!segs_n)
 523                                 goto next_pkt;
 524                 }
 525 next_seg:
 526                 assert(buf);
 527                 assert(ds);
 528                 assert(wqe);
 529                 /*
 530                  * Spill on next WQE when the current one does not have
 531                  * enough room left. Size of WQE must a be a multiple
 532                  * of data segment size.
 533                  */
 534                 assert(!(MLX5_WQE_SIZE % MLX5_WQE_DWORD_SIZE));
 535                 if (!(ds % (MLX5_WQE_SIZE / MLX5_WQE_DWORD_SIZE))) {
 536                         unsigned int n = (txq->wqe_ci + ((ds + 3) / 4)) &
 537                                 ((1 << txq->wqe_n) - 1);
 538
 539                         dseg = (volatile rte_v128u32_t *)
 540                                tx_mlx5_wqe(txq, n);
 541                         rte_prefetch0(tx_mlx5_wqe(txq, n + 1));
 542                 } else {
 543                         ++dseg;
 544                 }
 545                 ++ds;
 546                 buf = buf->next;
 547                 assert(buf);
 548                 length = DATA_LEN(buf);
 549 #ifdef MLX5_PMD_SOFT_COUNTERS
 550                 total_length += length;
 551 #endif
 552                 /* Store segment information. */
 553                 naddr = htonll(rte_pktmbuf_mtod(buf, uintptr_t));
 554                 *dseg = (rte_v128u32_t){
 555                         htonl(length),
 556                         txq_mp2mr(txq, txq_mb2mp(buf)),
 557                         naddr,
 558                         naddr >> 32,
 559                 };
 560                 (*txq->elts)[elts_head] = buf;
 561                 elts_head = (elts_head + 1) & (elts_n - 1);
 562                 ++j;
 563                 --segs_n;
 564                 if (segs_n)
 565                         goto next_seg;
 566                 else
 567                         --pkts_n;
 568 next_pkt:
 569                 ++i;
 570                 /* Initialize known and common part of the WQE structure. */
 571                 wqe->ctrl = (rte_v128u32_t){
 572                         htonl((txq->wqe_ci << 8) | MLX5_OPCODE_SEND),
 573                         htonl(txq->qp_num_8s | ds),
 574                         0,
 575                         0,
 576                 };
 577                 wqe->eseg = (rte_v128u32_t){
 578                         0,
 579                         cs_flags,
 580                         0,
 581                         (ehdr << 16) | htons(pkt_inline_sz),
 582                 };
 583                 txq->wqe_ci += (ds + 3) / 4;
 584 #ifdef MLX5_PMD_SOFT_COUNTERS
 585                 /* Increment sent bytes counter. */
 586                 txq->stats.obytes += total_length;
 587 #endif
 588         } while (pkts_n);
 589         /* Take a shortcut if nothing must be sent. */
 590         if (unlikely(i == 0))
 591                 return 0;
 592         /* Check whether completion threshold has been reached. */
 593         comp = txq->elts_comp + i + j;
 594         if (comp >= MLX5_TX_COMP_THRESH) {
 595                 volatile struct mlx5_wqe_ctrl *w =
 596                         (volatile struct mlx5_wqe_ctrl *)wqe;
 597
 598                 /* Request completion on last WQE. */
 599                 w->ctrl2 = htonl(8);
 600                 /* Save elts_head in unused "immediate" field of WQE. */
 601                 w->ctrl3 = elts_head;
 602                 txq->elts_comp = 0;
 603         } else {
 604                 txq->elts_comp = comp;
 605         }
 606 #ifdef MLX5_PMD_SOFT_COUNTERS
 607         /* Increment sent packets counter. */
 608         txq->stats.opackets += i;
 609 #endif
 610         /* Ring QP doorbell. */
 611         mlx5_tx_dbrec(txq, (volatile struct mlx5_wqe *)wqe);
 612         txq->elts_head = elts_head;
 613         return i;
 614 }
 615
 616 /**
 617  * Open a MPW session.
 618  *
 619  * @param txq
 620  *   Pointer to TX queue structure.
 621  * @param mpw
 622  *   Pointer to MPW session structure.
 623  * @param length
 624  *   Packet length.
 625  */
 626 static inline void
 627 mlx5_mpw_new(struct txq *txq, struct mlx5_mpw *mpw, uint32_t length)
 628 {
 629         uint16_t idx = txq->wqe_ci & ((1 << txq->wqe_n) - 1);
 630         volatile struct mlx5_wqe_data_seg (*dseg)[MLX5_MPW_DSEG_MAX] =
 631                 (volatile struct mlx5_wqe_data_seg (*)[])
 632                 tx_mlx5_wqe(txq, idx + 1);
 633
 634         mpw->state = MLX5_MPW_STATE_OPENED;
 635         mpw->pkts_n = 0;
 636         mpw->len = length;
 637         mpw->total_len = 0;
 638         mpw->wqe = (volatile struct mlx5_wqe *)tx_mlx5_wqe(txq, idx);
 639         mpw->wqe->eseg.mss = htons(length);
 640         mpw->wqe->eseg.inline_hdr_sz = 0;
 641         mpw->wqe->eseg.rsvd0 = 0;
 642         mpw->wqe->eseg.rsvd1 = 0;
 643         mpw->wqe->eseg.rsvd2 = 0;
 644         mpw->wqe->ctrl[0] = htonl((MLX5_OPC_MOD_MPW << 24) |
 645                                   (txq->wqe_ci << 8) | MLX5_OPCODE_TSO);
 646         mpw->wqe->ctrl[2] = 0;
 647         mpw->wqe->ctrl[3] = 0;
 648         mpw->data.dseg[0] = (volatile struct mlx5_wqe_data_seg *)
 649                 (((uintptr_t)mpw->wqe) + (2 * MLX5_WQE_DWORD_SIZE));
 650         mpw->data.dseg[1] = (volatile struct mlx5_wqe_data_seg *)
 651                 (((uintptr_t)mpw->wqe) + (3 * MLX5_WQE_DWORD_SIZE));
 652         mpw->data.dseg[2] = &(*dseg)[0];
 653         mpw->data.dseg[3] = &(*dseg)[1];
 654         mpw->data.dseg[4] = &(*dseg)[2];
 655 }
 656
 657 /**
 658  * Close a MPW session.
 659  *
 660  * @param txq
 661  *   Pointer to TX queue structure.
 662  * @param mpw
 663  *   Pointer to MPW session structure.
 664  */
 665 static inline void
 666 mlx5_mpw_close(struct txq *txq, struct mlx5_mpw *mpw)
 667 {
 668         unsigned int num = mpw->pkts_n;
 669
 670         /*
 671          * Store size in multiple of 16 bytes. Control and Ethernet segments
 672          * count as 2.
 673          */
 674         mpw->wqe->ctrl[1] = htonl(txq->qp_num_8s | (2 + num));
 675         mpw->state = MLX5_MPW_STATE_CLOSED;
 676         if (num < 3)
 677                 ++txq->wqe_ci;
 678         else
 679                 txq->wqe_ci += 2;
 680         rte_prefetch0(tx_mlx5_wqe(txq, txq->wqe_ci));
 681         rte_prefetch0(tx_mlx5_wqe(txq, txq->wqe_ci + 1));
 682 }
 683
 684 /**
 685  * DPDK callback for TX with MPW support.
 686  *
 687  * @param dpdk_txq
 688  *   Generic pointer to TX queue structure.
 689  * @param[in] pkts
 690  *   Packets to transmit.
 691  * @param pkts_n
 692  *   Number of packets in array.
 693  *
 694  * @return
 695  *   Number of packets successfully transmitted (<= pkts_n).
 696  */
 697 uint16_t
 698 mlx5_tx_burst_mpw(void *dpdk_txq, struct rte_mbuf **pkts, uint16_t pkts_n)
 699 {
 700         struct txq *txq = (struct txq *)dpdk_txq;
 701         uint16_t elts_head = txq->elts_head;
 702         const unsigned int elts_n = 1 << txq->elts_n;
 703         unsigned int i = 0;
 704         unsigned int j = 0;
 705         unsigned int max;
 706         unsigned int comp;
 707         struct mlx5_mpw mpw = {
 708                 .state = MLX5_MPW_STATE_CLOSED,
 709         };
 710
 711         if (unlikely(!pkts_n))
 712                 return 0;
 713         /* Prefetch first packet cacheline. */
 714         rte_prefetch0(tx_mlx5_wqe(txq, txq->wqe_ci));
 715         rte_prefetch0(tx_mlx5_wqe(txq, txq->wqe_ci + 1));
 716         /* Start processing. */
 717         txq_complete(txq);
 718         max = (elts_n - (elts_head - txq->elts_tail));
 719         if (max > elts_n)
 720                 max -= elts_n;
 721         do {
 722                 struct rte_mbuf *buf = *(pkts++);
 723                 unsigned int elts_head_next;
 724                 uint32_t length;
 725                 unsigned int segs_n = buf->nb_segs;
 726                 uint32_t cs_flags = 0;
 727
 728                 /*
 729                  * Make sure there is enough room to store this packet and
 730                  * that one ring entry remains unused.
 731                  */
 732                 assert(segs_n);
 733                 if (max < segs_n + 1)
 734                         break;
 735                 /* Do not bother with large packets MPW cannot handle. */
 736                 if (segs_n > MLX5_MPW_DSEG_MAX)
 737                         break;
 738                 max -= segs_n;
 739                 --pkts_n;
 740                 /* Should we enable HW CKSUM offload */
 741                 if (buf->ol_flags &
 742                     (PKT_TX_IP_CKSUM | PKT_TX_TCP_CKSUM | PKT_TX_UDP_CKSUM))
 743                         cs_flags = MLX5_ETH_WQE_L3_CSUM | MLX5_ETH_WQE_L4_CSUM;
 744                 /* Retrieve packet information. */
 745                 length = PKT_LEN(buf);
 746                 assert(length);
 747                 /* Start new session if packet differs. */
 748                 if ((mpw.state == MLX5_MPW_STATE_OPENED) &&
 749                     ((mpw.len != length) ||
 750                      (segs_n != 1) ||
 751                      (mpw.wqe->eseg.cs_flags != cs_flags)))
 752                         mlx5_mpw_close(txq, &mpw);
 753                 if (mpw.state == MLX5_MPW_STATE_CLOSED) {
 754                         mlx5_mpw_new(txq, &mpw, length);
 755                         mpw.wqe->eseg.cs_flags = cs_flags;
 756                 }
 757                 /* Multi-segment packets must be alone in their MPW. */
 758                 assert((segs_n == 1) || (mpw.pkts_n == 0));
 759 #if defined(MLX5_PMD_SOFT_COUNTERS) || !defined(NDEBUG)
 760                 length = 0;
 761 #endif
 762                 do {
 763                         volatile struct mlx5_wqe_data_seg *dseg;
 764                         uintptr_t addr;
 765
 766                         elts_head_next = (elts_head + 1) & (elts_n - 1);
 767                         assert(buf);
 768                         (*txq->elts)[elts_head] = buf;
 769                         dseg = mpw.data.dseg[mpw.pkts_n];
 770                         addr = rte_pktmbuf_mtod(buf, uintptr_t);
 771                         *dseg = (struct mlx5_wqe_data_seg){
 772                                 .byte_count = htonl(DATA_LEN(buf)),
 773                                 .lkey = txq_mp2mr(txq, txq_mb2mp(buf)),
 774                                 .addr = htonll(addr),
 775                         };
 776                         elts_head = elts_head_next;
 777 #if defined(MLX5_PMD_SOFT_COUNTERS) || !defined(NDEBUG)
 778                         length += DATA_LEN(buf);
 779 #endif
 780                         buf = buf->next;
 781                         ++mpw.pkts_n;
 782                         ++j;
 783                 } while (--segs_n);
 784                 assert(length == mpw.len);
 785                 if (mpw.pkts_n == MLX5_MPW_DSEG_MAX)
 786                         mlx5_mpw_close(txq, &mpw);
 787                 elts_head = elts_head_next;
 788 #ifdef MLX5_PMD_SOFT_COUNTERS
 789                 /* Increment sent bytes counter. */
 790                 txq->stats.obytes += length;
 791 #endif
 792                 ++i;
 793         } while (pkts_n);
 794         /* Take a shortcut if nothing must be sent. */
 795         if (unlikely(i == 0))
 796                 return 0;
 797         /* Check whether completion threshold has been reached. */
 798         /* "j" includes both packets and segments. */
 799         comp = txq->elts_comp + j;
 800         if (comp >= MLX5_TX_COMP_THRESH) {
 801                 volatile struct mlx5_wqe *wqe = mpw.wqe;
 802
 803                 /* Request completion on last WQE. */
 804                 wqe->ctrl[2] = htonl(8);
 805                 /* Save elts_head in unused "immediate" field of WQE. */
 806                 wqe->ctrl[3] = elts_head;
 807                 txq->elts_comp = 0;
 808         } else {
 809                 txq->elts_comp = comp;
 810         }
 811 #ifdef MLX5_PMD_SOFT_COUNTERS
 812         /* Increment sent packets counter. */
 813         txq->stats.opackets += i;
 814 #endif
 815         /* Ring QP doorbell. */
 816         if (mpw.state == MLX5_MPW_STATE_OPENED)
 817                 mlx5_mpw_close(txq, &mpw);
 818         mlx5_tx_dbrec(txq, mpw.wqe);
 819         txq->elts_head = elts_head;
 820         return i;
 821 }
 822
 823 /**
 824  * Open a MPW inline session.
 825  *
 826  * @param txq
 827  *   Pointer to TX queue structure.
 828  * @param mpw
 829  *   Pointer to MPW session structure.
 830  * @param length
 831  *   Packet length.
 832  */
 833 static inline void
 834 mlx5_mpw_inline_new(struct txq *txq, struct mlx5_mpw *mpw, uint32_t length)
 835 {
 836         uint16_t idx = txq->wqe_ci & ((1 << txq->wqe_n) - 1);
 837         struct mlx5_wqe_inl_small *inl;
 838
 839         mpw->state = MLX5_MPW_INL_STATE_OPENED;
 840         mpw->pkts_n = 0;
 841         mpw->len = length;
 842         mpw->total_len = 0;
 843         mpw->wqe = (volatile struct mlx5_wqe *)tx_mlx5_wqe(txq, idx);
 844         mpw->wqe->ctrl[0] = htonl((MLX5_OPC_MOD_MPW << 24) |
 845                                   (txq->wqe_ci << 8) |
 846                                   MLX5_OPCODE_TSO);
 847         mpw->wqe->ctrl[2] = 0;
 848         mpw->wqe->ctrl[3] = 0;
 849         mpw->wqe->eseg.mss = htons(length);
 850         mpw->wqe->eseg.inline_hdr_sz = 0;
 851         mpw->wqe->eseg.cs_flags = 0;
 852         mpw->wqe->eseg.rsvd0 = 0;
 853         mpw->wqe->eseg.rsvd1 = 0;
 854         mpw->wqe->eseg.rsvd2 = 0;
 855         inl = (struct mlx5_wqe_inl_small *)
 856                 (((uintptr_t)mpw->wqe) + 2 * MLX5_WQE_DWORD_SIZE);
 857         mpw->data.raw = (uint8_t *)&inl->raw;
 858 }
 859
 860 /**
 861  * Close a MPW inline session.
 862  *
 863  * @param txq
 864  *   Pointer to TX queue structure.
 865  * @param mpw
 866  *   Pointer to MPW session structure.
 867  */
 868 static inline void
 869 mlx5_mpw_inline_close(struct txq *txq, struct mlx5_mpw *mpw)
 870 {
 871         unsigned int size;
 872         struct mlx5_wqe_inl_small *inl = (struct mlx5_wqe_inl_small *)
 873                 (((uintptr_t)mpw->wqe) + (2 * MLX5_WQE_DWORD_SIZE));
 874
 875         size = MLX5_WQE_SIZE - MLX5_MWQE64_INL_DATA + mpw->total_len;
 876         /*
 877          * Store size in multiple of 16 bytes. Control and Ethernet segments
 878          * count as 2.
 879          */
 880         mpw->wqe->ctrl[1] = htonl(txq->qp_num_8s | MLX5_WQE_DS(size));
 881         mpw->state = MLX5_MPW_STATE_CLOSED;
 882         inl->byte_cnt = htonl(mpw->total_len | MLX5_INLINE_SEG);
 883         txq->wqe_ci += (size + (MLX5_WQE_SIZE - 1)) / MLX5_WQE_SIZE;
 884 }
 885
 886 /**
 887  * DPDK callback for TX with MPW inline support.
 888  *
 889  * @param dpdk_txq
 890  *   Generic pointer to TX queue structure.
 891  * @param[in] pkts
 892  *   Packets to transmit.
 893  * @param pkts_n
 894  *   Number of packets in array.
 895  *
 896  * @return
 897  *   Number of packets successfully transmitted (<= pkts_n).
 898  */
 899 uint16_t
 900 mlx5_tx_burst_mpw_inline(void *dpdk_txq, struct rte_mbuf **pkts,
 901                          uint16_t pkts_n)
 902 {
 903         struct txq *txq = (struct txq *)dpdk_txq;
 904         uint16_t elts_head = txq->elts_head;
 905         const unsigned int elts_n = 1 << txq->elts_n;
 906         unsigned int i = 0;
 907         unsigned int j = 0;
 908         unsigned int max;
 909         unsigned int comp;
 910         unsigned int inline_room = txq->max_inline * RTE_CACHE_LINE_SIZE;
 911         struct mlx5_mpw mpw = {
 912                 .state = MLX5_MPW_STATE_CLOSED,
 913         };
 914
 915         if (unlikely(!pkts_n))
 916                 return 0;
 917         /* Prefetch first packet cacheline. */
 918         rte_prefetch0(tx_mlx5_wqe(txq, txq->wqe_ci));
 919         rte_prefetch0(tx_mlx5_wqe(txq, txq->wqe_ci + 1));
 920         /* Start processing. */
 921         txq_complete(txq);
 922         max = (elts_n - (elts_head - txq->elts_tail));
 923         if (max > elts_n)
 924                 max -= elts_n;
 925         do {
 926                 struct rte_mbuf *buf = *(pkts++);
 927                 unsigned int elts_head_next;
 928                 uintptr_t addr;
 929                 uint32_t length;
 930                 unsigned int segs_n = buf->nb_segs;
 931                 uint32_t cs_flags = 0;
 932
 933                 /*
 934                  * Make sure there is enough room to store this packet and
 935                  * that one ring entry remains unused.
 936                  */
 937                 assert(segs_n);
 938                 if (max < segs_n + 1)
 939                         break;
 940                 /* Do not bother with large packets MPW cannot handle. */
 941                 if (segs_n > MLX5_MPW_DSEG_MAX)
 942                         break;
 943                 max -= segs_n;
 944                 --pkts_n;
 945                 /* Should we enable HW CKSUM offload */
 946                 if (buf->ol_flags &
 947                     (PKT_TX_IP_CKSUM | PKT_TX_TCP_CKSUM | PKT_TX_UDP_CKSUM))
 948                         cs_flags = MLX5_ETH_WQE_L3_CSUM | MLX5_ETH_WQE_L4_CSUM;
 949                 /* Retrieve packet information. */
 950                 length = PKT_LEN(buf);
 951                 /* Start new session if packet differs. */
 952                 if (mpw.state == MLX5_MPW_STATE_OPENED) {
 953                         if ((mpw.len != length) ||
 954                             (segs_n != 1) ||
 955                             (mpw.wqe->eseg.cs_flags != cs_flags))
 956                                 mlx5_mpw_close(txq, &mpw);
 957                 } else if (mpw.state == MLX5_MPW_INL_STATE_OPENED) {
 958                         if ((mpw.len != length) ||
 959                             (segs_n != 1) ||
 960                             (length > inline_room) ||
 961                             (mpw.wqe->eseg.cs_flags != cs_flags)) {
 962                                 mlx5_mpw_inline_close(txq, &mpw);
 963                                 inline_room =
 964                                         txq->max_inline * RTE_CACHE_LINE_SIZE;
 965                         }
 966                 }
 967                 if (mpw.state == MLX5_MPW_STATE_CLOSED) {
 968                         if ((segs_n != 1) ||
 969                             (length > inline_room)) {
 970                                 mlx5_mpw_new(txq, &mpw, length);
 971                                 mpw.wqe->eseg.cs_flags = cs_flags;
 972                         } else {
 973                                 mlx5_mpw_inline_new(txq, &mpw, length);
 974                                 mpw.wqe->eseg.cs_flags = cs_flags;
 975                         }
 976                 }
 977                 /* Multi-segment packets must be alone in their MPW. */
 978                 assert((segs_n == 1) || (mpw.pkts_n == 0));
 979                 if (mpw.state == MLX5_MPW_STATE_OPENED) {
 980                         assert(inline_room ==
 981                                txq->max_inline * RTE_CACHE_LINE_SIZE);
 982 #if defined(MLX5_PMD_SOFT_COUNTERS) || !defined(NDEBUG)
 983                         length = 0;
 984 #endif
 985                         do {
 986                                 volatile struct mlx5_wqe_data_seg *dseg;
 987
 988                                 elts_head_next =
 989                                         (elts_head + 1) & (elts_n - 1);
 990                                 assert(buf);
 991                                 (*txq->elts)[elts_head] = buf;
 992                                 dseg = mpw.data.dseg[mpw.pkts_n];
 993                                 addr = rte_pktmbuf_mtod(buf, uintptr_t);
 994                                 *dseg = (struct mlx5_wqe_data_seg){
 995                                         .byte_count = htonl(DATA_LEN(buf)),
 996                                         .lkey = txq_mp2mr(txq, txq_mb2mp(buf)),
 997                                         .addr = htonll(addr),
 998                                 };
 999                                 elts_head = elts_head_next;
1000 #if defined(MLX5_PMD_SOFT_COUNTERS) || !defined(NDEBUG)
1001                                 length += DATA_LEN(buf);
1002 #endif
1003                                 buf = buf->next;
1004                                 ++mpw.pkts_n;
1005                                 ++j;
1006                         } while (--segs_n);
1007                         assert(length == mpw.len);
1008                         if (mpw.pkts_n == MLX5_MPW_DSEG_MAX)
1009                                 mlx5_mpw_close(txq, &mpw);
1010                 } else {
1011                         unsigned int max;
1012
1013                         assert(mpw.state == MLX5_MPW_INL_STATE_OPENED);
1014                         assert(length <= inline_room);
1015                         assert(length == DATA_LEN(buf));
1016                         elts_head_next = (elts_head + 1) & (elts_n - 1);
1017                         addr = rte_pktmbuf_mtod(buf, uintptr_t);
1018                         (*txq->elts)[elts_head] = buf;
1019                         /* Maximum number of bytes before wrapping. */
1020                         max = ((((uintptr_t)(txq->wqes)) +
1021                                 (1 << txq->wqe_n) *
1022                                 MLX5_WQE_SIZE) -
1023                                (uintptr_t)mpw.data.raw);
1024                         if (length > max) {
1025                                 rte_memcpy((void *)(uintptr_t)mpw.data.raw,
1026                                            (void *)addr,
1027                                            max);
1028                                 mpw.data.raw = (volatile void *)txq->wqes;
1029                                 rte_memcpy((void *)(uintptr_t)mpw.data.raw,
1030                                            (void *)(addr + max),
1031                                            length - max);
1032                                 mpw.data.raw += length - max;
1033                         } else {
1034                                 rte_memcpy((void *)(uintptr_t)mpw.data.raw,
1035                                            (void *)addr,
1036                                            length);
1037                                 mpw.data.raw += length;
1038                         }
1039                         if ((uintptr_t)mpw.data.raw ==
1040                             (uintptr_t)tx_mlx5_wqe(txq, 1 << txq->wqe_n))
1041                                 mpw.data.raw = (volatile void *)txq->wqes;
1042                         ++mpw.pkts_n;
1043                         ++j;
1044                         if (mpw.pkts_n == MLX5_MPW_DSEG_MAX) {
1045                                 mlx5_mpw_inline_close(txq, &mpw);
1046                                 inline_room =
1047                                         txq->max_inline * RTE_CACHE_LINE_SIZE;
1048                         } else {
1049                                 inline_room -= length;
1050                         }
1051                 }
1052                 mpw.total_len += length;
1053                 elts_head = elts_head_next;
1054 #ifdef MLX5_PMD_SOFT_COUNTERS
1055                 /* Increment sent bytes counter. */
1056                 txq->stats.obytes += length;
1057 #endif
1058                 ++i;
1059         } while (pkts_n);
1060         /* Take a shortcut if nothing must be sent. */
1061         if (unlikely(i == 0))
1062                 return 0;
1063         /* Check whether completion threshold has been reached. */
1064         /* "j" includes both packets and segments. */
1065         comp = txq->elts_comp + j;
1066         if (comp >= MLX5_TX_COMP_THRESH) {
1067                 volatile struct mlx5_wqe *wqe = mpw.wqe;
1068
1069                 /* Request completion on last WQE. */
1070                 wqe->ctrl[2] = htonl(8);
1071                 /* Save elts_head in unused "immediate" field of WQE. */
1072                 wqe->ctrl[3] = elts_head;
1073                 txq->elts_comp = 0;
1074         } else {
1075                 txq->elts_comp = comp;
1076         }
1077 #ifdef MLX5_PMD_SOFT_COUNTERS
1078         /* Increment sent packets counter. */
1079         txq->stats.opackets += i;
1080 #endif
1081         /* Ring QP doorbell. */
1082         if (mpw.state == MLX5_MPW_INL_STATE_OPENED)
1083                 mlx5_mpw_inline_close(txq, &mpw);
1084         else if (mpw.state == MLX5_MPW_STATE_OPENED)
1085                 mlx5_mpw_close(txq, &mpw);
1086         mlx5_tx_dbrec(txq, mpw.wqe);
1087         txq->elts_head = elts_head;
1088         return i;
1089 }
1090
1091 /**
1092  * Translate RX completion flags to packet type.
1093  *
1094  * @param[in] cqe
1095  *   Pointer to CQE.
1096  *
1097  * @note: fix mlx5_dev_supported_ptypes_get() if any change here.
1098  *
1099  * @return
1100  *   Packet type for struct rte_mbuf.
1101  */
1102 static inline uint32_t
1103 rxq_cq_to_pkt_type(volatile struct mlx5_cqe *cqe)
1104 {
1105         uint32_t pkt_type;
1106         uint8_t flags = cqe->l4_hdr_type_etc;
1107
1108         if (cqe->pkt_info & MLX5_CQE_RX_TUNNEL_PACKET)
1109                 pkt_type =
1110                         TRANSPOSE(flags,
1111                                   MLX5_CQE_RX_OUTER_IPV4_PACKET,
1112                                   RTE_PTYPE_L3_IPV4) |
1113                         TRANSPOSE(flags,
1114                                   MLX5_CQE_RX_OUTER_IPV6_PACKET,
1115                                   RTE_PTYPE_L3_IPV6) |
1116                         TRANSPOSE(flags,
1117                                   MLX5_CQE_RX_IPV4_PACKET,
1118                                   RTE_PTYPE_INNER_L3_IPV4) |
1119                         TRANSPOSE(flags,
1120                                   MLX5_CQE_RX_IPV6_PACKET,
1121                                   RTE_PTYPE_INNER_L3_IPV6);
1122         else
1123                 pkt_type =
1124                         TRANSPOSE(flags,
1125                                   MLX5_CQE_L3_HDR_TYPE_IPV6,
1126                                   RTE_PTYPE_L3_IPV6) |
1127                         TRANSPOSE(flags,
1128                                   MLX5_CQE_L3_HDR_TYPE_IPV4,
1129                                   RTE_PTYPE_L3_IPV4);
1130         return pkt_type;
1131 }
1132
1133 /**
1134  * Get size of the next packet for a given CQE. For compressed CQEs, the
1135  * consumer index is updated only once all packets of the current one have
1136  * been processed.
1137  *
1138  * @param rxq
1139  *   Pointer to RX queue.
1140  * @param cqe
1141  *   CQE to process.
1142  * @param[out] rss_hash
1143  *   Packet RSS Hash result.
1144  *
1145  * @return
1146  *   Packet size in bytes (0 if there is none), -1 in case of completion
1147  *   with error.
1148  */
1149 static inline int
1150 mlx5_rx_poll_len(struct rxq *rxq, volatile struct mlx5_cqe *cqe,
1151                  uint16_t cqe_cnt, uint32_t *rss_hash)
1152 {
1153         struct rxq_zip *zip = &rxq->zip;
1154         uint16_t cqe_n = cqe_cnt + 1;
1155         int len = 0;
1156
1157         /* Process compressed data in the CQE and mini arrays. */
1158         if (zip->ai) {
1159                 volatile struct mlx5_mini_cqe8 (*mc)[8] =
1160                         (volatile struct mlx5_mini_cqe8 (*)[8])
1161                         (uintptr_t)(&(*rxq->cqes)[zip->ca & cqe_cnt]);
1162
1163                 len = ntohl((*mc)[zip->ai & 7].byte_cnt);
1164                 *rss_hash = ntohl((*mc)[zip->ai & 7].rx_hash_result);
1165                 if ((++zip->ai & 7) == 0) {
1166                         /*
1167                          * Increment consumer index to skip the number of
1168                          * CQEs consumed. Hardware leaves holes in the CQ
1169                          * ring for software use.
1170                          */
1171                         zip->ca = zip->na;
1172                         zip->na += 8;
1173                 }
1174                 if (unlikely(rxq->zip.ai == rxq->zip.cqe_cnt)) {
1175                         uint16_t idx = rxq->cq_ci + 1;
1176                         uint16_t end = zip->cq_ci;
1177
1178                         while (idx != end) {
1179                                 (*rxq->cqes)[idx & cqe_cnt].op_own =
1180                                         MLX5_CQE_INVALIDATE;
1181                                 ++idx;
1182                         }
1183                         rxq->cq_ci = zip->cq_ci;
1184                         zip->ai = 0;
1185                 }
1186         /* No compressed data, get next CQE and verify if it is compressed. */
1187         } else {
1188                 int ret;
1189                 int8_t op_own;
1190
1191                 ret = check_cqe(cqe, cqe_n, rxq->cq_ci);
1192                 if (unlikely(ret == 1))
1193                         return 0;
1194                 ++rxq->cq_ci;
1195                 op_own = cqe->op_own;
1196                 if (MLX5_CQE_FORMAT(op_own) == MLX5_COMPRESSED) {
1197                         volatile struct mlx5_mini_cqe8 (*mc)[8] =
1198                                 (volatile struct mlx5_mini_cqe8 (*)[8])
1199                                 (uintptr_t)(&(*rxq->cqes)[rxq->cq_ci &
1200                                                           cqe_cnt]);
1201
1202                         /* Fix endianness. */
1203                         zip->cqe_cnt = ntohl(cqe->byte_cnt);
1204                         /*
1205                          * Current mini array position is the one returned by
1206                          * check_cqe64().
1207                          *
1208                          * If completion comprises several mini arrays, as a
1209                          * special case the second one is located 7 CQEs after
1210                          * the initial CQE instead of 8 for subsequent ones.
1211                          */
1212                         zip->ca = rxq->cq_ci & cqe_cnt;
1213                         zip->na = zip->ca + 7;
1214                         /* Compute the next non compressed CQE. */
1215                         --rxq->cq_ci;
1216                         zip->cq_ci = rxq->cq_ci + zip->cqe_cnt;
1217                         /* Get packet size to return. */
1218                         len = ntohl((*mc)[0].byte_cnt);
1219                         *rss_hash = ntohl((*mc)[0].rx_hash_result);
1220                         zip->ai = 1;
1221                 } else {
1222                         len = ntohl(cqe->byte_cnt);
1223                         *rss_hash = ntohl(cqe->rx_hash_res);
1224                 }
1225                 /* Error while receiving packet. */
1226                 if (unlikely(MLX5_CQE_OPCODE(op_own) == MLX5_CQE_RESP_ERR))
1227                         return -1;
1228         }
1229         return len;
1230 }
1231
1232 /**
1233  * Translate RX completion flags to offload flags.
1234  *
1235  * @param[in] rxq
1236  *   Pointer to RX queue structure.
1237  * @param[in] cqe
1238  *   Pointer to CQE.
1239  *
1240  * @return
1241  *   Offload flags (ol_flags) for struct rte_mbuf.
1242  */
1243 static inline uint32_t
1244 rxq_cq_to_ol_flags(struct rxq *rxq, volatile struct mlx5_cqe *cqe)
1245 {
1246         uint32_t ol_flags = 0;
1247         uint8_t l3_hdr = (cqe->l4_hdr_type_etc) & MLX5_CQE_L3_HDR_TYPE_MASK;
1248         uint8_t l4_hdr = (cqe->l4_hdr_type_etc) & MLX5_CQE_L4_HDR_TYPE_MASK;
1249
1250         if ((l3_hdr == MLX5_CQE_L3_HDR_TYPE_IPV4) ||
1251             (l3_hdr == MLX5_CQE_L3_HDR_TYPE_IPV6))
1252                 ol_flags |= TRANSPOSE(cqe->hds_ip_ext,
1253                                       MLX5_CQE_L3_OK,
1254                                       PKT_RX_IP_CKSUM_GOOD);
1255         if ((l4_hdr == MLX5_CQE_L4_HDR_TYPE_TCP) ||
1256             (l4_hdr == MLX5_CQE_L4_HDR_TYPE_TCP_EMP_ACK) ||
1257             (l4_hdr == MLX5_CQE_L4_HDR_TYPE_TCP_ACK) ||
1258             (l4_hdr == MLX5_CQE_L4_HDR_TYPE_UDP))
1259                 ol_flags |= TRANSPOSE(cqe->hds_ip_ext,
1260                                       MLX5_CQE_L4_OK,
1261                                       PKT_RX_L4_CKSUM_GOOD);
1262         if ((cqe->pkt_info & MLX5_CQE_RX_TUNNEL_PACKET) && (rxq->csum_l2tun))
1263                 ol_flags |=
1264                         TRANSPOSE(cqe->l4_hdr_type_etc,
1265                                   MLX5_CQE_RX_OUTER_IP_CSUM_OK,
1266                                   PKT_RX_IP_CKSUM_GOOD) |
1267                         TRANSPOSE(cqe->l4_hdr_type_etc,
1268                                   MLX5_CQE_RX_OUTER_TCP_UDP_CSUM_OK,
1269                                   PKT_RX_L4_CKSUM_GOOD);
1270         return ol_flags;
1271 }
1272
1273 /**
1274  * DPDK callback for RX.
1275  *
1276  * @param dpdk_rxq
1277  *   Generic pointer to RX queue structure.
1278  * @param[out] pkts
1279  *   Array to store received packets.
1280  * @param pkts_n
1281  *   Maximum number of packets in array.
1282  *
1283  * @return
1284  *   Number of packets successfully received (<= pkts_n).
1285  */
1286 uint16_t
1287 mlx5_rx_burst(void *dpdk_rxq, struct rte_mbuf **pkts, uint16_t pkts_n)
1288 {
1289         struct rxq *rxq = dpdk_rxq;
1290         const unsigned int wqe_cnt = (1 << rxq->elts_n) - 1;
1291         const unsigned int cqe_cnt = (1 << rxq->cqe_n) - 1;
1292         const unsigned int sges_n = rxq->sges_n;
1293         struct rte_mbuf *pkt = NULL;
1294         struct rte_mbuf *seg = NULL;
1295         volatile struct mlx5_cqe *cqe =
1296                 &(*rxq->cqes)[rxq->cq_ci & cqe_cnt];
1297         unsigned int i = 0;
1298         unsigned int rq_ci = rxq->rq_ci << sges_n;
1299         int len; /* keep its value across iterations. */
1300
1301         while (pkts_n) {
1302                 unsigned int idx = rq_ci & wqe_cnt;
1303                 volatile struct mlx5_wqe_data_seg *wqe = &(*rxq->wqes)[idx];
1304                 struct rte_mbuf *rep = (*rxq->elts)[idx];
1305                 uint32_t rss_hash_res = 0;
1306
1307                 if (pkt)
1308                         NEXT(seg) = rep;
1309                 seg = rep;
1310                 rte_prefetch0(seg);
1311                 rte_prefetch0(cqe);
1312                 rte_prefetch0(wqe);
1313                 rep = rte_mbuf_raw_alloc(rxq->mp);
1314                 if (unlikely(rep == NULL)) {
1315                         ++rxq->stats.rx_nombuf;
1316                         if (!pkt) {
1317                                 /*
1318                                  * no buffers before we even started,
1319                                  * bail out silently.
1320                                  */
1321                                 break;
1322                         }
1323                         while (pkt != seg) {
1324                                 assert(pkt != (*rxq->elts)[idx]);
1325                                 rep = NEXT(pkt);
1326                                 rte_mbuf_refcnt_set(pkt, 0);
1327                                 __rte_mbuf_raw_free(pkt);
1328                                 pkt = rep;
1329                         }
1330                         break;
1331                 }
1332                 if (!pkt) {
1333                         cqe = &(*rxq->cqes)[rxq->cq_ci & cqe_cnt];
1334                         len = mlx5_rx_poll_len(rxq, cqe, cqe_cnt,
1335                                                &rss_hash_res);
1336                         if (!len) {
1337                                 rte_mbuf_refcnt_set(rep, 0);
1338                                 __rte_mbuf_raw_free(rep);
1339                                 break;
1340                         }
1341                         if (unlikely(len == -1)) {
1342                                 /* RX error, packet is likely too large. */
1343                                 rte_mbuf_refcnt_set(rep, 0);
1344                                 __rte_mbuf_raw_free(rep);
1345                                 ++rxq->stats.idropped;
1346                                 goto skip;
1347                         }
1348                         pkt = seg;
1349                         assert(len >= (rxq->crc_present << 2));
1350                         /* Update packet information. */
1351                         pkt->packet_type = 0;
1352                         pkt->ol_flags = 0;
1353                         if (rss_hash_res && rxq->rss_hash) {
1354                                 pkt->hash.rss = rss_hash_res;
1355                                 pkt->ol_flags = PKT_RX_RSS_HASH;
1356                         }
1357                         if (rxq->mark &&
1358                             ((cqe->sop_drop_qpn !=
1359                               htonl(MLX5_FLOW_MARK_INVALID)) ||
1360                              (cqe->sop_drop_qpn !=
1361                               htonl(MLX5_FLOW_MARK_DEFAULT)))) {
1362                                 pkt->hash.fdir.hi =
1363                                         mlx5_flow_mark_get(cqe->sop_drop_qpn);
1364                                 pkt->ol_flags &= ~PKT_RX_RSS_HASH;
1365                                 pkt->ol_flags |= PKT_RX_FDIR | PKT_RX_FDIR_ID;
1366                         }
1367                         if (rxq->csum | rxq->csum_l2tun | rxq->vlan_strip |
1368                             rxq->crc_present) {
1369                                 if (rxq->csum) {
1370                                         pkt->packet_type =
1371                                                 rxq_cq_to_pkt_type(cqe);
1372                                         pkt->ol_flags |=
1373                                                 rxq_cq_to_ol_flags(rxq, cqe);
1374                                 }
1375                                 if (cqe->l4_hdr_type_etc &
1376                                     MLX5_CQE_VLAN_STRIPPED) {
1377                                         pkt->ol_flags |= PKT_RX_VLAN_PKT |
1378                                                 PKT_RX_VLAN_STRIPPED;
1379                                         pkt->vlan_tci = ntohs(cqe->vlan_info);
1380                                 }
1381                                 if (rxq->crc_present)
1382                                         len -= ETHER_CRC_LEN;
1383                         }
1384                         PKT_LEN(pkt) = len;
1385                 }
1386                 DATA_LEN(rep) = DATA_LEN(seg);
1387                 PKT_LEN(rep) = PKT_LEN(seg);
1388                 SET_DATA_OFF(rep, DATA_OFF(seg));
1389                 NB_SEGS(rep) = NB_SEGS(seg);
1390                 PORT(rep) = PORT(seg);
1391                 NEXT(rep) = NULL;
1392                 (*rxq->elts)[idx] = rep;
1393                 /*
1394                  * Fill NIC descriptor with the new buffer.  The lkey and size
1395                  * of the buffers are already known, only the buffer address
1396                  * changes.
1397                  */
1398                 wqe->addr = htonll(rte_pktmbuf_mtod(rep, uintptr_t));
1399                 if (len > DATA_LEN(seg)) {
1400                         len -= DATA_LEN(seg);
1401                         ++NB_SEGS(pkt);
1402                         ++rq_ci;
1403                         continue;
1404                 }
1405                 DATA_LEN(seg) = len;
1406 #ifdef MLX5_PMD_SOFT_COUNTERS
1407                 /* Increment bytes counter. */
1408                 rxq->stats.ibytes += PKT_LEN(pkt);
1409 #endif
1410                 /* Return packet. */
1411                 *(pkts++) = pkt;
1412                 pkt = NULL;
1413                 --pkts_n;
1414                 ++i;
1415 skip:
1416                 /* Align consumer index to the next stride. */
1417                 rq_ci >>= sges_n;
1418                 ++rq_ci;
1419                 rq_ci <<= sges_n;
1420         }
1421         if (unlikely((i == 0) && ((rq_ci >> sges_n) == rxq->rq_ci)))
1422                 return 0;
1423         /* Update the consumer index. */
1424         rxq->rq_ci = rq_ci >> sges_n;
1425         rte_wmb();
1426         *rxq->cq_db = htonl(rxq->cq_ci);
1427         rte_wmb();
1428         *rxq->rq_db = htonl(rxq->rq_ci);
1429 #ifdef MLX5_PMD_SOFT_COUNTERS
1430         /* Increment packets counter. */
1431         rxq->stats.ipackets += i;
1432 #endif
1433         return i;
1434 }
1435
1436 /**
1437  * Dummy DPDK callback for TX.
1438  *
1439  * This function is used to temporarily replace the real callback during
1440  * unsafe control operations on the queue, or in case of error.
1441  *
1442  * @param dpdk_txq
1443  *   Generic pointer to TX queue structure.
1444  * @param[in] pkts
1445  *   Packets to transmit.
1446  * @param pkts_n
1447  *   Number of packets in array.
1448  *
1449  * @return
1450  *   Number of packets successfully transmitted (<= pkts_n).
1451  */
1452 uint16_t
1453 removed_tx_burst(void *dpdk_txq, struct rte_mbuf **pkts, uint16_t pkts_n)
1454 {
1455         (void)dpdk_txq;
1456         (void)pkts;
1457         (void)pkts_n;
1458         return 0;
1459 }
1460
1461 /**
1462  * Dummy DPDK callback for RX.
1463  *
1464  * This function is used to temporarily replace the real callback during
1465  * unsafe control operations on the queue, or in case of error.
1466  *
1467  * @param dpdk_rxq
1468  *   Generic pointer to RX queue structure.
1469  * @param[out] pkts
1470  *   Array to store received packets.
1471  * @param pkts_n
1472  *   Maximum number of packets in array.
1473  *
1474  * @return
1475  *   Number of packets successfully received (<= pkts_n).
1476  */
1477 uint16_t
1478 removed_rx_burst(void *dpdk_rxq, struct rte_mbuf **pkts, uint16_t pkts_n)
1479 {
1480         (void)dpdk_rxq;
1481         (void)pkts;
1482         (void)pkts_n;
1483         return 0;
1484 }