drivers/net/mlx5/mlx5_rxtx_vec_neon.h

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2017 6WIND S.A.
   5  *   Copyright 2017 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #ifndef RTE_PMD_MLX5_RXTX_VEC_NEON_H_
  35 #define RTE_PMD_MLX5_RXTX_VEC_NEON_H_
  36
  37 #include <assert.h>
  38 #include <stdint.h>
  39 #include <string.h>
  40 #include <stdlib.h>
  41 #include <arm_neon.h>
  42
  43 #include <rte_mbuf.h>
  44 #include <rte_mempool.h>
  45 #include <rte_prefetch.h>
  46
  47 #include "mlx5.h"
  48 #include "mlx5_utils.h"
  49 #include "mlx5_rxtx.h"
  50 #include "mlx5_rxtx_vec.h"
  51 #include "mlx5_autoconf.h"
  52 #include "mlx5_defs.h"
  53 #include "mlx5_prm.h"
  54
  55 #pragma GCC diagnostic ignored "-Wcast-qual"
  56
  57 /**
  58  * Fill in buffer descriptors in a multi-packet send descriptor.
  59  *
  60  * @param txq
  61  *   Pointer to TX queue structure.
  62  * @param dseg
  63  *   Pointer to buffer descriptor to be writen.
  64  * @param pkts
  65  *   Pointer to array of packets to be sent.
  66  * @param n
  67  *   Number of packets to be filled.
  68  */
  69 static inline void
  70 txq_wr_dseg_v(struct mlx5_txq_data *txq, uint8_t *dseg,
  71               struct rte_mbuf **pkts, unsigned int n)
  72 {
  73         unsigned int pos;
  74         uintptr_t addr;
  75         const uint8x16_t dseg_shuf_m = {
  76                  3,  2,  1,  0, /* length, bswap32 */
  77                  4,  5,  6,  7, /* lkey */
  78                 15, 14, 13, 12, /* addr, bswap64 */
  79                 11, 10,  9,  8
  80         };
  81 #ifdef MLX5_PMD_SOFT_COUNTERS
  82         uint32_t tx_byte = 0;
  83 #endif
  84
  85         for (pos = 0; pos < n; ++pos, dseg += MLX5_WQE_DWORD_SIZE) {
  86                 uint8x16_t desc;
  87                 struct rte_mbuf *pkt = pkts[pos];
  88
  89                 addr = rte_pktmbuf_mtod(pkt, uintptr_t);
  90                 desc = vreinterpretq_u8_u32((uint32x4_t) {
  91                                 DATA_LEN(pkt),
  92                                 mlx5_tx_mb2mr(txq, pkt),
  93                                 addr,
  94                                 addr >> 32 });
  95                 desc = vqtbl1q_u8(desc, dseg_shuf_m);
  96                 vst1q_u8(dseg, desc);
  97 #ifdef MLX5_PMD_SOFT_COUNTERS
  98                 tx_byte += DATA_LEN(pkt);
  99 #endif
 100         }
 101 #ifdef MLX5_PMD_SOFT_COUNTERS
 102         txq->stats.obytes += tx_byte;
 103 #endif
 104 }
 105
 106 /**
 107  * Send multi-segmented packets until it encounters a single segment packet in
 108  * the pkts list.
 109  *
 110  * @param txq
 111  *   Pointer to TX queue structure.
 112  * @param pkts
 113  *   Pointer to array of packets to be sent.
 114  * @param pkts_n
 115  *   Number of packets to be sent.
 116  *
 117  * @return
 118  *   Number of packets successfully transmitted (<= pkts_n).
 119  */
 120 static uint16_t
 121 txq_scatter_v(struct mlx5_txq_data *txq, struct rte_mbuf **pkts,
 122               uint16_t pkts_n)
 123 {
 124         uint16_t elts_head = txq->elts_head;
 125         const uint16_t elts_n = 1 << txq->elts_n;
 126         const uint16_t elts_m = elts_n - 1;
 127         const uint16_t wq_n = 1 << txq->wqe_n;
 128         const uint16_t wq_mask = wq_n - 1;
 129         const unsigned int nb_dword_per_wqebb =
 130                 MLX5_WQE_SIZE / MLX5_WQE_DWORD_SIZE;
 131         const unsigned int nb_dword_in_hdr =
 132                 sizeof(struct mlx5_wqe) / MLX5_WQE_DWORD_SIZE;
 133         unsigned int n;
 134         volatile struct mlx5_wqe *wqe = NULL;
 135
 136         assert(elts_n > pkts_n);
 137         mlx5_tx_complete(txq);
 138         if (unlikely(!pkts_n))
 139                 return 0;
 140         for (n = 0; n < pkts_n; ++n) {
 141                 struct rte_mbuf *buf = pkts[n];
 142                 unsigned int segs_n = buf->nb_segs;
 143                 unsigned int ds = nb_dword_in_hdr;
 144                 unsigned int len = PKT_LEN(buf);
 145                 uint16_t wqe_ci = txq->wqe_ci;
 146                 const uint8x16_t ctrl_shuf_m = {
 147                         3,  2,  1,  0, /* bswap32 */
 148                         7,  6,  5,  4, /* bswap32 */
 149                         11, 10,  9,  8, /* bswap32 */
 150                         12, 13, 14, 15
 151                 };
 152                 uint8_t cs_flags = 0;
 153                 uint16_t max_elts;
 154                 uint16_t max_wqe;
 155                 uint8x16_t *t_wqe;
 156                 uint8_t *dseg;
 157                 uint8x16_t ctrl;
 158
 159                 assert(segs_n);
 160                 max_elts = elts_n - (elts_head - txq->elts_tail);
 161                 max_wqe = wq_n - (txq->wqe_ci - txq->wqe_pi);
 162                 /*
 163                  * A MPW session consumes 2 WQEs at most to
 164                  * include MLX5_MPW_DSEG_MAX pointers.
 165                  */
 166                 if (segs_n == 1 ||
 167                     max_elts < segs_n || max_wqe < 2)
 168                         break;
 169                 wqe = &((volatile struct mlx5_wqe64 *)
 170                          txq->wqes)[wqe_ci & wq_mask].hdr;
 171                 if (buf->ol_flags &
 172                      (PKT_TX_IP_CKSUM | PKT_TX_TCP_CKSUM | PKT_TX_UDP_CKSUM)) {
 173                         const uint64_t is_tunneled =
 174                                 buf->ol_flags & (PKT_TX_TUNNEL_GRE |
 175                                                  PKT_TX_TUNNEL_VXLAN);
 176
 177                         if (is_tunneled && txq->tunnel_en) {
 178                                 cs_flags = MLX5_ETH_WQE_L3_INNER_CSUM |
 179                                            MLX5_ETH_WQE_L4_INNER_CSUM;
 180                                 if (buf->ol_flags & PKT_TX_OUTER_IP_CKSUM)
 181                                         cs_flags |= MLX5_ETH_WQE_L3_CSUM;
 182                         } else {
 183                                 cs_flags = MLX5_ETH_WQE_L3_CSUM |
 184                                            MLX5_ETH_WQE_L4_CSUM;
 185                         }
 186                 }
 187                 /* Title WQEBB pointer. */
 188                 t_wqe = (uint8x16_t *)wqe;
 189                 dseg = (uint8_t *)(wqe + 1);
 190                 do {
 191                         if (!(ds++ % nb_dword_per_wqebb)) {
 192                                 dseg = (uint8_t *)
 193                                         &((volatile struct mlx5_wqe64 *)
 194                                            txq->wqes)[++wqe_ci & wq_mask];
 195                         }
 196                         txq_wr_dseg_v(txq, dseg, &buf, 1);
 197                         dseg += MLX5_WQE_DWORD_SIZE;
 198                         (*txq->elts)[elts_head++ & elts_m] = buf;
 199                         buf = buf->next;
 200                 } while (--segs_n);
 201                 ++wqe_ci;
 202                 /* Fill CTRL in the header. */
 203                 ctrl = vreinterpretq_u8_u32((uint32x4_t) {
 204                                 MLX5_OPC_MOD_MPW << 24 |
 205                                 txq->wqe_ci << 8 | MLX5_OPCODE_TSO,
 206                                 txq->qp_num_8s | ds, 0, 0});
 207                 ctrl = vqtbl1q_u8(ctrl, ctrl_shuf_m);
 208                 vst1q_u8((void *)t_wqe, ctrl);
 209                 /* Fill ESEG in the header. */
 210                 vst1q_u16((void *)(t_wqe + 1),
 211                           (uint16x8_t) { 0, 0, cs_flags, rte_cpu_to_be_16(len),
 212                                          0, 0, 0, 0 });
 213                 txq->wqe_ci = wqe_ci;
 214         }
 215         if (!n)
 216                 return 0;
 217         txq->elts_comp += (uint16_t)(elts_head - txq->elts_head);
 218         txq->elts_head = elts_head;
 219         if (txq->elts_comp >= MLX5_TX_COMP_THRESH) {
 220                 wqe->ctrl[2] = rte_cpu_to_be_32(8);
 221                 wqe->ctrl[3] = txq->elts_head;
 222                 txq->elts_comp = 0;
 223                 ++txq->cq_pi;
 224         }
 225 #ifdef MLX5_PMD_SOFT_COUNTERS
 226         txq->stats.opackets += n;
 227 #endif
 228         mlx5_tx_dbrec(txq, wqe);
 229         return n;
 230 }
 231
 232 /**
 233  * Send burst of packets with Enhanced MPW. If it encounters a multi-seg packet,
 234  * it returns to make it processed by txq_scatter_v(). All the packets in
 235  * the pkts list should be single segment packets having same offload flags.
 236  * This must be checked by txq_check_multiseg() and txq_calc_offload().
 237  *
 238  * @param txq
 239  *   Pointer to TX queue structure.
 240  * @param pkts
 241  *   Pointer to array of packets to be sent.
 242  * @param pkts_n
 243  *   Number of packets to be sent (<= MLX5_VPMD_TX_MAX_BURST).
 244  * @param cs_flags
 245  *   Checksum offload flags to be written in the descriptor.
 246  *
 247  * @return
 248  *   Number of packets successfully transmitted (<= pkts_n).
 249  */
 250 static inline uint16_t
 251 txq_burst_v(struct mlx5_txq_data *txq, struct rte_mbuf **pkts, uint16_t pkts_n,
 252             uint8_t cs_flags)
 253 {
 254         struct rte_mbuf **elts;
 255         uint16_t elts_head = txq->elts_head;
 256         const uint16_t elts_n = 1 << txq->elts_n;
 257         const uint16_t elts_m = elts_n - 1;
 258         const unsigned int nb_dword_per_wqebb =
 259                 MLX5_WQE_SIZE / MLX5_WQE_DWORD_SIZE;
 260         const unsigned int nb_dword_in_hdr =
 261                 sizeof(struct mlx5_wqe) / MLX5_WQE_DWORD_SIZE;
 262         unsigned int n = 0;
 263         unsigned int pos;
 264         uint16_t max_elts;
 265         uint16_t max_wqe;
 266         uint32_t comp_req = 0;
 267         const uint16_t wq_n = 1 << txq->wqe_n;
 268         const uint16_t wq_mask = wq_n - 1;
 269         uint16_t wq_idx = txq->wqe_ci & wq_mask;
 270         volatile struct mlx5_wqe64 *wq =
 271                 &((volatile struct mlx5_wqe64 *)txq->wqes)[wq_idx];
 272         volatile struct mlx5_wqe *wqe = (volatile struct mlx5_wqe *)wq;
 273         const uint8x16_t ctrl_shuf_m = {
 274                  3,  2,  1,  0, /* bswap32 */
 275                  7,  6,  5,  4, /* bswap32 */
 276                 11, 10,  9,  8, /* bswap32 */
 277                 12, 13, 14, 15
 278         };
 279         uint8x16_t *t_wqe;
 280         uint8_t *dseg;
 281         uint8x16_t ctrl;
 282
 283         /* Make sure all packets can fit into a single WQE. */
 284         assert(elts_n > pkts_n);
 285         mlx5_tx_complete(txq);
 286         max_elts = (elts_n - (elts_head - txq->elts_tail));
 287         max_wqe = (1u << txq->wqe_n) - (txq->wqe_ci - txq->wqe_pi);
 288         pkts_n = RTE_MIN((unsigned int)RTE_MIN(pkts_n, max_wqe), max_elts);
 289         if (unlikely(!pkts_n))
 290                 return 0;
 291         elts = &(*txq->elts)[elts_head & elts_m];
 292         /* Loop for available tailroom first. */
 293         n = RTE_MIN(elts_n - (elts_head & elts_m), pkts_n);
 294         for (pos = 0; pos < (n & -2); pos += 2)
 295                 vst1q_u64((void *)&elts[pos], vld1q_u64((void *)&pkts[pos]));
 296         if (n & 1)
 297                 elts[pos] = pkts[pos];
 298         /* Check if it crosses the end of the queue. */
 299         if (unlikely(n < pkts_n)) {
 300                 elts = &(*txq->elts)[0];
 301                 for (pos = 0; pos < pkts_n - n; ++pos)
 302                         elts[pos] = pkts[n + pos];
 303         }
 304         txq->elts_head += pkts_n;
 305         /* Save title WQEBB pointer. */
 306         t_wqe = (uint8x16_t *)wqe;
 307         dseg = (uint8_t *)(wqe + 1);
 308         /* Calculate the number of entries to the end. */
 309         n = RTE_MIN(
 310                 (wq_n - wq_idx) * nb_dword_per_wqebb - nb_dword_in_hdr,
 311                 pkts_n);
 312         /* Fill DSEGs. */
 313         txq_wr_dseg_v(txq, dseg, pkts, n);
 314         /* Check if it crosses the end of the queue. */
 315         if (n < pkts_n) {
 316                 dseg = (uint8_t *)txq->wqes;
 317                 txq_wr_dseg_v(txq, dseg, &pkts[n], pkts_n - n);
 318         }
 319         if (txq->elts_comp + pkts_n < MLX5_TX_COMP_THRESH) {
 320                 txq->elts_comp += pkts_n;
 321         } else {
 322                 /* Request a completion. */
 323                 txq->elts_comp = 0;
 324                 ++txq->cq_pi;
 325                 comp_req = 8;
 326         }
 327         /* Fill CTRL in the header. */
 328         ctrl = vreinterpretq_u8_u32((uint32x4_t) {
 329                         MLX5_OPC_MOD_ENHANCED_MPSW << 24 |
 330                         txq->wqe_ci << 8 | MLX5_OPCODE_ENHANCED_MPSW,
 331                         txq->qp_num_8s | (pkts_n + 2),
 332                         comp_req,
 333                         txq->elts_head });
 334         ctrl = vqtbl1q_u8(ctrl, ctrl_shuf_m);
 335         vst1q_u8((void *)t_wqe, ctrl);
 336         /* Fill ESEG in the header. */
 337         vst1q_u8((void *)(t_wqe + 1),
 338                  (uint8x16_t) { 0, 0, 0, 0,
 339                                 cs_flags, 0, 0, 0,
 340                                 0, 0, 0, 0,
 341                                 0, 0, 0, 0 });
 342 #ifdef MLX5_PMD_SOFT_COUNTERS
 343         txq->stats.opackets += pkts_n;
 344 #endif
 345         txq->wqe_ci += (nb_dword_in_hdr + pkts_n + (nb_dword_per_wqebb - 1)) /
 346                        nb_dword_per_wqebb;
 347         /* Ring QP doorbell. */
 348         mlx5_tx_dbrec(txq, wqe);
 349         return pkts_n;
 350 }
 351
 352 /**
 353  * Store free buffers to RX SW ring.
 354  *
 355  * @param rxq
 356  *   Pointer to RX queue structure.
 357  * @param pkts
 358  *   Pointer to array of packets to be stored.
 359  * @param pkts_n
 360  *   Number of packets to be stored.
 361  */
 362 static inline void
 363 rxq_copy_mbuf_v(struct mlx5_rxq_data *rxq, struct rte_mbuf **pkts, uint16_t n)
 364 {
 365         const uint16_t q_mask = (1 << rxq->elts_n) - 1;
 366         struct rte_mbuf **elts = &(*rxq->elts)[rxq->rq_pi & q_mask];
 367         unsigned int pos;
 368         uint16_t p = n & -2;
 369
 370         for (pos = 0; pos < p; pos += 2) {
 371                 uint64x2_t mbp;
 372
 373                 mbp = vld1q_u64((void *)&elts[pos]);
 374                 vst1q_u64((void *)&pkts[pos], mbp);
 375         }
 376         if (n & 1)
 377                 pkts[pos] = elts[pos];
 378 }
 379
 380 /**
 381  * Decompress a compressed completion and fill in mbufs in RX SW ring with data
 382  * extracted from the title completion descriptor.
 383  *
 384  * @param rxq
 385  *   Pointer to RX queue structure.
 386  * @param cq
 387  *   Pointer to completion array having a compressed completion at first.
 388  * @param elts
 389  *   Pointer to SW ring to be filled. The first mbuf has to be pre-built from
 390  *   the title completion descriptor to be copied to the rest of mbufs.
 391  */
 392 static inline void
 393 rxq_cq_decompress_v(struct mlx5_rxq_data *rxq, volatile struct mlx5_cqe *cq,
 394                     struct rte_mbuf **elts)
 395 {
 396         volatile struct mlx5_mini_cqe8 *mcq = (void *)&(cq + 1)->pkt_info;
 397         struct rte_mbuf *t_pkt = elts[0]; /* Title packet is pre-built. */
 398         unsigned int pos;
 399         unsigned int i;
 400         unsigned int inv = 0;
 401         /* Mask to shuffle from extracted mini CQE to mbuf. */
 402         const uint8x16_t mcqe_shuf_m1 = {
 403                 -1, -1, -1, -1, /* skip packet_type */
 404                  7,  6, -1, -1, /* pkt_len, bswap16 */
 405                  7,  6,         /* data_len, bswap16 */
 406                 -1, -1,         /* skip vlan_tci */
 407                  3,  2,  1,  0  /* hash.rss, bswap32 */
 408         };
 409         const uint8x16_t mcqe_shuf_m2 = {
 410                 -1, -1, -1, -1, /* skip packet_type */
 411                 15, 14, -1, -1, /* pkt_len, bswap16 */
 412                 15, 14,         /* data_len, bswap16 */
 413                 -1, -1,         /* skip vlan_tci */
 414                 11, 10,  9,  8  /* hash.rss, bswap32 */
 415         };
 416         /* Restore the compressed count. Must be 16 bits. */
 417         const uint16_t mcqe_n = t_pkt->data_len +
 418                                 (rxq->crc_present * ETHER_CRC_LEN);
 419         const uint64x2_t rearm =
 420                 vld1q_u64((void *)&t_pkt->rearm_data);
 421         const uint32x4_t rxdf_mask = {
 422                 0xffffffff, /* packet_type */
 423                 0,          /* skip pkt_len */
 424                 0xffff0000, /* vlan_tci, skip data_len */
 425                 0,          /* skip hash.rss */
 426         };
 427         const uint8x16_t rxdf =
 428                 vandq_u8(vld1q_u8((void *)&t_pkt->rx_descriptor_fields1),
 429                          vreinterpretq_u8_u32(rxdf_mask));
 430         const uint16x8_t crc_adj = {
 431                 0, 0,
 432                 rxq->crc_present * ETHER_CRC_LEN, 0,
 433                 rxq->crc_present * ETHER_CRC_LEN, 0,
 434                 0, 0
 435         };
 436         const uint32_t flow_tag = t_pkt->hash.fdir.hi;
 437 #ifdef MLX5_PMD_SOFT_COUNTERS
 438         uint32_t rcvd_byte = 0;
 439 #endif
 440         /* Mask to shuffle byte_cnt to add up stats. Do bswap16 for all. */
 441         const uint8x8_t len_shuf_m = {
 442                  7,  6,         /* 1st mCQE */
 443                 15, 14,         /* 2nd mCQE */
 444                 23, 22,         /* 3rd mCQE */
 445                 31, 30          /* 4th mCQE */
 446         };
 447
 448         /*
 449          * A. load mCQEs into a 128bit register.
 450          * B. store rearm data to mbuf.
 451          * C. combine data from mCQEs with rx_descriptor_fields1.
 452          * D. store rx_descriptor_fields1.
 453          * E. store flow tag (rte_flow mark).
 454          */
 455         for (pos = 0; pos < mcqe_n; ) {
 456                 uint8_t *p = (void *)&mcq[pos % 8];
 457                 uint8_t *e0 = (void *)&elts[pos]->rearm_data;
 458                 uint8_t *e1 = (void *)&elts[pos + 1]->rearm_data;
 459                 uint8_t *e2 = (void *)&elts[pos + 2]->rearm_data;
 460                 uint8_t *e3 = (void *)&elts[pos + 3]->rearm_data;
 461                 uint16x4_t byte_cnt;
 462 #ifdef MLX5_PMD_SOFT_COUNTERS
 463                 uint16x4_t invalid_mask =
 464                         vcreate_u16(mcqe_n - pos < MLX5_VPMD_DESCS_PER_LOOP ?
 465                                     -1UL << ((mcqe_n - pos) *
 466                                              sizeof(uint16_t) * 8) : 0);
 467 #endif
 468
 469                 if (!(pos & 0x7) && pos + 8 < mcqe_n)
 470                         rte_prefetch0((void *)(cq + pos + 8));
 471                 __asm__ volatile (
 472                 /* A.1 load mCQEs into a 128bit register. */
 473                 "ld1 {v16.16b - v17.16b}, [%[mcq]] \n\t"
 474                 /* B.1 store rearm data to mbuf. */
 475                 "st1 {%[rearm].2d}, [%[e0]] \n\t"
 476                 "add %[e0], %[e0], #16 \n\t"
 477                 "st1 {%[rearm].2d}, [%[e1]] \n\t"
 478                 "add %[e1], %[e1], #16 \n\t"
 479                 /* C.1 combine data from mCQEs with rx_descriptor_fields1. */
 480                 "tbl v18.16b, {v16.16b}, %[mcqe_shuf_m1].16b \n\t"
 481                 "tbl v19.16b, {v16.16b}, %[mcqe_shuf_m2].16b \n\t"
 482                 "sub v18.8h, v18.8h, %[crc_adj].8h \n\t"
 483                 "sub v19.8h, v19.8h, %[crc_adj].8h \n\t"
 484                 "orr v18.16b, v18.16b, %[rxdf].16b \n\t"
 485                 "orr v19.16b, v19.16b, %[rxdf].16b \n\t"
 486                 /* D.1 store rx_descriptor_fields1. */
 487                 "st1 {v18.2d}, [%[e0]] \n\t"
 488                 "st1 {v19.2d}, [%[e1]] \n\t"
 489                 /* B.1 store rearm data to mbuf. */
 490                 "st1 {%[rearm].2d}, [%[e2]] \n\t"
 491                 "add %[e2], %[e2], #16 \n\t"
 492                 "st1 {%[rearm].2d}, [%[e3]] \n\t"
 493                 "add %[e3], %[e3], #16 \n\t"
 494                 /* C.1 combine data from mCQEs with rx_descriptor_fields1. */
 495                 "tbl v18.16b, {v17.16b}, %[mcqe_shuf_m1].16b \n\t"
 496                 "tbl v19.16b, {v17.16b}, %[mcqe_shuf_m2].16b \n\t"
 497                 "sub v18.8h, v18.8h, %[crc_adj].8h \n\t"
 498                 "sub v19.8h, v19.8h, %[crc_adj].8h \n\t"
 499                 "orr v18.16b, v18.16b, %[rxdf].16b \n\t"
 500                 "orr v19.16b, v19.16b, %[rxdf].16b \n\t"
 501                 /* D.1 store rx_descriptor_fields1. */
 502                 "st1 {v18.2d}, [%[e2]] \n\t"
 503                 "st1 {v19.2d}, [%[e3]] \n\t"
 504 #ifdef MLX5_PMD_SOFT_COUNTERS
 505                 "tbl %[byte_cnt].8b, {v16.16b - v17.16b}, %[len_shuf_m].8b \n\t"
 506 #endif
 507                 :[byte_cnt]"=&w"(byte_cnt)
 508                 :[mcq]"r"(p),
 509                  [rxdf]"w"(rxdf),
 510                  [rearm]"w"(rearm),
 511                  [e3]"r"(e3), [e2]"r"(e2), [e1]"r"(e1), [e0]"r"(e0),
 512                  [mcqe_shuf_m1]"w"(mcqe_shuf_m1),
 513                  [mcqe_shuf_m2]"w"(mcqe_shuf_m2),
 514                  [crc_adj]"w"(crc_adj),
 515                  [len_shuf_m]"w"(len_shuf_m)
 516                 :"memory", "v16", "v17", "v18", "v19");
 517 #ifdef MLX5_PMD_SOFT_COUNTERS
 518                 byte_cnt = vbic_u16(byte_cnt, invalid_mask);
 519                 rcvd_byte += vget_lane_u64(vpaddl_u32(vpaddl_u16(byte_cnt)), 0);
 520 #endif
 521                 if (rxq->mark) {
 522                         /* E.1 store flow tag (rte_flow mark). */
 523                         elts[pos]->hash.fdir.hi = flow_tag;
 524                         elts[pos + 1]->hash.fdir.hi = flow_tag;
 525                         elts[pos + 2]->hash.fdir.hi = flow_tag;
 526                         elts[pos + 3]->hash.fdir.hi = flow_tag;
 527                 }
 528                 pos += MLX5_VPMD_DESCS_PER_LOOP;
 529                 /* Move to next CQE and invalidate consumed CQEs. */
 530                 if (!(pos & 0x7) && pos < mcqe_n) {
 531                         mcq = (void *)&(cq + pos)->pkt_info;
 532                         for (i = 0; i < 8; ++i)
 533                                 cq[inv++].op_own = MLX5_CQE_INVALIDATE;
 534                 }
 535         }
 536         /* Invalidate the rest of CQEs. */
 537         for (; inv < mcqe_n; ++inv)
 538                 cq[inv].op_own = MLX5_CQE_INVALIDATE;
 539 #ifdef MLX5_PMD_SOFT_COUNTERS
 540         rxq->stats.ipackets += mcqe_n;
 541         rxq->stats.ibytes += rcvd_byte;
 542 #endif
 543         rxq->cq_ci += mcqe_n;
 544 }
 545
 546 /**
 547  * Calculate packet type and offload flag for mbuf and store it.
 548  *
 549  * @param rxq
 550  *   Pointer to RX queue structure.
 551  * @param ptype_info
 552  *   Array of four 4bytes packet type info extracted from the original
 553  *   completion descriptor.
 554  * @param flow_tag
 555  *   Array of four 4bytes flow ID extracted from the original completion
 556  *   descriptor.
 557  * @param op_err
 558  *   Opcode vector having responder error status. Each field is 4B.
 559  * @param pkts
 560  *   Pointer to array of packets to be filled.
 561  */
 562 static inline void
 563 rxq_cq_to_ptype_oflags_v(struct mlx5_rxq_data *rxq,
 564                          uint32x4_t ptype_info, uint32x4_t flow_tag,
 565                          uint16x4_t op_err, struct rte_mbuf **pkts)
 566 {
 567         uint16x4_t ptype;
 568         uint32x4_t pinfo, cv_flags;
 569         uint32x4_t ol_flags = vdupq_n_u32(rxq->rss_hash * PKT_RX_RSS_HASH);
 570         const uint32x4_t ptype_ol_mask = { 0x106, 0x106, 0x106, 0x106 };
 571         const uint8x16_t cv_flag_sel = {
 572                 0,
 573                 (uint8_t)(PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED),
 574                 (uint8_t)(PKT_RX_IP_CKSUM_GOOD >> 1),
 575                 0,
 576                 (uint8_t)(PKT_RX_L4_CKSUM_GOOD >> 1),
 577                 0,
 578                 (uint8_t)((PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_GOOD) >> 1),
 579                 0, 0, 0, 0, 0, 0, 0, 0, 0
 580         };
 581         const uint32x4_t cv_mask =
 582                 vdupq_n_u32(PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_GOOD |
 583                             PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED);
 584         const uint64x1_t mbuf_init = vld1_u64(&rxq->mbuf_initializer);
 585         const uint64x1_t r32_mask = vcreate_u64(0xffffffff);
 586         uint64x2_t rearm0, rearm1, rearm2, rearm3;
 587
 588         if (rxq->mark) {
 589                 const uint32x4_t ft_def = vdupq_n_u32(MLX5_FLOW_MARK_DEFAULT);
 590                 const uint32x4_t fdir_flags = vdupq_n_u32(PKT_RX_FDIR);
 591                 const uint32x4_t fdir_id_flags = vdupq_n_u32(PKT_RX_FDIR_ID);
 592
 593                 /* Check if flow tag is non-zero then set PKT_RX_FDIR. */
 594                 ol_flags = vorrq_u32(ol_flags, vbicq_u32(fdir_flags,
 595                                                          vceqzq_u32(flow_tag)));
 596                 /* Check if flow tag MLX5_FLOW_MARK_DEFAULT. */
 597                 ol_flags = vorrq_u32(ol_flags,
 598                                      vbicq_u32(fdir_id_flags,
 599                                                vceqq_u32(flow_tag, ft_def)));
 600         }
 601         /*
 602          * ptype_info has the following:
 603          * bit[1]     = l3_ok
 604          * bit[2]     = l4_ok
 605          * bit[8]     = cv
 606          * bit[11:10] = l3_hdr_type
 607          * bit[14:12] = l4_hdr_type
 608          * bit[15]    = ip_frag
 609          * bit[16]    = tunneled
 610          * bit[17]    = outer_l3_type
 611          */
 612         ptype = vshrn_n_u32(ptype_info, 10);
 613         /* Errored packets will have RTE_PTYPE_ALL_MASK. */
 614         ptype = vorr_u16(ptype, op_err);
 615         pkts[0]->packet_type =
 616                 mlx5_ptype_table[vget_lane_u8(vreinterpret_u8_u16(ptype), 6)];
 617         pkts[1]->packet_type =
 618                 mlx5_ptype_table[vget_lane_u8(vreinterpret_u8_u16(ptype), 4)];
 619         pkts[2]->packet_type =
 620                 mlx5_ptype_table[vget_lane_u8(vreinterpret_u8_u16(ptype), 2)];
 621         pkts[3]->packet_type =
 622                 mlx5_ptype_table[vget_lane_u8(vreinterpret_u8_u16(ptype), 0)];
 623         /* Fill flags for checksum and VLAN. */
 624         pinfo = vandq_u32(ptype_info, ptype_ol_mask);
 625         pinfo = vreinterpretq_u32_u8(
 626                 vqtbl1q_u8(cv_flag_sel, vreinterpretq_u8_u32(pinfo)));
 627         /* Locate checksum flags at byte[2:1] and merge with VLAN flags. */
 628         cv_flags = vshlq_n_u32(pinfo, 9);
 629         cv_flags = vorrq_u32(pinfo, cv_flags);
 630         /* Move back flags to start from byte[0]. */
 631         cv_flags = vshrq_n_u32(cv_flags, 8);
 632         /* Mask out garbage bits. */
 633         cv_flags = vandq_u32(cv_flags, cv_mask);
 634         /* Merge to ol_flags. */
 635         ol_flags = vorrq_u32(ol_flags, cv_flags);
 636         /* Merge mbuf_init and ol_flags, and store. */
 637         rearm0 = vcombine_u64(mbuf_init,
 638                               vshr_n_u64(vget_high_u64(vreinterpretq_u64_u32(
 639                                                        ol_flags)), 32));
 640         rearm1 = vcombine_u64(mbuf_init,
 641                               vand_u64(vget_high_u64(vreinterpretq_u64_u32(
 642                                                      ol_flags)), r32_mask));
 643         rearm2 = vcombine_u64(mbuf_init,
 644                               vshr_n_u64(vget_low_u64(vreinterpretq_u64_u32(
 645                                                       ol_flags)), 32));
 646         rearm3 = vcombine_u64(mbuf_init,
 647                               vand_u64(vget_low_u64(vreinterpretq_u64_u32(
 648                                                     ol_flags)), r32_mask));
 649         vst1q_u64((void *)&pkts[0]->rearm_data, rearm0);
 650         vst1q_u64((void *)&pkts[1]->rearm_data, rearm1);
 651         vst1q_u64((void *)&pkts[2]->rearm_data, rearm2);
 652         vst1q_u64((void *)&pkts[3]->rearm_data, rearm3);
 653 }
 654
 655 /**
 656  * Receive burst of packets. An errored completion also consumes a mbuf, but the
 657  * packet_type is set to be RTE_PTYPE_ALL_MASK. Marked mbufs should be freed
 658  * before returning to application.
 659  *
 660  * @param rxq
 661  *   Pointer to RX queue structure.
 662  * @param[out] pkts
 663  *   Array to store received packets.
 664  * @param pkts_n
 665  *   Maximum number of packets in array.
 666  *
 667  * @return
 668  *   Number of packets received including errors (<= pkts_n).
 669  */
 670 static inline uint16_t
 671 rxq_burst_v(struct mlx5_rxq_data *rxq, struct rte_mbuf **pkts, uint16_t pkts_n)
 672 {
 673         const uint16_t q_n = 1 << rxq->cqe_n;
 674         const uint16_t q_mask = q_n - 1;
 675         volatile struct mlx5_cqe *cq;
 676         struct rte_mbuf **elts;
 677         unsigned int pos;
 678         uint64_t n;
 679         uint16_t repl_n;
 680         uint64_t comp_idx = MLX5_VPMD_DESCS_PER_LOOP;
 681         uint16_t nocmp_n = 0;
 682         uint16_t rcvd_pkt = 0;
 683         unsigned int cq_idx = rxq->cq_ci & q_mask;
 684         unsigned int elts_idx;
 685         const uint16x4_t ownership = vdup_n_u16(!(rxq->cq_ci & (q_mask + 1)));
 686         const uint16x4_t owner_check = vcreate_u16(0x0001000100010001);
 687         const uint16x4_t opcode_check = vcreate_u16(0x00f000f000f000f0);
 688         const uint16x4_t format_check = vcreate_u16(0x000c000c000c000c);
 689         const uint16x4_t resp_err_check = vcreate_u16(0x00e000e000e000e0);
 690 #ifdef MLX5_PMD_SOFT_COUNTERS
 691         uint32_t rcvd_byte = 0;
 692 #endif
 693         /* Mask to generate 16B length vector. */
 694         const uint8x8_t len_shuf_m = {
 695                 52, 53,         /* 4th CQE */
 696                 36, 37,         /* 3rd CQE */
 697                 20, 21,         /* 2nd CQE */
 698                  4,  5          /* 1st CQE */
 699         };
 700         /* Mask to extract 16B data from a 64B CQE. */
 701         const uint8x16_t cqe_shuf_m = {
 702                 28, 29,         /* hdr_type_etc */
 703                  0,             /* pkt_info */
 704                 -1,             /* null */
 705                 47, 46,         /* byte_cnt, bswap16 */
 706                 31, 30,         /* vlan_info, bswap16 */
 707                 15, 14, 13, 12, /* rx_hash_res, bswap32 */
 708                 57, 58, 59,     /* flow_tag */
 709                 63              /* op_own */
 710         };
 711         /* Mask to generate 16B data for mbuf. */
 712         const uint8x16_t mb_shuf_m = {
 713                  4,  5, -1, -1, /* pkt_len */
 714                  4,  5,         /* data_len */
 715                  6,  7,         /* vlan_tci */
 716                  8,  9, 10, 11, /* hash.rss */
 717                 12, 13, 14, -1  /* hash.fdir.hi */
 718         };
 719         /* Mask to generate 16B owner vector. */
 720         const uint8x8_t owner_shuf_m = {
 721                 63, -1,         /* 4th CQE */
 722                 47, -1,         /* 3rd CQE */
 723                 31, -1,         /* 2nd CQE */
 724                 15, -1          /* 1st CQE */
 725         };
 726         /* Mask to generate a vector having packet_type/ol_flags. */
 727         const uint8x16_t ptype_shuf_m = {
 728                 48, 49, 50, -1, /* 4th CQE */
 729                 32, 33, 34, -1, /* 3rd CQE */
 730                 16, 17, 18, -1, /* 2nd CQE */
 731                  0,  1,  2, -1  /* 1st CQE */
 732         };
 733         /* Mask to generate a vector having flow tags. */
 734         const uint8x16_t ftag_shuf_m = {
 735                 60, 61, 62, -1, /* 4th CQE */
 736                 44, 45, 46, -1, /* 3rd CQE */
 737                 28, 29, 30, -1, /* 2nd CQE */
 738                 12, 13, 14, -1  /* 1st CQE */
 739         };
 740         const uint16x8_t crc_adj = {
 741                 0, 0, rxq->crc_present * ETHER_CRC_LEN, 0, 0, 0, 0, 0
 742         };
 743         const uint32x4_t flow_mark_adj = { 0, 0, 0, rxq->mark * (-1) };
 744
 745         assert(rxq->sges_n == 0);
 746         assert(rxq->cqe_n == rxq->elts_n);
 747         cq = &(*rxq->cqes)[cq_idx];
 748         rte_prefetch_non_temporal(cq);
 749         rte_prefetch_non_temporal(cq + 1);
 750         rte_prefetch_non_temporal(cq + 2);
 751         rte_prefetch_non_temporal(cq + 3);
 752         pkts_n = RTE_MIN(pkts_n, MLX5_VPMD_RX_MAX_BURST);
 753         /*
 754          * Order of indexes:
 755          *   rq_ci >= cq_ci >= rq_pi
 756          * Definition of indexes:
 757          *   rq_ci - cq_ci := # of buffers owned by HW (posted).
 758          *   cq_ci - rq_pi := # of buffers not returned to app (decompressed).
 759          *   N - (rq_ci - rq_pi) := # of buffers consumed (to be replenished).
 760          */
 761         repl_n = q_n - (rxq->rq_ci - rxq->rq_pi);
 762         if (repl_n >= MLX5_VPMD_RXQ_RPLNSH_THRESH)
 763                 mlx5_rx_replenish_bulk_mbuf(rxq, repl_n);
 764         /* See if there're unreturned mbufs from compressed CQE. */
 765         rcvd_pkt = rxq->cq_ci - rxq->rq_pi;
 766         if (rcvd_pkt > 0) {
 767                 rcvd_pkt = RTE_MIN(rcvd_pkt, pkts_n);
 768                 rxq_copy_mbuf_v(rxq, pkts, rcvd_pkt);
 769                 rxq->rq_pi += rcvd_pkt;
 770                 pkts += rcvd_pkt;
 771         }
 772         elts_idx = rxq->rq_pi & q_mask;
 773         elts = &(*rxq->elts)[elts_idx];
 774         /* Not to overflow pkts array. */
 775         pkts_n = RTE_ALIGN_FLOOR(pkts_n - rcvd_pkt, MLX5_VPMD_DESCS_PER_LOOP);
 776         /* Not to cross queue end. */
 777         pkts_n = RTE_MIN(pkts_n, q_n - elts_idx);
 778         if (!pkts_n)
 779                 return rcvd_pkt;
 780         /* At this point, there shouldn't be any remained packets. */
 781         assert(rxq->rq_pi == rxq->cq_ci);
 782         /*
 783          * Note that vectors have reverse order - {v3, v2, v1, v0}, because
 784          * there's no instruction to count trailing zeros. __builtin_clzl() is
 785          * used instead.
 786          *
 787          * A. copy 4 mbuf pointers from elts ring to returing pkts.
 788          * B. load 64B CQE and extract necessary fields
 789          *    Final 16bytes cqes[] extracted from original 64bytes CQE has the
 790          *    following structure:
 791          *        struct {
 792          *          uint16_t hdr_type_etc;
 793          *          uint8_t  pkt_info;
 794          *          uint8_t  rsvd;
 795          *          uint16_t byte_cnt;
 796          *          uint16_t vlan_info;
 797          *          uint32_t rx_has_res;
 798          *          uint8_t  flow_tag[3];
 799          *          uint8_t  op_own;
 800          *        } c;
 801          * C. fill in mbuf.
 802          * D. get valid CQEs.
 803          * E. find compressed CQE.
 804          */
 805         for (pos = 0;
 806              pos < pkts_n;
 807              pos += MLX5_VPMD_DESCS_PER_LOOP) {
 808                 uint16x4_t op_own;
 809                 uint16x4_t opcode, owner_mask, invalid_mask;
 810                 uint16x4_t comp_mask;
 811                 uint16x4_t mask;
 812                 uint16x4_t byte_cnt;
 813                 uint32x4_t ptype_info, flow_tag;
 814                 uint8_t *p0, *p1, *p2, *p3;
 815                 uint8_t *e0 = (void *)&elts[pos]->pkt_len;
 816                 uint8_t *e1 = (void *)&elts[pos + 1]->pkt_len;
 817                 uint8_t *e2 = (void *)&elts[pos + 2]->pkt_len;
 818                 uint8_t *e3 = (void *)&elts[pos + 3]->pkt_len;
 819                 void *elts_p = (void *)&elts[pos];
 820                 void *pkts_p = (void *)&pkts[pos];
 821
 822                 /* A.0 do not cross the end of CQ. */
 823                 mask = vcreate_u16(pkts_n - pos < MLX5_VPMD_DESCS_PER_LOOP ?
 824                                    -1UL >> ((pkts_n - pos) *
 825                                             sizeof(uint16_t) * 8) : 0);
 826                 p0 = (void *)&cq[pos].pkt_info;
 827                 p1 = p0 + (pkts_n - pos > 1) * sizeof(struct mlx5_cqe);
 828                 p2 = p1 + (pkts_n - pos > 2) * sizeof(struct mlx5_cqe);
 829                 p3 = p2 + (pkts_n - pos > 3) * sizeof(struct mlx5_cqe);
 830                 /* Prefetch next 4 CQEs. */
 831                 if (pkts_n - pos >= 2 * MLX5_VPMD_DESCS_PER_LOOP) {
 832                         unsigned int next = pos + MLX5_VPMD_DESCS_PER_LOOP;
 833                         rte_prefetch_non_temporal(&cq[next]);
 834                         rte_prefetch_non_temporal(&cq[next + 1]);
 835                         rte_prefetch_non_temporal(&cq[next + 2]);
 836                         rte_prefetch_non_temporal(&cq[next + 3]);
 837                 }
 838                 __asm__ volatile (
 839                 /* B.1 (CQE 3) load a block having op_own. */
 840                 "ld1 {v19.16b}, [%[p3]] \n\t"
 841                 "sub %[p3], %[p3], #48 \n\t"
 842                 /* B.2 (CQE 3) load the rest blocks. */
 843                 "ld1 {v16.16b - v18.16b}, [%[p3]] \n\t"
 844                 /* B.3 (CQE 3) extract 16B fields. */
 845                 "tbl v23.16b, {v16.16b - v19.16b}, %[cqe_shuf_m].16b \n\t"
 846                 /* B.4 (CQE 3) adjust CRC length. */
 847                 "sub v23.8h, v23.8h, %[crc_adj].8h \n\t"
 848                 /* B.1 (CQE 2) load a block having op_own. */
 849                 "ld1 {v19.16b}, [%[p2]] \n\t"
 850                 "sub %[p2], %[p2], #48 \n\t"
 851                 /* C.1 (CQE 3) generate final structure for mbuf. */
 852                 "tbl v15.16b, {v23.16b}, %[mb_shuf_m].16b \n\t"
 853                 /* B.2 (CQE 2) load the rest blocks. */
 854                 "ld1 {v16.16b - v18.16b}, [%[p2]] \n\t"
 855                 /* B.3 (CQE 2) extract 16B fields. */
 856                 "tbl v22.16b, {v16.16b - v19.16b}, %[cqe_shuf_m].16b \n\t"
 857                 /* B.4 (CQE 2) adjust CRC length. */
 858                 "sub v22.8h, v22.8h, %[crc_adj].8h \n\t"
 859                 /* B.1 (CQE 1) load a block having op_own. */
 860                 "ld1 {v19.16b}, [%[p1]] \n\t"
 861                 "sub %[p1], %[p1], #48 \n\t"
 862                 /* C.1 (CQE 2) generate final structure for mbuf. */
 863                 "tbl v14.16b, {v22.16b}, %[mb_shuf_m].16b \n\t"
 864                 /* B.2 (CQE 1) load the rest blocks. */
 865                 "ld1 {v16.16b - v18.16b}, [%[p1]] \n\t"
 866                 /* B.3 (CQE 1) extract 16B fields. */
 867                 "tbl v21.16b, {v16.16b - v19.16b}, %[cqe_shuf_m].16b \n\t"
 868                 /* B.4 (CQE 1) adjust CRC length. */
 869                 "sub v21.8h, v21.8h, %[crc_adj].8h \n\t"
 870                 /* B.1 (CQE 0) load a block having op_own. */
 871                 "ld1 {v19.16b}, [%[p0]] \n\t"
 872                 "sub %[p0], %[p0], #48 \n\t"
 873                 /* C.1 (CQE 1) generate final structure for mbuf. */
 874                 "tbl v13.16b, {v21.16b}, %[mb_shuf_m].16b \n\t"
 875                 /* B.2 (CQE 0) load the rest blocks. */
 876                 "ld1 {v16.16b - v18.16b}, [%[p0]] \n\t"
 877                 /* B.3 (CQE 0) extract 16B fields. */
 878                 "tbl v20.16b, {v16.16b - v19.16b}, %[cqe_shuf_m].16b \n\t"
 879                 /* B.4 (CQE 0) adjust CRC length. */
 880                 "sub v20.8h, v20.8h, %[crc_adj].8h \n\t"
 881                 /* A.1 load mbuf pointers. */
 882                 "ld1 {v24.2d - v25.2d}, [%[elts_p]] \n\t"
 883                 /* D.1 extract op_own byte. */
 884                 "tbl %[op_own].8b, {v20.16b - v23.16b}, %[owner_shuf_m].8b \n\t"
 885                 /* C.2 (CQE 3) adjust flow mark. */
 886                 "add v15.4s, v15.4s, %[flow_mark_adj].4s \n\t"
 887                 /* C.3 (CQE 3) fill in mbuf - rx_descriptor_fields1. */
 888                 "st1 {v15.2d}, [%[e3]] \n\t"
 889                 /* C.2 (CQE 2) adjust flow mark. */
 890                 "add v14.4s, v14.4s, %[flow_mark_adj].4s \n\t"
 891                 /* C.3 (CQE 2) fill in mbuf - rx_descriptor_fields1. */
 892                 "st1 {v14.2d}, [%[e2]] \n\t"
 893                 /* C.1 (CQE 0) generate final structure for mbuf. */
 894                 "tbl v12.16b, {v20.16b}, %[mb_shuf_m].16b \n\t"
 895                 /* C.2 (CQE 1) adjust flow mark. */
 896                 "add v13.4s, v13.4s, %[flow_mark_adj].4s \n\t"
 897                 /* C.3 (CQE 1) fill in mbuf - rx_descriptor_fields1. */
 898                 "st1 {v13.2d}, [%[e1]] \n\t"
 899 #ifdef MLX5_PMD_SOFT_COUNTERS
 900                 /* Extract byte_cnt. */
 901                 "tbl %[byte_cnt].8b, {v20.16b - v23.16b}, %[len_shuf_m].8b \n\t"
 902 #endif
 903                 /* Extract ptype_info. */
 904                 "tbl %[ptype_info].16b, {v20.16b - v23.16b}, %[ptype_shuf_m].16b \n\t"
 905                 /* Extract flow_tag. */
 906                 "tbl %[flow_tag].16b, {v20.16b - v23.16b}, %[ftag_shuf_m].16b \n\t"
 907                 /* A.2 copy mbuf pointers. */
 908                 "st1 {v24.2d - v25.2d}, [%[pkts_p]] \n\t"
 909                 /* C.2 (CQE 0) adjust flow mark. */
 910                 "add v12.4s, v12.4s, %[flow_mark_adj].4s \n\t"
 911                 /* C.3 (CQE 1) fill in mbuf - rx_descriptor_fields1. */
 912                 "st1 {v12.2d}, [%[e0]] \n\t"
 913                 :[op_own]"=&w"(op_own),
 914                  [byte_cnt]"=&w"(byte_cnt),
 915                  [ptype_info]"=&w"(ptype_info),
 916                  [flow_tag]"=&w"(flow_tag)
 917                 :[p3]"r"(p3 + 48), [p2]"r"(p2 + 48),
 918                  [p1]"r"(p1 + 48), [p0]"r"(p0 + 48),
 919                  [e3]"r"(e3), [e2]"r"(e2), [e1]"r"(e1), [e0]"r"(e0),
 920                  [elts_p]"r"(elts_p),
 921                  [pkts_p]"r"(pkts_p),
 922                  [cqe_shuf_m]"w"(cqe_shuf_m),
 923                  [mb_shuf_m]"w"(mb_shuf_m),
 924                  [owner_shuf_m]"w"(owner_shuf_m),
 925                  [len_shuf_m]"w"(len_shuf_m),
 926                  [ptype_shuf_m]"w"(ptype_shuf_m),
 927                  [ftag_shuf_m]"w"(ftag_shuf_m),
 928                  [crc_adj]"w"(crc_adj),
 929                  [flow_mark_adj]"w"(flow_mark_adj)
 930                 :"memory",
 931                  "v12", "v13", "v14", "v15",
 932                  "v16", "v17", "v18", "v19",
 933                  "v20", "v21", "v22", "v23",
 934                  "v24", "v25");
 935                 /* D.2 flip owner bit to mark CQEs from last round. */
 936                 owner_mask = vand_u16(op_own, owner_check);
 937                 owner_mask = vceq_u16(owner_mask, ownership);
 938                 /* D.3 get mask for invalidated CQEs. */
 939                 opcode = vand_u16(op_own, opcode_check);
 940                 invalid_mask = vceq_u16(opcode_check, opcode);
 941                 /* E.1 find compressed CQE format. */
 942                 comp_mask = vand_u16(op_own, format_check);
 943                 comp_mask = vceq_u16(comp_mask, format_check);
 944                 /* D.4 mask out beyond boundary. */
 945                 invalid_mask = vorr_u16(invalid_mask, mask);
 946                 /* D.5 merge invalid_mask with invalid owner. */
 947                 invalid_mask = vorr_u16(invalid_mask, owner_mask);
 948                 /* E.2 mask out invalid entries. */
 949                 comp_mask = vbic_u16(comp_mask, invalid_mask);
 950                 /* E.3 get the first compressed CQE. */
 951                 comp_idx = __builtin_clzl(vget_lane_u64(vreinterpret_u64_u16(
 952                                           comp_mask), 0)) /
 953                                           (sizeof(uint16_t) * 8);
 954                 /* D.6 mask out entries after the compressed CQE. */
 955                 mask = vcreate_u16(comp_idx < MLX5_VPMD_DESCS_PER_LOOP ?
 956                                    -1UL >> (comp_idx * sizeof(uint16_t) * 8) :
 957                                    0);
 958                 invalid_mask = vorr_u16(invalid_mask, mask);
 959                 /* D.7 count non-compressed valid CQEs. */
 960                 n = __builtin_clzl(vget_lane_u64(vreinterpret_u64_u16(
 961                                    invalid_mask), 0)) / (sizeof(uint16_t) * 8);
 962                 nocmp_n += n;
 963                 /* D.2 get the final invalid mask. */
 964                 mask = vcreate_u16(n < MLX5_VPMD_DESCS_PER_LOOP ?
 965                                    -1UL >> (n * sizeof(uint16_t) * 8) : 0);
 966                 invalid_mask = vorr_u16(invalid_mask, mask);
 967                 /* D.3 check error in opcode. */
 968                 opcode = vceq_u16(resp_err_check, opcode);
 969                 opcode = vbic_u16(opcode, invalid_mask);
 970                 /* D.4 mark if any error is set */
 971                 rxq->pending_err |=
 972                         !!vget_lane_u64(vreinterpret_u64_u16(opcode), 0);
 973                 /* C.4 fill in mbuf - rearm_data and packet_type. */
 974                 rxq_cq_to_ptype_oflags_v(rxq, ptype_info, flow_tag,
 975                                          opcode, &elts[pos]);
 976 #ifdef MLX5_PMD_SOFT_COUNTERS
 977                 /* Add up received bytes count. */
 978                 byte_cnt = vbic_u16(byte_cnt, invalid_mask);
 979                 rcvd_byte += vget_lane_u64(vpaddl_u32(vpaddl_u16(byte_cnt)), 0);
 980 #endif
 981                 /*
 982                  * Break the loop unless more valid CQE is expected, or if
 983                  * there's a compressed CQE.
 984                  */
 985                 if (n != MLX5_VPMD_DESCS_PER_LOOP)
 986                         break;
 987         }
 988         /* If no new CQE seen, return without updating cq_db. */
 989         if (unlikely(!nocmp_n && comp_idx == MLX5_VPMD_DESCS_PER_LOOP))
 990                 return rcvd_pkt;
 991         /* Update the consumer indexes for non-compressed CQEs. */
 992         assert(nocmp_n <= pkts_n);
 993         rxq->cq_ci += nocmp_n;
 994         rxq->rq_pi += nocmp_n;
 995         rcvd_pkt += nocmp_n;
 996 #ifdef MLX5_PMD_SOFT_COUNTERS
 997         rxq->stats.ipackets += nocmp_n;
 998         rxq->stats.ibytes += rcvd_byte;
 999 #endif
1000         /* Decompress the last CQE if compressed. */
1001         if (comp_idx < MLX5_VPMD_DESCS_PER_LOOP && comp_idx == n) {
1002                 assert(comp_idx == (nocmp_n % MLX5_VPMD_DESCS_PER_LOOP));
1003                 rxq_cq_decompress_v(rxq, &cq[nocmp_n], &elts[nocmp_n]);
1004                 /* Return more packets if needed. */
1005                 if (nocmp_n < pkts_n) {
1006                         uint16_t n = rxq->cq_ci - rxq->rq_pi;
1007
1008                         n = RTE_MIN(n, pkts_n - nocmp_n);
1009                         rxq_copy_mbuf_v(rxq, &pkts[nocmp_n], n);
1010                         rxq->rq_pi += n;
1011                         rcvd_pkt += n;
1012                 }
1013         }
1014         rte_compiler_barrier();
1015         *rxq->cq_db = rte_cpu_to_be_32(rxq->cq_ci);
1016         return rcvd_pkt;
1017 }
1018
1019 #endif /* RTE_PMD_MLX5_RXTX_VEC_NEON_H_ */