drivers/net/nfp/nfp_net.c

   1 /*
   2  * Copyright (c) 2014, 2015 Netronome Systems, Inc.
   3  * All rights reserved.
   4  *
   5  * Small portions derived from code Copyright(c) 2010-2015 Intel Corporation.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  * 1. Redistributions of source code must retain the above copyright notice,
  11  *  this list of conditions and the following disclaimer.
  12  *
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *  notice, this list of conditions and the following disclaimer in the
  15  *  documentation and/or other materials provided with the distribution
  16  *
  17  * 3. Neither the name of the copyright holder nor the names of its
  18  *  contributors may be used to endorse or promote products derived from this
  19  *  software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 /*
  35  * vim:shiftwidth=8:noexpandtab
  36  *
  37  * @file dpdk/pmd/nfp_net.c
  38  *
  39  * Netronome vNIC DPDK Poll-Mode Driver: Main entry point
  40  */
  41
  42 #include <math.h>
  43
  44 #include <rte_byteorder.h>
  45 #include <rte_common.h>
  46 #include <rte_log.h>
  47 #include <rte_debug.h>
  48 #include <rte_ethdev.h>
  49 #include <rte_dev.h>
  50 #include <rte_ether.h>
  51 #include <rte_malloc.h>
  52 #include <rte_memzone.h>
  53 #include <rte_mempool.h>
  54 #include <rte_version.h>
  55 #include <rte_string_fns.h>
  56 #include <rte_alarm.h>
  57 #include <rte_spinlock.h>
  58
  59 #include "nfp_net_pmd.h"
  60 #include "nfp_net_logs.h"
  61 #include "nfp_net_ctrl.h"
  62
  63 /* Prototypes */
  64 static void nfp_net_close(struct rte_eth_dev *dev);
  65 static int nfp_net_configure(struct rte_eth_dev *dev);
  66 static void nfp_net_dev_interrupt_handler(struct rte_intr_handle *handle,
  67                                           void *param);
  68 static void nfp_net_dev_interrupt_delayed_handler(void *param);
  69 static int nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
  70 static void nfp_net_infos_get(struct rte_eth_dev *dev,
  71                               struct rte_eth_dev_info *dev_info);
  72 static int nfp_net_init(struct rte_eth_dev *eth_dev);
  73 static int nfp_net_link_update(struct rte_eth_dev *dev, int wait_to_complete);
  74 static void nfp_net_promisc_enable(struct rte_eth_dev *dev);
  75 static void nfp_net_promisc_disable(struct rte_eth_dev *dev);
  76 static int nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq);
  77 static uint32_t nfp_net_rx_queue_count(struct rte_eth_dev *dev,
  78                                        uint16_t queue_idx);
  79 static uint16_t nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
  80                                   uint16_t nb_pkts);
  81 static void nfp_net_rx_queue_release(void *rxq);
  82 static int nfp_net_rx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  83                                   uint16_t nb_desc, unsigned int socket_id,
  84                                   const struct rte_eth_rxconf *rx_conf,
  85                                   struct rte_mempool *mp);
  86 static int nfp_net_tx_free_bufs(struct nfp_net_txq *txq);
  87 static void nfp_net_tx_queue_release(void *txq);
  88 static int nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  89                                   uint16_t nb_desc, unsigned int socket_id,
  90                                   const struct rte_eth_txconf *tx_conf);
  91 static int nfp_net_start(struct rte_eth_dev *dev);
  92 static void nfp_net_stats_get(struct rte_eth_dev *dev,
  93                               struct rte_eth_stats *stats);
  94 static void nfp_net_stats_reset(struct rte_eth_dev *dev);
  95 static void nfp_net_stop(struct rte_eth_dev *dev);
  96 static uint16_t nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
  97                                   uint16_t nb_pkts);
  98
  99 /*
 100  * The offset of the queue controller queues in the PCIe Target. These
 101  * happen to be at the same offset on the NFP6000 and the NFP3200 so
 102  * we use a single macro here.
 103  */
 104 #define NFP_PCIE_QUEUE(_q)      (0x80000 + (0x800 * ((_q) & 0xff)))
 105
 106 /* Maximum value which can be added to a queue with one transaction */
 107 #define NFP_QCP_MAX_ADD 0x7f
 108
 109 #define RTE_MBUF_DMA_ADDR_DEFAULT(mb) \
 110         (uint64_t)((mb)->buf_physaddr + RTE_PKTMBUF_HEADROOM)
 111
 112 /* nfp_qcp_ptr - Read or Write Pointer of a queue */
 113 enum nfp_qcp_ptr {
 114         NFP_QCP_READ_PTR = 0,
 115         NFP_QCP_WRITE_PTR
 116 };
 117
 118 /*
 119  * nfp_qcp_ptr_add - Add the value to the selected pointer of a queue
 120  * @q: Base address for queue structure
 121  * @ptr: Add to the Read or Write pointer
 122  * @val: Value to add to the queue pointer
 123  *
 124  * If @val is greater than @NFP_QCP_MAX_ADD multiple writes are performed.
 125  */
 126 static inline void
 127 nfp_qcp_ptr_add(uint8_t *q, enum nfp_qcp_ptr ptr, uint32_t val)
 128 {
 129         uint32_t off;
 130
 131         if (ptr == NFP_QCP_READ_PTR)
 132                 off = NFP_QCP_QUEUE_ADD_RPTR;
 133         else
 134                 off = NFP_QCP_QUEUE_ADD_WPTR;
 135
 136         while (val > NFP_QCP_MAX_ADD) {
 137                 nn_writel(rte_cpu_to_le_32(NFP_QCP_MAX_ADD), q + off);
 138                 val -= NFP_QCP_MAX_ADD;
 139         }
 140
 141         nn_writel(rte_cpu_to_le_32(val), q + off);
 142 }
 143
 144 /*
 145  * nfp_qcp_read - Read the current Read/Write pointer value for a queue
 146  * @q:  Base address for queue structure
 147  * @ptr: Read or Write pointer
 148  */
 149 static inline uint32_t
 150 nfp_qcp_read(uint8_t *q, enum nfp_qcp_ptr ptr)
 151 {
 152         uint32_t off;
 153         uint32_t val;
 154
 155         if (ptr == NFP_QCP_READ_PTR)
 156                 off = NFP_QCP_QUEUE_STS_LO;
 157         else
 158                 off = NFP_QCP_QUEUE_STS_HI;
 159
 160         val = rte_cpu_to_le_32(nn_readl(q + off));
 161
 162         if (ptr == NFP_QCP_READ_PTR)
 163                 return val & NFP_QCP_QUEUE_STS_LO_READPTR_mask;
 164         else
 165                 return val & NFP_QCP_QUEUE_STS_HI_WRITEPTR_mask;
 166 }
 167
 168 /*
 169  * Functions to read/write from/to Config BAR
 170  * Performs any endian conversion necessary.
 171  */
 172 static inline uint8_t
 173 nn_cfg_readb(struct nfp_net_hw *hw, int off)
 174 {
 175         return nn_readb(hw->ctrl_bar + off);
 176 }
 177
 178 static inline void
 179 nn_cfg_writeb(struct nfp_net_hw *hw, int off, uint8_t val)
 180 {
 181         nn_writeb(val, hw->ctrl_bar + off);
 182 }
 183
 184 static inline uint32_t
 185 nn_cfg_readl(struct nfp_net_hw *hw, int off)
 186 {
 187         return rte_le_to_cpu_32(nn_readl(hw->ctrl_bar + off));
 188 }
 189
 190 static inline void
 191 nn_cfg_writel(struct nfp_net_hw *hw, int off, uint32_t val)
 192 {
 193         nn_writel(rte_cpu_to_le_32(val), hw->ctrl_bar + off);
 194 }
 195
 196 static inline uint64_t
 197 nn_cfg_readq(struct nfp_net_hw *hw, int off)
 198 {
 199         return rte_le_to_cpu_64(nn_readq(hw->ctrl_bar + off));
 200 }
 201
 202 static inline void
 203 nn_cfg_writeq(struct nfp_net_hw *hw, int off, uint64_t val)
 204 {
 205         nn_writeq(rte_cpu_to_le_64(val), hw->ctrl_bar + off);
 206 }
 207
 208 /* Creating memzone for hardware rings. */
 209 static const struct rte_memzone *
 210 ring_dma_zone_reserve(struct rte_eth_dev *dev, const char *ring_name,
 211                       uint16_t queue_id, uint32_t ring_size, int socket_id)
 212 {
 213         char z_name[RTE_MEMZONE_NAMESIZE];
 214         const struct rte_memzone *mz;
 215
 216         snprintf(z_name, sizeof(z_name), "%s_%s_%d_%d",
 217                  dev->driver->pci_drv.driver.name,
 218                  ring_name, dev->data->port_id, queue_id);
 219
 220         mz = rte_memzone_lookup(z_name);
 221         if (mz)
 222                 return mz;
 223
 224         return rte_memzone_reserve_aligned(z_name, ring_size, socket_id, 0,
 225                                            NFP_MEMZONE_ALIGN);
 226 }
 227
 228 /*
 229  * Atomically reads link status information from global structure rte_eth_dev.
 230  *
 231  * @param dev
 232  *   - Pointer to the structure rte_eth_dev to read from.
 233  *   - Pointer to the buffer to be saved with the link status.
 234  *
 235  * @return
 236  *   - On success, zero.
 237  *   - On failure, negative value.
 238  */
 239 static inline int
 240 nfp_net_dev_atomic_read_link_status(struct rte_eth_dev *dev,
 241                                     struct rte_eth_link *link)
 242 {
 243         struct rte_eth_link *dst = link;
 244         struct rte_eth_link *src = &dev->data->dev_link;
 245
 246         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 247                                 *(uint64_t *)src) == 0)
 248                 return -1;
 249
 250         return 0;
 251 }
 252
 253 /*
 254  * Atomically writes the link status information into global
 255  * structure rte_eth_dev.
 256  *
 257  * @param dev
 258  *   - Pointer to the structure rte_eth_dev to read from.
 259  *   - Pointer to the buffer to be saved with the link status.
 260  *
 261  * @return
 262  *   - On success, zero.
 263  *   - On failure, negative value.
 264  */
 265 static inline int
 266 nfp_net_dev_atomic_write_link_status(struct rte_eth_dev *dev,
 267                                      struct rte_eth_link *link)
 268 {
 269         struct rte_eth_link *dst = &dev->data->dev_link;
 270         struct rte_eth_link *src = link;
 271
 272         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 273                                 *(uint64_t *)src) == 0)
 274                 return -1;
 275
 276         return 0;
 277 }
 278
 279 static void
 280 nfp_net_rx_queue_release_mbufs(struct nfp_net_rxq *rxq)
 281 {
 282         unsigned i;
 283
 284         if (rxq->rxbufs == NULL)
 285                 return;
 286
 287         for (i = 0; i < rxq->rx_count; i++) {
 288                 if (rxq->rxbufs[i].mbuf) {
 289                         rte_pktmbuf_free_seg(rxq->rxbufs[i].mbuf);
 290                         rxq->rxbufs[i].mbuf = NULL;
 291                 }
 292         }
 293 }
 294
 295 static void
 296 nfp_net_rx_queue_release(void *rx_queue)
 297 {
 298         struct nfp_net_rxq *rxq = rx_queue;
 299
 300         if (rxq) {
 301                 nfp_net_rx_queue_release_mbufs(rxq);
 302                 rte_free(rxq->rxbufs);
 303                 rte_free(rxq);
 304         }
 305 }
 306
 307 static void
 308 nfp_net_reset_rx_queue(struct nfp_net_rxq *rxq)
 309 {
 310         nfp_net_rx_queue_release_mbufs(rxq);
 311         rxq->wr_p = 0;
 312         rxq->rd_p = 0;
 313         rxq->nb_rx_hold = 0;
 314 }
 315
 316 static void
 317 nfp_net_tx_queue_release_mbufs(struct nfp_net_txq *txq)
 318 {
 319         unsigned i;
 320
 321         if (txq->txbufs == NULL)
 322                 return;
 323
 324         for (i = 0; i < txq->tx_count; i++) {
 325                 if (txq->txbufs[i].mbuf) {
 326                         rte_pktmbuf_free(txq->txbufs[i].mbuf);
 327                         txq->txbufs[i].mbuf = NULL;
 328                 }
 329         }
 330 }
 331
 332 static void
 333 nfp_net_tx_queue_release(void *tx_queue)
 334 {
 335         struct nfp_net_txq *txq = tx_queue;
 336
 337         if (txq) {
 338                 nfp_net_tx_queue_release_mbufs(txq);
 339                 rte_free(txq->txbufs);
 340                 rte_free(txq);
 341         }
 342 }
 343
 344 static void
 345 nfp_net_reset_tx_queue(struct nfp_net_txq *txq)
 346 {
 347         nfp_net_tx_queue_release_mbufs(txq);
 348         txq->wr_p = 0;
 349         txq->rd_p = 0;
 350         txq->tail = 0;
 351         txq->qcp_rd_p = 0;
 352 }
 353
 354 static int
 355 __nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t update)
 356 {
 357         int cnt;
 358         uint32_t new;
 359         struct timespec wait;
 360
 361         PMD_DRV_LOG(DEBUG, "Writing to the configuration queue (%p)...\n",
 362                     hw->qcp_cfg);
 363
 364         if (hw->qcp_cfg == NULL)
 365                 rte_panic("Bad configuration queue pointer\n");
 366
 367         nfp_qcp_ptr_add(hw->qcp_cfg, NFP_QCP_WRITE_PTR, 1);
 368
 369         wait.tv_sec = 0;
 370         wait.tv_nsec = 1000000;
 371
 372         PMD_DRV_LOG(DEBUG, "Polling for update ack...\n");
 373
 374         /* Poll update field, waiting for NFP to ack the config */
 375         for (cnt = 0; ; cnt++) {
 376                 new = nn_cfg_readl(hw, NFP_NET_CFG_UPDATE);
 377                 if (new == 0)
 378                         break;
 379                 if (new & NFP_NET_CFG_UPDATE_ERR) {
 380                         PMD_INIT_LOG(ERR, "Reconfig error: 0x%08x\n", new);
 381                         return -1;
 382                 }
 383                 if (cnt >= NFP_NET_POLL_TIMEOUT) {
 384                         PMD_INIT_LOG(ERR, "Reconfig timeout for 0x%08x after"
 385                                           " %dms\n", update, cnt);
 386                         rte_panic("Exiting\n");
 387                 }
 388                 nanosleep(&wait, 0); /* waiting for a 1ms */
 389         }
 390         PMD_DRV_LOG(DEBUG, "Ack DONE\n");
 391         return 0;
 392 }
 393
 394 /*
 395  * Reconfigure the NIC
 396  * @nn:    device to reconfigure
 397  * @ctrl:    The value for the ctrl field in the BAR config
 398  * @update:  The value for the update field in the BAR config
 399  *
 400  * Write the update word to the BAR and ping the reconfig queue. Then poll
 401  * until the firmware has acknowledged the update by zeroing the update word.
 402  */
 403 static int
 404 nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t ctrl, uint32_t update)
 405 {
 406         uint32_t err;
 407
 408         PMD_DRV_LOG(DEBUG, "nfp_net_reconfig: ctrl=%08x update=%08x\n",
 409                     ctrl, update);
 410
 411         rte_spinlock_lock(&hw->reconfig_lock);
 412
 413         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, ctrl);
 414         nn_cfg_writel(hw, NFP_NET_CFG_UPDATE, update);
 415
 416         rte_wmb();
 417
 418         err = __nfp_net_reconfig(hw, update);
 419
 420         rte_spinlock_unlock(&hw->reconfig_lock);
 421
 422         if (!err)
 423                 return 0;
 424
 425         /*
 426          * Reconfig errors imply situations where they can be handled.
 427          * Otherwise, rte_panic is called inside __nfp_net_reconfig
 428          */
 429         PMD_INIT_LOG(ERR, "Error nfp_net reconfig for ctrl: %x update: %x\n",
 430                      ctrl, update);
 431         return -EIO;
 432 }
 433
 434 /*
 435  * Configure an Ethernet device. This function must be invoked first
 436  * before any other function in the Ethernet API. This function can
 437  * also be re-invoked when a device is in the stopped state.
 438  */
 439 static int
 440 nfp_net_configure(struct rte_eth_dev *dev)
 441 {
 442         struct rte_eth_conf *dev_conf;
 443         struct rte_eth_rxmode *rxmode;
 444         struct rte_eth_txmode *txmode;
 445         uint32_t new_ctrl = 0;
 446         uint32_t update = 0;
 447         struct nfp_net_hw *hw;
 448
 449         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 450
 451         /*
 452          * A DPDK app sends info about how many queues to use and how
 453          * those queues need to be configured. This is used by the
 454          * DPDK core and it makes sure no more queues than those
 455          * advertised by the driver are requested. This function is
 456          * called after that internal process
 457          */
 458
 459         PMD_INIT_LOG(DEBUG, "Configure\n");
 460
 461         dev_conf = &dev->data->dev_conf;
 462         rxmode = &dev_conf->rxmode;
 463         txmode = &dev_conf->txmode;
 464
 465         /* Checking TX mode */
 466         if (txmode->mq_mode) {
 467                 PMD_INIT_LOG(INFO, "TX mq_mode DCB and VMDq not supported\n");
 468                 return -EINVAL;
 469         }
 470
 471         /* Checking RX mode */
 472         if (rxmode->mq_mode & ETH_MQ_RX_RSS) {
 473                 if (hw->cap & NFP_NET_CFG_CTRL_RSS) {
 474                         update = NFP_NET_CFG_UPDATE_RSS;
 475                         new_ctrl = NFP_NET_CFG_CTRL_RSS;
 476                 } else {
 477                         PMD_INIT_LOG(INFO, "RSS not supported\n");
 478                         return -EINVAL;
 479                 }
 480         }
 481
 482         if (rxmode->split_hdr_size) {
 483                 PMD_INIT_LOG(INFO, "rxmode does not support split header\n");
 484                 return -EINVAL;
 485         }
 486
 487         if (rxmode->hw_ip_checksum) {
 488                 if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM) {
 489                         new_ctrl |= NFP_NET_CFG_CTRL_RXCSUM;
 490                 } else {
 491                         PMD_INIT_LOG(INFO, "RXCSUM not supported\n");
 492                         return -EINVAL;
 493                 }
 494         }
 495
 496         if (rxmode->hw_vlan_filter) {
 497                 PMD_INIT_LOG(INFO, "VLAN filter not supported\n");
 498                 return -EINVAL;
 499         }
 500
 501         if (rxmode->hw_vlan_strip) {
 502                 if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN) {
 503                         new_ctrl |= NFP_NET_CFG_CTRL_RXVLAN;
 504                 } else {
 505                         PMD_INIT_LOG(INFO, "hw vlan strip not supported\n");
 506                         return -EINVAL;
 507                 }
 508         }
 509
 510         if (rxmode->hw_vlan_extend) {
 511                 PMD_INIT_LOG(INFO, "VLAN extended not supported\n");
 512                 return -EINVAL;
 513         }
 514
 515         /* Supporting VLAN insertion by default */
 516         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
 517                 new_ctrl |= NFP_NET_CFG_CTRL_TXVLAN;
 518
 519         if (rxmode->jumbo_frame)
 520                 /* this is handled in rte_eth_dev_configure */
 521
 522         if (rxmode->hw_strip_crc) {
 523                 PMD_INIT_LOG(INFO, "strip CRC not supported\n");
 524                 return -EINVAL;
 525         }
 526
 527         if (rxmode->enable_scatter) {
 528                 PMD_INIT_LOG(INFO, "Scatter not supported\n");
 529                 return -EINVAL;
 530         }
 531
 532         if (!new_ctrl)
 533                 return 0;
 534
 535         update |= NFP_NET_CFG_UPDATE_GEN;
 536
 537         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 538         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 539                 return -EIO;
 540
 541         hw->ctrl = new_ctrl;
 542
 543         return 0;
 544 }
 545
 546 static void
 547 nfp_net_enable_queues(struct rte_eth_dev *dev)
 548 {
 549         struct nfp_net_hw *hw;
 550         uint64_t enabled_queues = 0;
 551         int i;
 552
 553         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 554
 555         /* Enabling the required TX queues in the device */
 556         for (i = 0; i < dev->data->nb_tx_queues; i++)
 557                 enabled_queues |= (1 << i);
 558
 559         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, enabled_queues);
 560
 561         enabled_queues = 0;
 562
 563         /* Enabling the required RX queues in the device */
 564         for (i = 0; i < dev->data->nb_rx_queues; i++)
 565                 enabled_queues |= (1 << i);
 566
 567         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, enabled_queues);
 568 }
 569
 570 static void
 571 nfp_net_disable_queues(struct rte_eth_dev *dev)
 572 {
 573         struct nfp_net_hw *hw;
 574         uint32_t new_ctrl, update = 0;
 575
 576         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 577
 578         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, 0);
 579         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, 0);
 580
 581         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_ENABLE;
 582         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING |
 583                  NFP_NET_CFG_UPDATE_MSIX;
 584
 585         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 586                 new_ctrl &= ~NFP_NET_CFG_CTRL_RINGCFG;
 587
 588         /* If an error when reconfig we avoid to change hw state */
 589         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 590                 return;
 591
 592         hw->ctrl = new_ctrl;
 593 }
 594
 595 static int
 596 nfp_net_rx_freelist_setup(struct rte_eth_dev *dev)
 597 {
 598         int i;
 599
 600         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 601                 if (nfp_net_rx_fill_freelist(dev->data->rx_queues[i]) < 0)
 602                         return -1;
 603         }
 604         return 0;
 605 }
 606
 607 static void
 608 nfp_net_params_setup(struct nfp_net_hw *hw)
 609 {
 610         nn_cfg_writel(hw, NFP_NET_CFG_MTU, hw->mtu);
 611         nn_cfg_writel(hw, NFP_NET_CFG_FLBUFSZ, hw->flbufsz);
 612 }
 613
 614 static void
 615 nfp_net_cfg_queue_setup(struct nfp_net_hw *hw)
 616 {
 617         hw->qcp_cfg = hw->tx_bar + NFP_QCP_QUEUE_ADDR_SZ;
 618 }
 619
 620 static void nfp_net_read_mac(struct nfp_net_hw *hw)
 621 {
 622         uint32_t tmp;
 623
 624         tmp = rte_be_to_cpu_32(nn_cfg_readl(hw, NFP_NET_CFG_MACADDR));
 625         memcpy(&hw->mac_addr[0], &tmp, sizeof(struct ether_addr));
 626
 627         tmp = rte_be_to_cpu_32(nn_cfg_readl(hw, NFP_NET_CFG_MACADDR + 4));
 628         memcpy(&hw->mac_addr[4], &tmp, 2);
 629 }
 630
 631 static int
 632 nfp_net_start(struct rte_eth_dev *dev)
 633 {
 634         uint32_t new_ctrl, update = 0;
 635         struct nfp_net_hw *hw;
 636         int ret;
 637
 638         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 639
 640         PMD_INIT_LOG(DEBUG, "Start\n");
 641
 642         /* Disabling queues just in case... */
 643         nfp_net_disable_queues(dev);
 644
 645         /* Writing configuration parameters in the device */
 646         nfp_net_params_setup(hw);
 647
 648         /* Enabling the required queues in the device */
 649         nfp_net_enable_queues(dev);
 650
 651         /* Enable device */
 652         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_ENABLE | NFP_NET_CFG_UPDATE_MSIX;
 653         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING;
 654
 655         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 656                 new_ctrl |= NFP_NET_CFG_CTRL_RINGCFG;
 657
 658         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 659         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 660                 return -EIO;
 661
 662         /*
 663          * Allocating rte mbuffs for configured rx queues.
 664          * This requires queues being enabled before
 665          */
 666         if (nfp_net_rx_freelist_setup(dev) < 0) {
 667                 ret = -ENOMEM;
 668                 goto error;
 669         }
 670
 671         hw->ctrl = new_ctrl;
 672
 673         return 0;
 674
 675 error:
 676         /*
 677          * An error returned by this function should mean the app
 678          * exiting and then the system releasing all the memory
 679          * allocated even memory coming from hugepages.
 680          *
 681          * The device could be enabled at this point with some queues
 682          * ready for getting packets. This is true if the call to
 683          * nfp_net_rx_freelist_setup() succeeds for some queues but
 684          * fails for subsequent queues.
 685          *
 686          * This should make the app exiting but better if we tell the
 687          * device first.
 688          */
 689         nfp_net_disable_queues(dev);
 690
 691         return ret;
 692 }
 693
 694 /* Stop device: disable rx and tx functions to allow for reconfiguring. */
 695 static void
 696 nfp_net_stop(struct rte_eth_dev *dev)
 697 {
 698         int i;
 699
 700         PMD_INIT_LOG(DEBUG, "Stop\n");
 701
 702         nfp_net_disable_queues(dev);
 703
 704         /* Clear queues */
 705         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 706                 nfp_net_reset_tx_queue(
 707                         (struct nfp_net_txq *)dev->data->tx_queues[i]);
 708         }
 709
 710         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 711                 nfp_net_reset_rx_queue(
 712                         (struct nfp_net_rxq *)dev->data->rx_queues[i]);
 713         }
 714 }
 715
 716 /* Reset and stop device. The device can not be restarted. */
 717 static void
 718 nfp_net_close(struct rte_eth_dev *dev)
 719 {
 720         struct nfp_net_hw *hw;
 721         struct rte_pci_device *pci_dev;
 722
 723         PMD_INIT_LOG(DEBUG, "Close\n");
 724
 725         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 726         pci_dev = RTE_DEV_TO_PCI(dev->device);
 727
 728         /*
 729          * We assume that the DPDK application is stopping all the
 730          * threads/queues before calling the device close function.
 731          */
 732
 733         nfp_net_stop(dev);
 734
 735         rte_intr_disable(&pci_dev->intr_handle);
 736         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, 0xff);
 737
 738         /* unregister callback func from eal lib */
 739         rte_intr_callback_unregister(&pci_dev->intr_handle,
 740                                      nfp_net_dev_interrupt_handler,
 741                                      (void *)dev);
 742
 743         /*
 744          * The ixgbe PMD driver disables the pcie master on the
 745          * device. The i40e does not...
 746          */
 747 }
 748
 749 static void
 750 nfp_net_promisc_enable(struct rte_eth_dev *dev)
 751 {
 752         uint32_t new_ctrl, update = 0;
 753         struct nfp_net_hw *hw;
 754
 755         PMD_DRV_LOG(DEBUG, "Promiscuous mode enable\n");
 756
 757         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 758
 759         if (!(hw->cap & NFP_NET_CFG_CTRL_PROMISC)) {
 760                 PMD_INIT_LOG(INFO, "Promiscuous mode not supported\n");
 761                 return;
 762         }
 763
 764         if (hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) {
 765                 PMD_DRV_LOG(INFO, "Promiscuous mode already enabled\n");
 766                 return;
 767         }
 768
 769         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_PROMISC;
 770         update = NFP_NET_CFG_UPDATE_GEN;
 771
 772         /*
 773          * DPDK sets promiscuous mode on just after this call assuming
 774          * it can not fail ...
 775          */
 776         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 777                 return;
 778
 779         hw->ctrl = new_ctrl;
 780 }
 781
 782 static void
 783 nfp_net_promisc_disable(struct rte_eth_dev *dev)
 784 {
 785         uint32_t new_ctrl, update = 0;
 786         struct nfp_net_hw *hw;
 787
 788         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 789
 790         if ((hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) == 0) {
 791                 PMD_DRV_LOG(INFO, "Promiscuous mode already disabled\n");
 792                 return;
 793         }
 794
 795         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_PROMISC;
 796         update = NFP_NET_CFG_UPDATE_GEN;
 797
 798         /*
 799          * DPDK sets promiscuous mode off just before this call
 800          * assuming it can not fail ...
 801          */
 802         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 803                 return;
 804
 805         hw->ctrl = new_ctrl;
 806 }
 807
 808 /*
 809  * return 0 means link status changed, -1 means not changed
 810  *
 811  * Wait to complete is needed as it can take up to 9 seconds to get the Link
 812  * status.
 813  */
 814 static int
 815 nfp_net_link_update(struct rte_eth_dev *dev, __rte_unused int wait_to_complete)
 816 {
 817         struct nfp_net_hw *hw;
 818         struct rte_eth_link link, old;
 819         uint32_t nn_link_status;
 820
 821         PMD_DRV_LOG(DEBUG, "Link update\n");
 822
 823         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 824
 825         memset(&old, 0, sizeof(old));
 826         nfp_net_dev_atomic_read_link_status(dev, &old);
 827
 828         nn_link_status = nn_cfg_readl(hw, NFP_NET_CFG_STS);
 829
 830         memset(&link, 0, sizeof(struct rte_eth_link));
 831
 832         if (nn_link_status & NFP_NET_CFG_STS_LINK)
 833                 link.link_status = ETH_LINK_UP;
 834
 835         link.link_duplex = ETH_LINK_FULL_DUPLEX;
 836         /* Other cards can limit the tx and rx rate per VF */
 837         link.link_speed = ETH_SPEED_NUM_40G;
 838
 839         if (old.link_status != link.link_status) {
 840                 nfp_net_dev_atomic_write_link_status(dev, &link);
 841                 if (link.link_status)
 842                         PMD_DRV_LOG(INFO, "NIC Link is Up\n");
 843                 else
 844                         PMD_DRV_LOG(INFO, "NIC Link is Down\n");
 845                 return 0;
 846         }
 847
 848         return -1;
 849 }
 850
 851 static void
 852 nfp_net_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
 853 {
 854         int i;
 855         struct nfp_net_hw *hw;
 856         struct rte_eth_stats nfp_dev_stats;
 857
 858         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 859
 860         /* RTE_ETHDEV_QUEUE_STAT_CNTRS default value is 16 */
 861
 862         /* reading per RX ring stats */
 863         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 864                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 865                         break;
 866
 867                 nfp_dev_stats.q_ipackets[i] =
 868                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
 869
 870                 nfp_dev_stats.q_ipackets[i] -=
 871                         hw->eth_stats_base.q_ipackets[i];
 872
 873                 nfp_dev_stats.q_ibytes[i] =
 874                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
 875
 876                 nfp_dev_stats.q_ibytes[i] -=
 877                         hw->eth_stats_base.q_ibytes[i];
 878         }
 879
 880         /* reading per TX ring stats */
 881         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 882                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 883                         break;
 884
 885                 nfp_dev_stats.q_opackets[i] =
 886                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
 887
 888                 nfp_dev_stats.q_opackets[i] -=
 889                         hw->eth_stats_base.q_opackets[i];
 890
 891                 nfp_dev_stats.q_obytes[i] =
 892                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
 893
 894                 nfp_dev_stats.q_obytes[i] -=
 895                         hw->eth_stats_base.q_obytes[i];
 896         }
 897
 898         nfp_dev_stats.ipackets =
 899                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
 900
 901         nfp_dev_stats.ipackets -= hw->eth_stats_base.ipackets;
 902
 903         nfp_dev_stats.ibytes =
 904                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
 905
 906         nfp_dev_stats.ibytes -= hw->eth_stats_base.ibytes;
 907
 908         nfp_dev_stats.opackets =
 909                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
 910
 911         nfp_dev_stats.opackets -= hw->eth_stats_base.opackets;
 912
 913         nfp_dev_stats.obytes =
 914                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
 915
 916         nfp_dev_stats.obytes -= hw->eth_stats_base.obytes;
 917
 918         /* reading general device stats */
 919         nfp_dev_stats.ierrors =
 920                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
 921
 922         nfp_dev_stats.ierrors -= hw->eth_stats_base.ierrors;
 923
 924         nfp_dev_stats.oerrors =
 925                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
 926
 927         nfp_dev_stats.oerrors -= hw->eth_stats_base.oerrors;
 928
 929         /* RX ring mbuf allocation failures */
 930         nfp_dev_stats.rx_nombuf = dev->data->rx_mbuf_alloc_failed;
 931
 932         nfp_dev_stats.imissed =
 933                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
 934
 935         nfp_dev_stats.imissed -= hw->eth_stats_base.imissed;
 936
 937         if (stats)
 938                 memcpy(stats, &nfp_dev_stats, sizeof(*stats));
 939 }
 940
 941 static void
 942 nfp_net_stats_reset(struct rte_eth_dev *dev)
 943 {
 944         int i;
 945         struct nfp_net_hw *hw;
 946
 947         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 948
 949         /*
 950          * hw->eth_stats_base records the per counter starting point.
 951          * Lets update it now
 952          */
 953
 954         /* reading per RX ring stats */
 955         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 956                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 957                         break;
 958
 959                 hw->eth_stats_base.q_ipackets[i] =
 960                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
 961
 962                 hw->eth_stats_base.q_ibytes[i] =
 963                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
 964         }
 965
 966         /* reading per TX ring stats */
 967         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 968                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 969                         break;
 970
 971                 hw->eth_stats_base.q_opackets[i] =
 972                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
 973
 974                 hw->eth_stats_base.q_obytes[i] =
 975                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
 976         }
 977
 978         hw->eth_stats_base.ipackets =
 979                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
 980
 981         hw->eth_stats_base.ibytes =
 982                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
 983
 984         hw->eth_stats_base.opackets =
 985                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
 986
 987         hw->eth_stats_base.obytes =
 988                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
 989
 990         /* reading general device stats */
 991         hw->eth_stats_base.ierrors =
 992                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
 993
 994         hw->eth_stats_base.oerrors =
 995                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
 996
 997         /* RX ring mbuf allocation failures */
 998         dev->data->rx_mbuf_alloc_failed = 0;
 999
1000         hw->eth_stats_base.imissed =
1001                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
1002 }
1003
1004 static void
1005 nfp_net_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
1006 {
1007         struct nfp_net_hw *hw;
1008
1009         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1010
1011         dev_info->pci_dev = RTE_DEV_TO_PCI(dev->device);
1012         dev_info->driver_name = dev->driver->pci_drv.driver.name;
1013         dev_info->max_rx_queues = (uint16_t)hw->max_rx_queues;
1014         dev_info->max_tx_queues = (uint16_t)hw->max_tx_queues;
1015         dev_info->min_rx_bufsize = ETHER_MIN_MTU;
1016         dev_info->max_rx_pktlen = hw->mtu;
1017         /* Next should change when PF support is implemented */
1018         dev_info->max_mac_addrs = 1;
1019
1020         if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN)
1021                 dev_info->rx_offload_capa = DEV_RX_OFFLOAD_VLAN_STRIP;
1022
1023         if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM)
1024                 dev_info->rx_offload_capa |= DEV_RX_OFFLOAD_IPV4_CKSUM |
1025                                              DEV_RX_OFFLOAD_UDP_CKSUM |
1026                                              DEV_RX_OFFLOAD_TCP_CKSUM;
1027
1028         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
1029                 dev_info->tx_offload_capa = DEV_TX_OFFLOAD_VLAN_INSERT;
1030
1031         if (hw->cap & NFP_NET_CFG_CTRL_TXCSUM)
1032                 dev_info->tx_offload_capa |= DEV_TX_OFFLOAD_IPV4_CKSUM |
1033                                              DEV_RX_OFFLOAD_UDP_CKSUM |
1034                                              DEV_RX_OFFLOAD_TCP_CKSUM;
1035
1036         dev_info->default_rxconf = (struct rte_eth_rxconf) {
1037                 .rx_thresh = {
1038                         .pthresh = DEFAULT_RX_PTHRESH,
1039                         .hthresh = DEFAULT_RX_HTHRESH,
1040                         .wthresh = DEFAULT_RX_WTHRESH,
1041                 },
1042                 .rx_free_thresh = DEFAULT_RX_FREE_THRESH,
1043                 .rx_drop_en = 0,
1044         };
1045
1046         dev_info->default_txconf = (struct rte_eth_txconf) {
1047                 .tx_thresh = {
1048                         .pthresh = DEFAULT_TX_PTHRESH,
1049                         .hthresh = DEFAULT_TX_HTHRESH,
1050                         .wthresh = DEFAULT_TX_WTHRESH,
1051                 },
1052                 .tx_free_thresh = DEFAULT_TX_FREE_THRESH,
1053                 .tx_rs_thresh = DEFAULT_TX_RSBIT_THRESH,
1054                 .txq_flags = ETH_TXQ_FLAGS_NOMULTSEGS |
1055                              ETH_TXQ_FLAGS_NOOFFLOADS,
1056         };
1057
1058         dev_info->reta_size = NFP_NET_CFG_RSS_ITBL_SZ;
1059         dev_info->hash_key_size = NFP_NET_CFG_RSS_KEY_SZ;
1060
1061         dev_info->speed_capa = ETH_LINK_SPEED_40G | ETH_LINK_SPEED_100G;
1062 }
1063
1064 static const uint32_t *
1065 nfp_net_supported_ptypes_get(struct rte_eth_dev *dev)
1066 {
1067         static const uint32_t ptypes[] = {
1068                 /* refers to nfp_net_set_hash() */
1069                 RTE_PTYPE_INNER_L3_IPV4,
1070                 RTE_PTYPE_INNER_L3_IPV6,
1071                 RTE_PTYPE_INNER_L3_IPV6_EXT,
1072                 RTE_PTYPE_INNER_L4_MASK,
1073                 RTE_PTYPE_UNKNOWN
1074         };
1075
1076         if (dev->rx_pkt_burst == nfp_net_recv_pkts)
1077                 return ptypes;
1078         return NULL;
1079 }
1080
1081 static uint32_t
1082 nfp_net_rx_queue_count(struct rte_eth_dev *dev, uint16_t queue_idx)
1083 {
1084         struct nfp_net_rxq *rxq;
1085         struct nfp_net_rx_desc *rxds;
1086         uint32_t idx;
1087         uint32_t count;
1088
1089         rxq = (struct nfp_net_rxq *)dev->data->rx_queues[queue_idx];
1090
1091         if (rxq == NULL) {
1092                 PMD_INIT_LOG(ERR, "Bad queue: %u\n", queue_idx);
1093                 return 0;
1094         }
1095
1096         idx = rxq->rd_p % rxq->rx_count;
1097         rxds = &rxq->rxds[idx];
1098
1099         count = 0;
1100
1101         /*
1102          * Other PMDs are just checking the DD bit in intervals of 4
1103          * descriptors and counting all four if the first has the DD
1104          * bit on. Of course, this is not accurate but can be good for
1105          * perfomance. But ideally that should be done in descriptors
1106          * chunks belonging to the same cache line
1107          */
1108
1109         while (count < rxq->rx_count) {
1110                 rxds = &rxq->rxds[idx];
1111                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1112                         break;
1113
1114                 count++;
1115                 idx++;
1116
1117                 /* Wrapping? */
1118                 if ((idx) == rxq->rx_count)
1119                         idx = 0;
1120         }
1121
1122         return count;
1123 }
1124
1125 static void
1126 nfp_net_dev_link_status_print(struct rte_eth_dev *dev)
1127 {
1128         struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
1129         struct rte_eth_link link;
1130
1131         memset(&link, 0, sizeof(link));
1132         nfp_net_dev_atomic_read_link_status(dev, &link);
1133         if (link.link_status)
1134                 RTE_LOG(INFO, PMD, "Port %d: Link Up - speed %u Mbps - %s\n",
1135                         (int)(dev->data->port_id), (unsigned)link.link_speed,
1136                         link.link_duplex == ETH_LINK_FULL_DUPLEX
1137                         ? "full-duplex" : "half-duplex");
1138         else
1139                 RTE_LOG(INFO, PMD, " Port %d: Link Down\n",
1140                         (int)(dev->data->port_id));
1141
1142         RTE_LOG(INFO, PMD, "PCI Address: %04d:%02d:%02d:%d\n",
1143                 pci_dev->addr.domain, pci_dev->addr.bus,
1144                 pci_dev->addr.devid, pci_dev->addr.function);
1145 }
1146
1147 /* Interrupt configuration and handling */
1148
1149 /*
1150  * nfp_net_irq_unmask - Unmask an interrupt
1151  *
1152  * If MSI-X auto-masking is enabled clear the mask bit, otherwise
1153  * clear the ICR for the entry.
1154  */
1155 static void
1156 nfp_net_irq_unmask(struct rte_eth_dev *dev)
1157 {
1158         struct nfp_net_hw *hw;
1159         struct rte_pci_device *pci_dev;
1160
1161         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1162         pci_dev = RTE_DEV_TO_PCI(dev->device);
1163
1164         if (hw->ctrl & NFP_NET_CFG_CTRL_MSIXAUTO) {
1165                 /* If MSI-X auto-masking is used, clear the entry */
1166                 rte_wmb();
1167                 rte_intr_enable(&pci_dev->intr_handle);
1168         } else {
1169                 /* Make sure all updates are written before un-masking */
1170                 rte_wmb();
1171                 nn_cfg_writeb(hw, NFP_NET_CFG_ICR(NFP_NET_IRQ_LSC_IDX),
1172                               NFP_NET_CFG_ICR_UNMASKED);
1173         }
1174 }
1175
1176 static void
1177 nfp_net_dev_interrupt_handler(__rte_unused struct rte_intr_handle *handle,
1178                               void *param)
1179 {
1180         int64_t timeout;
1181         struct rte_eth_link link;
1182         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1183
1184         PMD_DRV_LOG(DEBUG, "We got a LSC interrupt!!!\n");
1185
1186         /* get the link status */
1187         memset(&link, 0, sizeof(link));
1188         nfp_net_dev_atomic_read_link_status(dev, &link);
1189
1190         nfp_net_link_update(dev, 0);
1191
1192         /* likely to up */
1193         if (!link.link_status) {
1194                 /* handle it 1 sec later, wait it being stable */
1195                 timeout = NFP_NET_LINK_UP_CHECK_TIMEOUT;
1196                 /* likely to down */
1197         } else {
1198                 /* handle it 4 sec later, wait it being stable */
1199                 timeout = NFP_NET_LINK_DOWN_CHECK_TIMEOUT;
1200         }
1201
1202         if (rte_eal_alarm_set(timeout * 1000,
1203                               nfp_net_dev_interrupt_delayed_handler,
1204                               (void *)dev) < 0) {
1205                 RTE_LOG(ERR, PMD, "Error setting alarm");
1206                 /* Unmasking */
1207                 nfp_net_irq_unmask(dev);
1208         }
1209 }
1210
1211 /*
1212  * Interrupt handler which shall be registered for alarm callback for delayed
1213  * handling specific interrupt to wait for the stable nic state. As the NIC
1214  * interrupt state is not stable for nfp after link is just down, it needs
1215  * to wait 4 seconds to get the stable status.
1216  *
1217  * @param handle   Pointer to interrupt handle.
1218  * @param param    The address of parameter (struct rte_eth_dev *)
1219  *
1220  * @return  void
1221  */
1222 static void
1223 nfp_net_dev_interrupt_delayed_handler(void *param)
1224 {
1225         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1226
1227         nfp_net_link_update(dev, 0);
1228         _rte_eth_dev_callback_process(dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1229
1230         nfp_net_dev_link_status_print(dev);
1231
1232         /* Unmasking */
1233         nfp_net_irq_unmask(dev);
1234 }
1235
1236 static int
1237 nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
1238 {
1239         struct nfp_net_hw *hw;
1240
1241         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1242
1243         /* check that mtu is within the allowed range */
1244         if ((mtu < ETHER_MIN_MTU) || ((uint32_t)mtu > hw->max_mtu))
1245                 return -EINVAL;
1246
1247         /* switch to jumbo mode if needed */
1248         if ((uint32_t)mtu > ETHER_MAX_LEN)
1249                 dev->data->dev_conf.rxmode.jumbo_frame = 1;
1250         else
1251                 dev->data->dev_conf.rxmode.jumbo_frame = 0;
1252
1253         /* update max frame size */
1254         dev->data->dev_conf.rxmode.max_rx_pkt_len = (uint32_t)mtu;
1255
1256         /* writing to configuration space */
1257         nn_cfg_writel(hw, NFP_NET_CFG_MTU, (uint32_t)mtu);
1258
1259         hw->mtu = mtu;
1260
1261         return 0;
1262 }
1263
1264 static int
1265 nfp_net_rx_queue_setup(struct rte_eth_dev *dev,
1266                        uint16_t queue_idx, uint16_t nb_desc,
1267                        unsigned int socket_id,
1268                        const struct rte_eth_rxconf *rx_conf,
1269                        struct rte_mempool *mp)
1270 {
1271         const struct rte_memzone *tz;
1272         struct nfp_net_rxq *rxq;
1273         struct nfp_net_hw *hw;
1274
1275         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1276
1277         PMD_INIT_FUNC_TRACE();
1278
1279         /* Validating number of descriptors */
1280         if (((nb_desc * sizeof(struct nfp_net_rx_desc)) % 128) != 0 ||
1281             (nb_desc > NFP_NET_MAX_RX_DESC) ||
1282             (nb_desc < NFP_NET_MIN_RX_DESC)) {
1283                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1284                 return -EINVAL;
1285         }
1286
1287         /*
1288          * Free memory prior to re-allocation if needed. This is the case after
1289          * calling nfp_net_stop
1290          */
1291         if (dev->data->rx_queues[queue_idx]) {
1292                 nfp_net_rx_queue_release(dev->data->rx_queues[queue_idx]);
1293                 dev->data->rx_queues[queue_idx] = NULL;
1294         }
1295
1296         /* Allocating rx queue data structure */
1297         rxq = rte_zmalloc_socket("ethdev RX queue", sizeof(struct nfp_net_rxq),
1298                                  RTE_CACHE_LINE_SIZE, socket_id);
1299         if (rxq == NULL)
1300                 return -ENOMEM;
1301
1302         /* Hw queues mapping based on firmware confifguration */
1303         rxq->qidx = queue_idx;
1304         rxq->fl_qcidx = queue_idx * hw->stride_rx;
1305         rxq->rx_qcidx = rxq->fl_qcidx + (hw->stride_rx - 1);
1306         rxq->qcp_fl = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->fl_qcidx);
1307         rxq->qcp_rx = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->rx_qcidx);
1308
1309         /*
1310          * Tracking mbuf size for detecting a potential mbuf overflow due to
1311          * RX offset
1312          */
1313         rxq->mem_pool = mp;
1314         rxq->mbuf_size = rxq->mem_pool->elt_size;
1315         rxq->mbuf_size -= (sizeof(struct rte_mbuf) + RTE_PKTMBUF_HEADROOM);
1316         hw->flbufsz = rxq->mbuf_size;
1317
1318         rxq->rx_count = nb_desc;
1319         rxq->port_id = dev->data->port_id;
1320         rxq->rx_free_thresh = rx_conf->rx_free_thresh;
1321         rxq->crc_len = (uint8_t) ((dev->data->dev_conf.rxmode.hw_strip_crc) ? 0
1322                                   : ETHER_CRC_LEN);
1323         rxq->drop_en = rx_conf->rx_drop_en;
1324
1325         /*
1326          * Allocate RX ring hardware descriptors. A memzone large enough to
1327          * handle the maximum ring size is allocated in order to allow for
1328          * resizing in later calls to the queue setup function.
1329          */
1330         tz = ring_dma_zone_reserve(dev, "rx_ring", queue_idx,
1331                                    sizeof(struct nfp_net_rx_desc) *
1332                                    NFP_NET_MAX_RX_DESC, socket_id);
1333
1334         if (tz == NULL) {
1335                 RTE_LOG(ERR, PMD, "Error allocatig rx dma\n");
1336                 nfp_net_rx_queue_release(rxq);
1337                 return -ENOMEM;
1338         }
1339
1340         /* Saving physical and virtual addresses for the RX ring */
1341         rxq->dma = (uint64_t)tz->phys_addr;
1342         rxq->rxds = (struct nfp_net_rx_desc *)tz->addr;
1343
1344         /* mbuf pointers array for referencing mbufs linked to RX descriptors */
1345         rxq->rxbufs = rte_zmalloc_socket("rxq->rxbufs",
1346                                          sizeof(*rxq->rxbufs) * nb_desc,
1347                                          RTE_CACHE_LINE_SIZE, socket_id);
1348         if (rxq->rxbufs == NULL) {
1349                 nfp_net_rx_queue_release(rxq);
1350                 return -ENOMEM;
1351         }
1352
1353         PMD_RX_LOG(DEBUG, "rxbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1354                    rxq->rxbufs, rxq->rxds, (unsigned long int)rxq->dma);
1355
1356         nfp_net_reset_rx_queue(rxq);
1357
1358         dev->data->rx_queues[queue_idx] = rxq;
1359         rxq->hw = hw;
1360
1361         /*
1362          * Telling the HW about the physical address of the RX ring and number
1363          * of descriptors in log2 format
1364          */
1365         nn_cfg_writeq(hw, NFP_NET_CFG_RXR_ADDR(queue_idx), rxq->dma);
1366         nn_cfg_writeb(hw, NFP_NET_CFG_RXR_SZ(queue_idx), log2(nb_desc));
1367
1368         return 0;
1369 }
1370
1371 static int
1372 nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq)
1373 {
1374         struct nfp_net_rx_buff *rxe = rxq->rxbufs;
1375         uint64_t dma_addr;
1376         unsigned i;
1377
1378         PMD_RX_LOG(DEBUG, "nfp_net_rx_fill_freelist for %u descriptors\n",
1379                    rxq->rx_count);
1380
1381         for (i = 0; i < rxq->rx_count; i++) {
1382                 struct nfp_net_rx_desc *rxd;
1383                 struct rte_mbuf *mbuf = rte_pktmbuf_alloc(rxq->mem_pool);
1384
1385                 if (mbuf == NULL) {
1386                         RTE_LOG(ERR, PMD, "RX mbuf alloc failed queue_id=%u\n",
1387                                 (unsigned)rxq->qidx);
1388                         return -ENOMEM;
1389                 }
1390
1391                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(mbuf));
1392
1393                 rxd = &rxq->rxds[i];
1394                 rxd->fld.dd = 0;
1395                 rxd->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1396                 rxd->fld.dma_addr_lo = dma_addr & 0xffffffff;
1397                 rxe[i].mbuf = mbuf;
1398                 PMD_RX_LOG(DEBUG, "[%d]: %" PRIx64 "\n", i, dma_addr);
1399
1400                 rxq->wr_p++;
1401         }
1402
1403         /* Make sure all writes are flushed before telling the hardware */
1404         rte_wmb();
1405
1406         /* Not advertising the whole ring as the firmware gets confused if so */
1407         PMD_RX_LOG(DEBUG, "Increment FL write pointer in %u\n",
1408                    rxq->rx_count - 1);
1409
1410         nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, rxq->rx_count - 1);
1411
1412         return 0;
1413 }
1414
1415 static int
1416 nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
1417                        uint16_t nb_desc, unsigned int socket_id,
1418                        const struct rte_eth_txconf *tx_conf)
1419 {
1420         const struct rte_memzone *tz;
1421         struct nfp_net_txq *txq;
1422         uint16_t tx_free_thresh;
1423         struct nfp_net_hw *hw;
1424
1425         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1426
1427         PMD_INIT_FUNC_TRACE();
1428
1429         /* Validating number of descriptors */
1430         if (((nb_desc * sizeof(struct nfp_net_tx_desc)) % 128) != 0 ||
1431             (nb_desc > NFP_NET_MAX_TX_DESC) ||
1432             (nb_desc < NFP_NET_MIN_TX_DESC)) {
1433                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1434                 return -EINVAL;
1435         }
1436
1437         tx_free_thresh = (uint16_t)((tx_conf->tx_free_thresh) ?
1438                                     tx_conf->tx_free_thresh :
1439                                     DEFAULT_TX_FREE_THRESH);
1440
1441         if (tx_free_thresh > (nb_desc)) {
1442                 RTE_LOG(ERR, PMD,
1443                         "tx_free_thresh must be less than the number of TX "
1444                         "descriptors. (tx_free_thresh=%u port=%d "
1445                         "queue=%d)\n", (unsigned int)tx_free_thresh,
1446                         (int)dev->data->port_id, (int)queue_idx);
1447                 return -(EINVAL);
1448         }
1449
1450         /*
1451          * Free memory prior to re-allocation if needed. This is the case after
1452          * calling nfp_net_stop
1453          */
1454         if (dev->data->tx_queues[queue_idx]) {
1455                 PMD_TX_LOG(DEBUG, "Freeing memory prior to re-allocation %d\n",
1456                            queue_idx);
1457                 nfp_net_tx_queue_release(dev->data->tx_queues[queue_idx]);
1458                 dev->data->tx_queues[queue_idx] = NULL;
1459         }
1460
1461         /* Allocating tx queue data structure */
1462         txq = rte_zmalloc_socket("ethdev TX queue", sizeof(struct nfp_net_txq),
1463                                  RTE_CACHE_LINE_SIZE, socket_id);
1464         if (txq == NULL) {
1465                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1466                 return -ENOMEM;
1467         }
1468
1469         /*
1470          * Allocate TX ring hardware descriptors. A memzone large enough to
1471          * handle the maximum ring size is allocated in order to allow for
1472          * resizing in later calls to the queue setup function.
1473          */
1474         tz = ring_dma_zone_reserve(dev, "tx_ring", queue_idx,
1475                                    sizeof(struct nfp_net_tx_desc) *
1476                                    NFP_NET_MAX_TX_DESC, socket_id);
1477         if (tz == NULL) {
1478                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1479                 nfp_net_tx_queue_release(txq);
1480                 return -ENOMEM;
1481         }
1482
1483         txq->tx_count = nb_desc;
1484         txq->tail = 0;
1485         txq->tx_free_thresh = tx_free_thresh;
1486         txq->tx_pthresh = tx_conf->tx_thresh.pthresh;
1487         txq->tx_hthresh = tx_conf->tx_thresh.hthresh;
1488         txq->tx_wthresh = tx_conf->tx_thresh.wthresh;
1489
1490         /* queue mapping based on firmware configuration */
1491         txq->qidx = queue_idx;
1492         txq->tx_qcidx = queue_idx * hw->stride_tx;
1493         txq->qcp_q = hw->tx_bar + NFP_QCP_QUEUE_OFF(txq->tx_qcidx);
1494
1495         txq->port_id = dev->data->port_id;
1496         txq->txq_flags = tx_conf->txq_flags;
1497
1498         /* Saving physical and virtual addresses for the TX ring */
1499         txq->dma = (uint64_t)tz->phys_addr;
1500         txq->txds = (struct nfp_net_tx_desc *)tz->addr;
1501
1502         /* mbuf pointers array for referencing mbufs linked to TX descriptors */
1503         txq->txbufs = rte_zmalloc_socket("txq->txbufs",
1504                                          sizeof(*txq->txbufs) * nb_desc,
1505                                          RTE_CACHE_LINE_SIZE, socket_id);
1506         if (txq->txbufs == NULL) {
1507                 nfp_net_tx_queue_release(txq);
1508                 return -ENOMEM;
1509         }
1510         PMD_TX_LOG(DEBUG, "txbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1511                    txq->txbufs, txq->txds, (unsigned long int)txq->dma);
1512
1513         nfp_net_reset_tx_queue(txq);
1514
1515         dev->data->tx_queues[queue_idx] = txq;
1516         txq->hw = hw;
1517
1518         /*
1519          * Telling the HW about the physical address of the TX ring and number
1520          * of descriptors in log2 format
1521          */
1522         nn_cfg_writeq(hw, NFP_NET_CFG_TXR_ADDR(queue_idx), txq->dma);
1523         nn_cfg_writeb(hw, NFP_NET_CFG_TXR_SZ(queue_idx), log2(nb_desc));
1524
1525         return 0;
1526 }
1527
1528 /* nfp_net_tx_cksum - Set TX CSUM offload flags in TX descriptor */
1529 static inline void
1530 nfp_net_tx_cksum(struct nfp_net_txq *txq, struct nfp_net_tx_desc *txd,
1531                  struct rte_mbuf *mb)
1532 {
1533         uint64_t ol_flags;
1534         struct nfp_net_hw *hw = txq->hw;
1535
1536         if (!(hw->cap & NFP_NET_CFG_CTRL_TXCSUM))
1537                 return;
1538
1539         ol_flags = mb->ol_flags;
1540
1541         /* IPv6 does not need checksum */
1542         if (ol_flags & PKT_TX_IP_CKSUM)
1543                 txd->flags |= PCIE_DESC_TX_IP4_CSUM;
1544
1545         switch (ol_flags & PKT_TX_L4_MASK) {
1546         case PKT_TX_UDP_CKSUM:
1547                 txd->flags |= PCIE_DESC_TX_UDP_CSUM;
1548                 break;
1549         case PKT_TX_TCP_CKSUM:
1550                 txd->flags |= PCIE_DESC_TX_TCP_CSUM;
1551                 break;
1552         }
1553
1554         if (ol_flags & (PKT_TX_IP_CKSUM | PKT_TX_L4_MASK))
1555                 txd->flags |= PCIE_DESC_TX_CSUM;
1556 }
1557
1558 /* nfp_net_rx_cksum - set mbuf checksum flags based on RX descriptor flags */
1559 static inline void
1560 nfp_net_rx_cksum(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1561                  struct rte_mbuf *mb)
1562 {
1563         struct nfp_net_hw *hw = rxq->hw;
1564
1565         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RXCSUM))
1566                 return;
1567
1568         /* If IPv4 and IP checksum error, fail */
1569         if ((rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM) &&
1570             !(rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM_OK))
1571                 mb->ol_flags |= PKT_RX_IP_CKSUM_BAD;
1572
1573         /* If neither UDP nor TCP return */
1574         if (!(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1575             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM))
1576                 return;
1577
1578         if ((rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1579             !(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM_OK))
1580                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1581
1582         if ((rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM) &&
1583             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM_OK))
1584                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1585 }
1586
1587 #define NFP_HASH_OFFSET      ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 4)
1588 #define NFP_HASH_TYPE_OFFSET ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 8)
1589
1590 /*
1591  * nfp_net_set_hash - Set mbuf hash data
1592  *
1593  * The RSS hash and hash-type are pre-pended to the packet data.
1594  * Extract and decode it and set the mbuf fields.
1595  */
1596 static inline void
1597 nfp_net_set_hash(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1598                  struct rte_mbuf *mbuf)
1599 {
1600         uint32_t hash;
1601         uint32_t hash_type;
1602         struct nfp_net_hw *hw = rxq->hw;
1603
1604         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
1605                 return;
1606
1607         if (!(rxd->rxd.flags & PCIE_DESC_RX_RSS))
1608                 return;
1609
1610         hash = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_OFFSET);
1611         hash_type = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_TYPE_OFFSET);
1612
1613         /*
1614          * hash type is sharing the same word with input port info
1615          * 31-8: input port
1616          * 7:0: hash type
1617          */
1618         hash_type &= 0xff;
1619         mbuf->hash.rss = hash;
1620         mbuf->ol_flags |= PKT_RX_RSS_HASH;
1621
1622         switch (hash_type) {
1623         case NFP_NET_RSS_IPV4:
1624                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV4;
1625                 break;
1626         case NFP_NET_RSS_IPV6:
1627                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6;
1628                 break;
1629         case NFP_NET_RSS_IPV6_EX:
1630                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6_EXT;
1631                 break;
1632         default:
1633                 mbuf->packet_type |= RTE_PTYPE_INNER_L4_MASK;
1634         }
1635 }
1636
1637 /* nfp_net_check_port - Set mbuf in_port field */
1638 static void
1639 nfp_net_check_port(struct nfp_net_rx_desc *rxd, struct rte_mbuf *mbuf)
1640 {
1641         uint32_t port;
1642
1643         if (!(rxd->rxd.flags & PCIE_DESC_RX_INGRESS_PORT)) {
1644                 mbuf->port = 0;
1645                 return;
1646         }
1647
1648         port = rte_be_to_cpu_32(*(uint32_t *)((uint8_t *)mbuf->buf_addr +
1649                                               mbuf->data_off - 8));
1650
1651         /*
1652          * hash type is sharing the same word with input port info
1653          * 31-8: input port
1654          * 7:0: hash type
1655          */
1656         port = (uint8_t)(port >> 8);
1657         mbuf->port = port;
1658 }
1659
1660 static inline void
1661 nfp_net_mbuf_alloc_failed(struct nfp_net_rxq *rxq)
1662 {
1663         rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed++;
1664 }
1665
1666 #define NFP_DESC_META_LEN(d) (d->rxd.meta_len_dd & PCIE_DESC_RX_META_LEN_MASK)
1667
1668 /*
1669  * RX path design:
1670  *
1671  * There are some decissions to take:
1672  * 1) How to check DD RX descriptors bit
1673  * 2) How and when to allocate new mbufs
1674  *
1675  * Current implementation checks just one single DD bit each loop. As each
1676  * descriptor is 8 bytes, it is likely a good idea to check descriptors in
1677  * a single cache line instead. Tests with this change have not shown any
1678  * performance improvement but it requires further investigation. For example,
1679  * depending on which descriptor is next, the number of descriptors could be
1680  * less than 8 for just checking those in the same cache line. This implies
1681  * extra work which could be counterproductive by itself. Indeed, last firmware
1682  * changes are just doing this: writing several descriptors with the DD bit
1683  * for saving PCIe bandwidth and DMA operations from the NFP.
1684  *
1685  * Mbuf allocation is done when a new packet is received. Then the descriptor
1686  * is automatically linked with the new mbuf and the old one is given to the
1687  * user. The main drawback with this design is mbuf allocation is heavier than
1688  * using bulk allocations allowed by DPDK with rte_mempool_get_bulk. From the
1689  * cache point of view it does not seem allocating the mbuf early on as we are
1690  * doing now have any benefit at all. Again, tests with this change have not
1691  * shown any improvement. Also, rte_mempool_get_bulk returns all or nothing
1692  * so looking at the implications of this type of allocation should be studied
1693  * deeply
1694  */
1695
1696 static uint16_t
1697 nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts, uint16_t nb_pkts)
1698 {
1699         struct nfp_net_rxq *rxq;
1700         struct nfp_net_rx_desc *rxds;
1701         struct nfp_net_rx_buff *rxb;
1702         struct nfp_net_hw *hw;
1703         struct rte_mbuf *mb;
1704         struct rte_mbuf *new_mb;
1705         int idx;
1706         uint16_t nb_hold;
1707         uint64_t dma_addr;
1708         int avail;
1709
1710         rxq = rx_queue;
1711         if (unlikely(rxq == NULL)) {
1712                 /*
1713                  * DPDK just checks the queue is lower than max queues
1714                  * enabled. But the queue needs to be configured
1715                  */
1716                 RTE_LOG_DP(ERR, PMD, "RX Bad queue\n");
1717                 return -EINVAL;
1718         }
1719
1720         hw = rxq->hw;
1721         avail = 0;
1722         nb_hold = 0;
1723
1724         while (avail < nb_pkts) {
1725                 idx = rxq->rd_p % rxq->rx_count;
1726
1727                 rxb = &rxq->rxbufs[idx];
1728                 if (unlikely(rxb == NULL)) {
1729                         RTE_LOG_DP(ERR, PMD, "rxb does not exist!\n");
1730                         break;
1731                 }
1732
1733                 /*
1734                  * Memory barrier to ensure that we won't do other
1735                  * reads before the DD bit.
1736                  */
1737                 rte_rmb();
1738
1739                 rxds = &rxq->rxds[idx];
1740                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1741                         break;
1742
1743                 /*
1744                  * We got a packet. Let's alloc a new mbuff for refilling the
1745                  * free descriptor ring as soon as possible
1746                  */
1747                 new_mb = rte_pktmbuf_alloc(rxq->mem_pool);
1748                 if (unlikely(new_mb == NULL)) {
1749                         RTE_LOG_DP(DEBUG, PMD, "RX mbuf alloc failed port_id=%u "
1750                                 "queue_id=%u\n", (unsigned)rxq->port_id,
1751                                 (unsigned)rxq->qidx);
1752                         nfp_net_mbuf_alloc_failed(rxq);
1753                         break;
1754                 }
1755
1756                 nb_hold++;
1757
1758                 /*
1759                  * Grab the mbuff and refill the descriptor with the
1760                  * previously allocated mbuff
1761                  */
1762                 mb = rxb->mbuf;
1763                 rxb->mbuf = new_mb;
1764
1765                 PMD_RX_LOG(DEBUG, "Packet len: %u, mbuf_size: %u\n",
1766                            rxds->rxd.data_len, rxq->mbuf_size);
1767
1768                 /* Size of this segment */
1769                 mb->data_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1770                 /* Size of the whole packet. We just support 1 segment */
1771                 mb->pkt_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1772
1773                 if (unlikely((mb->data_len + hw->rx_offset) >
1774                              rxq->mbuf_size)) {
1775                         /*
1776                          * This should not happen and the user has the
1777                          * responsibility of avoiding it. But we have
1778                          * to give some info about the error
1779                          */
1780                         RTE_LOG_DP(ERR, PMD,
1781                                 "mbuf overflow likely due to the RX offset.\n"
1782                                 "\t\tYour mbuf size should have extra space for"
1783                                 " RX offset=%u bytes.\n"
1784                                 "\t\tCurrently you just have %u bytes available"
1785                                 " but the received packet is %u bytes long",
1786                                 hw->rx_offset,
1787                                 rxq->mbuf_size - hw->rx_offset,
1788                                 mb->data_len);
1789                         return -EINVAL;
1790                 }
1791
1792                 /* Filling the received mbuff with packet info */
1793                 if (hw->rx_offset)
1794                         mb->data_off = RTE_PKTMBUF_HEADROOM + hw->rx_offset;
1795                 else
1796                         mb->data_off = RTE_PKTMBUF_HEADROOM +
1797                                        NFP_DESC_META_LEN(rxds);
1798
1799                 /* No scatter mode supported */
1800                 mb->nb_segs = 1;
1801                 mb->next = NULL;
1802
1803                 /* Checking the RSS flag */
1804                 nfp_net_set_hash(rxq, rxds, mb);
1805
1806                 /* Checking the checksum flag */
1807                 nfp_net_rx_cksum(rxq, rxds, mb);
1808
1809                 /* Checking the port flag */
1810                 nfp_net_check_port(rxds, mb);
1811
1812                 if ((rxds->rxd.flags & PCIE_DESC_RX_VLAN) &&
1813                     (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN)) {
1814                         mb->vlan_tci = rte_cpu_to_le_32(rxds->rxd.vlan);
1815                         mb->ol_flags |= PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED;
1816                 }
1817
1818                 /* Adding the mbuff to the mbuff array passed by the app */
1819                 rx_pkts[avail++] = mb;
1820
1821                 /* Now resetting and updating the descriptor */
1822                 rxds->vals[0] = 0;
1823                 rxds->vals[1] = 0;
1824                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(new_mb));
1825                 rxds->fld.dd = 0;
1826                 rxds->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1827                 rxds->fld.dma_addr_lo = dma_addr & 0xffffffff;
1828
1829                 rxq->rd_p++;
1830         }
1831
1832         if (nb_hold == 0)
1833                 return nb_hold;
1834
1835         PMD_RX_LOG(DEBUG, "RX  port_id=%u queue_id=%u, %d packets received\n",
1836                    (unsigned)rxq->port_id, (unsigned)rxq->qidx, nb_hold);
1837
1838         nb_hold += rxq->nb_rx_hold;
1839
1840         /*
1841          * FL descriptors needs to be written before incrementing the
1842          * FL queue WR pointer
1843          */
1844         rte_wmb();
1845         if (nb_hold > rxq->rx_free_thresh) {
1846                 PMD_RX_LOG(DEBUG, "port=%u queue=%u nb_hold=%u avail=%u\n",
1847                            (unsigned)rxq->port_id, (unsigned)rxq->qidx,
1848                            (unsigned)nb_hold, (unsigned)avail);
1849                 nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, nb_hold);
1850                 nb_hold = 0;
1851         }
1852         rxq->nb_rx_hold = nb_hold;
1853
1854         return avail;
1855 }
1856
1857 /*
1858  * nfp_net_tx_free_bufs - Check for descriptors with a complete
1859  * status
1860  * @txq: TX queue to work with
1861  * Returns number of descriptors freed
1862  */
1863 int
1864 nfp_net_tx_free_bufs(struct nfp_net_txq *txq)
1865 {
1866         uint32_t qcp_rd_p;
1867         int todo;
1868
1869         PMD_TX_LOG(DEBUG, "queue %u. Check for descriptor with a complete"
1870                    " status\n", txq->qidx);
1871
1872         /* Work out how many packets have been sent */
1873         qcp_rd_p = nfp_qcp_read(txq->qcp_q, NFP_QCP_READ_PTR);
1874
1875         if (qcp_rd_p == txq->qcp_rd_p) {
1876                 PMD_TX_LOG(DEBUG, "queue %u: It seems harrier is not sending "
1877                            "packets (%u, %u)\n", txq->qidx,
1878                            qcp_rd_p, txq->qcp_rd_p);
1879                 return 0;
1880         }
1881
1882         if (qcp_rd_p > txq->qcp_rd_p)
1883                 todo = qcp_rd_p - txq->qcp_rd_p;
1884         else
1885                 todo = qcp_rd_p + txq->tx_count - txq->qcp_rd_p;
1886
1887         PMD_TX_LOG(DEBUG, "qcp_rd_p %u, txq->qcp_rd_p: %u, qcp->rd_p: %u\n",
1888                    qcp_rd_p, txq->qcp_rd_p, txq->rd_p);
1889
1890         if (todo == 0)
1891                 return todo;
1892
1893         txq->qcp_rd_p += todo;
1894         txq->qcp_rd_p %= txq->tx_count;
1895         txq->rd_p += todo;
1896
1897         return todo;
1898 }
1899
1900 /* Leaving always free descriptors for avoiding wrapping confusion */
1901 #define NFP_FREE_TX_DESC(t) (t->tx_count - (t->wr_p - t->rd_p) - 8)
1902
1903 /*
1904  * nfp_net_txq_full - Check if the TX queue free descriptors
1905  * is below tx_free_threshold
1906  *
1907  * @txq: TX queue to check
1908  *
1909  * This function uses the host copy* of read/write pointers
1910  */
1911 static inline
1912 int nfp_net_txq_full(struct nfp_net_txq *txq)
1913 {
1914         return NFP_FREE_TX_DESC(txq) < txq->tx_free_thresh;
1915 }
1916
1917 static uint16_t
1918 nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts, uint16_t nb_pkts)
1919 {
1920         struct nfp_net_txq *txq;
1921         struct nfp_net_hw *hw;
1922         struct nfp_net_tx_desc *txds;
1923         struct rte_mbuf *pkt;
1924         uint64_t dma_addr;
1925         int pkt_size, dma_size;
1926         uint16_t free_descs, issued_descs;
1927         struct rte_mbuf **lmbuf;
1928         int i;
1929
1930         txq = tx_queue;
1931         hw = txq->hw;
1932         txds = &txq->txds[txq->tail];
1933
1934         PMD_TX_LOG(DEBUG, "working for queue %u at pos %d and %u packets\n",
1935                    txq->qidx, txq->tail, nb_pkts);
1936
1937         if ((NFP_FREE_TX_DESC(txq) < nb_pkts) || (nfp_net_txq_full(txq)))
1938                 nfp_net_tx_free_bufs(txq);
1939
1940         free_descs = (uint16_t)NFP_FREE_TX_DESC(txq);
1941         if (unlikely(free_descs == 0))
1942                 return 0;
1943
1944         pkt = *tx_pkts;
1945
1946         i = 0;
1947         issued_descs = 0;
1948         PMD_TX_LOG(DEBUG, "queue: %u. Sending %u packets\n",
1949                    txq->qidx, nb_pkts);
1950         /* Sending packets */
1951         while ((i < nb_pkts) && free_descs) {
1952                 /* Grabbing the mbuf linked to the current descriptor */
1953                 lmbuf = &txq->txbufs[txq->tail].mbuf;
1954                 /* Warming the cache for releasing the mbuf later on */
1955                 RTE_MBUF_PREFETCH_TO_FREE(*lmbuf);
1956
1957                 pkt = *(tx_pkts + i);
1958
1959                 if (unlikely((pkt->nb_segs > 1) &&
1960                              !(hw->cap & NFP_NET_CFG_CTRL_GATHER))) {
1961                         PMD_INIT_LOG(INFO, "NFP_NET_CFG_CTRL_GATHER not set\n");
1962                         rte_panic("Multisegment packet unsupported\n");
1963                 }
1964
1965                 /* Checking if we have enough descriptors */
1966                 if (unlikely(pkt->nb_segs > free_descs))
1967                         goto xmit_end;
1968
1969                 /*
1970                  * Checksum and VLAN flags just in the first descriptor for a
1971                  * multisegment packet
1972                  */
1973                 nfp_net_tx_cksum(txq, txds, pkt);
1974
1975                 if ((pkt->ol_flags & PKT_TX_VLAN_PKT) &&
1976                     (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)) {
1977                         txds->flags |= PCIE_DESC_TX_VLAN;
1978                         txds->vlan = pkt->vlan_tci;
1979                 }
1980
1981                 if (pkt->ol_flags & PKT_TX_TCP_SEG)
1982                         rte_panic("TSO is not supported\n");
1983
1984                 /*
1985                  * mbuf data_len is the data in one segment and pkt_len data
1986                  * in the whole packet. When the packet is just one segment,
1987                  * then data_len = pkt_len
1988                  */
1989                 pkt_size = pkt->pkt_len;
1990
1991                 /* Releasing mbuf which was prefetched above */
1992                 if (*lmbuf)
1993                         rte_pktmbuf_free(*lmbuf);
1994                 /*
1995                  * Linking mbuf with descriptor for being released
1996                  * next time descriptor is used
1997                  */
1998                 *lmbuf = pkt;
1999
2000                 while (pkt_size) {
2001                         dma_size = pkt->data_len;
2002                         dma_addr = rte_mbuf_data_dma_addr(pkt);
2003                         PMD_TX_LOG(DEBUG, "Working with mbuf at dma address:"
2004                                    "%" PRIx64 "\n", dma_addr);
2005
2006                         /* Filling descriptors fields */
2007                         txds->dma_len = dma_size;
2008                         txds->data_len = pkt->pkt_len;
2009                         txds->dma_addr_hi = (dma_addr >> 32) & 0xff;
2010                         txds->dma_addr_lo = (dma_addr & 0xffffffff);
2011                         ASSERT(free_descs > 0);
2012                         free_descs--;
2013
2014                         txq->wr_p++;
2015                         txq->tail++;
2016                         if (unlikely(txq->tail == txq->tx_count)) /* wrapping?*/
2017                                 txq->tail = 0;
2018
2019                         pkt_size -= dma_size;
2020                         if (!pkt_size) {
2021                                 /* End of packet */
2022                                 txds->offset_eop |= PCIE_DESC_TX_EOP;
2023                         } else {
2024                                 txds->offset_eop &= PCIE_DESC_TX_OFFSET_MASK;
2025                                 pkt = pkt->next;
2026                         }
2027                         /* Referencing next free TX descriptor */
2028                         txds = &txq->txds[txq->tail];
2029                         issued_descs++;
2030                 }
2031                 i++;
2032         }
2033
2034 xmit_end:
2035         /* Increment write pointers. Force memory write before we let HW know */
2036         rte_wmb();
2037         nfp_qcp_ptr_add(txq->qcp_q, NFP_QCP_WRITE_PTR, issued_descs);
2038
2039         return i;
2040 }
2041
2042 static void
2043 nfp_net_vlan_offload_set(struct rte_eth_dev *dev, int mask)
2044 {
2045         uint32_t new_ctrl, update;
2046         struct nfp_net_hw *hw;
2047
2048         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2049         new_ctrl = 0;
2050
2051         if ((mask & ETH_VLAN_FILTER_OFFLOAD) ||
2052             (mask & ETH_VLAN_FILTER_OFFLOAD))
2053                 RTE_LOG(INFO, PMD, "Not support for ETH_VLAN_FILTER_OFFLOAD or"
2054                         " ETH_VLAN_FILTER_EXTEND");
2055
2056         /* Enable vlan strip if it is not configured yet */
2057         if ((mask & ETH_VLAN_STRIP_OFFLOAD) &&
2058             !(hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2059                 new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_RXVLAN;
2060
2061         /* Disable vlan strip just if it is configured */
2062         if (!(mask & ETH_VLAN_STRIP_OFFLOAD) &&
2063             (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2064                 new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_RXVLAN;
2065
2066         if (new_ctrl == 0)
2067                 return;
2068
2069         update = NFP_NET_CFG_UPDATE_GEN;
2070
2071         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
2072                 return;
2073
2074         hw->ctrl = new_ctrl;
2075 }
2076
2077 /* Update Redirection Table(RETA) of Receive Side Scaling of Ethernet device */
2078 static int
2079 nfp_net_reta_update(struct rte_eth_dev *dev,
2080                     struct rte_eth_rss_reta_entry64 *reta_conf,
2081                     uint16_t reta_size)
2082 {
2083         uint32_t reta, mask;
2084         int i, j;
2085         int idx, shift;
2086         uint32_t update;
2087         struct nfp_net_hw *hw =
2088                 NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2089
2090         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2091                 return -EINVAL;
2092
2093         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2094                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2095                         "(%d) doesn't match the number hardware can supported "
2096                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2097                 return -EINVAL;
2098         }
2099
2100         /*
2101          * Update Redirection Table. There are 128 8bit-entries which can be
2102          * manage as 32 32bit-entries
2103          */
2104         for (i = 0; i < reta_size; i += 4) {
2105                 /* Handling 4 RSS entries per loop */
2106                 idx = i / RTE_RETA_GROUP_SIZE;
2107                 shift = i % RTE_RETA_GROUP_SIZE;
2108                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2109
2110                 if (!mask)
2111                         continue;
2112
2113                 reta = 0;
2114                 /* If all 4 entries were set, don't need read RETA register */
2115                 if (mask != 0xF)
2116                         reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + i);
2117
2118                 for (j = 0; j < 4; j++) {
2119                         if (!(mask & (0x1 << j)))
2120                                 continue;
2121                         if (mask != 0xF)
2122                                 /* Clearing the entry bits */
2123                                 reta &= ~(0xFF << (8 * j));
2124                         reta |= reta_conf[idx].reta[shift + j] << (8 * j);
2125                 }
2126                 nn_cfg_writel(hw, NFP_NET_CFG_RSS_ITBL + shift, reta);
2127         }
2128
2129         update = NFP_NET_CFG_UPDATE_RSS;
2130
2131         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2132                 return -EIO;
2133
2134         return 0;
2135 }
2136
2137  /* Query Redirection Table(RETA) of Receive Side Scaling of Ethernet device. */
2138 static int
2139 nfp_net_reta_query(struct rte_eth_dev *dev,
2140                    struct rte_eth_rss_reta_entry64 *reta_conf,
2141                    uint16_t reta_size)
2142 {
2143         uint8_t i, j, mask;
2144         int idx, shift;
2145         uint32_t reta;
2146         struct nfp_net_hw *hw;
2147
2148         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2149
2150         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2151                 return -EINVAL;
2152
2153         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2154                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2155                         "(%d) doesn't match the number hardware can supported "
2156                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2157                 return -EINVAL;
2158         }
2159
2160         /*
2161          * Reading Redirection Table. There are 128 8bit-entries which can be
2162          * manage as 32 32bit-entries
2163          */
2164         for (i = 0; i < reta_size; i += 4) {
2165                 /* Handling 4 RSS entries per loop */
2166                 idx = i / RTE_RETA_GROUP_SIZE;
2167                 shift = i % RTE_RETA_GROUP_SIZE;
2168                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2169
2170                 if (!mask)
2171                         continue;
2172
2173                 reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + shift);
2174                 for (j = 0; j < 4; j++) {
2175                         if (!(mask & (0x1 << j)))
2176                                 continue;
2177                         reta_conf->reta[shift + j] =
2178                                 (uint8_t)((reta >> (8 * j)) & 0xF);
2179                 }
2180         }
2181         return 0;
2182 }
2183
2184 static int
2185 nfp_net_rss_hash_update(struct rte_eth_dev *dev,
2186                         struct rte_eth_rss_conf *rss_conf)
2187 {
2188         uint32_t update;
2189         uint32_t cfg_rss_ctrl = 0;
2190         uint8_t key;
2191         uint64_t rss_hf;
2192         int i;
2193         struct nfp_net_hw *hw;
2194
2195         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2196
2197         rss_hf = rss_conf->rss_hf;
2198
2199         /* Checking if RSS is enabled */
2200         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS)) {
2201                 if (rss_hf != 0) { /* Enable RSS? */
2202                         RTE_LOG(ERR, PMD, "RSS unsupported\n");
2203                         return -EINVAL;
2204                 }
2205                 return 0; /* Nothing to do */
2206         }
2207
2208         if (rss_conf->rss_key_len > NFP_NET_CFG_RSS_KEY_SZ) {
2209                 RTE_LOG(ERR, PMD, "hash key too long\n");
2210                 return -EINVAL;
2211         }
2212
2213         if (rss_hf & ETH_RSS_IPV4)
2214                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV4 |
2215                                 NFP_NET_CFG_RSS_IPV4_TCP |
2216                                 NFP_NET_CFG_RSS_IPV4_UDP;
2217
2218         if (rss_hf & ETH_RSS_IPV6)
2219                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV6 |
2220                                 NFP_NET_CFG_RSS_IPV6_TCP |
2221                                 NFP_NET_CFG_RSS_IPV6_UDP;
2222
2223         /* configuring where to apply the RSS hash */
2224         nn_cfg_writel(hw, NFP_NET_CFG_RSS_CTRL, cfg_rss_ctrl);
2225
2226         /* Writing the key byte a byte */
2227         for (i = 0; i < rss_conf->rss_key_len; i++) {
2228                 memcpy(&key, &rss_conf->rss_key[i], 1);
2229                 nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY + i, key);
2230         }
2231
2232         /* Writing the key size */
2233         nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY_SZ, rss_conf->rss_key_len);
2234
2235         update = NFP_NET_CFG_UPDATE_RSS;
2236
2237         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2238                 return -EIO;
2239
2240         return 0;
2241 }
2242
2243 static int
2244 nfp_net_rss_hash_conf_get(struct rte_eth_dev *dev,
2245                           struct rte_eth_rss_conf *rss_conf)
2246 {
2247         uint64_t rss_hf;
2248         uint32_t cfg_rss_ctrl;
2249         uint8_t key;
2250         int i;
2251         struct nfp_net_hw *hw;
2252
2253         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2254
2255         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2256                 return -EINVAL;
2257
2258         rss_hf = rss_conf->rss_hf;
2259         cfg_rss_ctrl = nn_cfg_readl(hw, NFP_NET_CFG_RSS_CTRL);
2260
2261         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4)
2262                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP | ETH_RSS_NONFRAG_IPV4_UDP;
2263
2264         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_TCP)
2265                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP;
2266
2267         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_TCP)
2268                 rss_hf |= ETH_RSS_NONFRAG_IPV6_TCP;
2269
2270         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_UDP)
2271                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP;
2272
2273         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_UDP)
2274                 rss_hf |= ETH_RSS_NONFRAG_IPV6_UDP;
2275
2276         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6)
2277                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP | ETH_RSS_NONFRAG_IPV6_UDP;
2278
2279         /* Reading the key size */
2280         rss_conf->rss_key_len = nn_cfg_readl(hw, NFP_NET_CFG_RSS_KEY_SZ);
2281
2282         /* Reading the key byte a byte */
2283         for (i = 0; i < rss_conf->rss_key_len; i++) {
2284                 key = nn_cfg_readb(hw, NFP_NET_CFG_RSS_KEY + i);
2285                 memcpy(&rss_conf->rss_key[i], &key, 1);
2286         }
2287
2288         return 0;
2289 }
2290
2291 /* Initialise and register driver with DPDK Application */
2292 static const struct eth_dev_ops nfp_net_eth_dev_ops = {
2293         .dev_configure          = nfp_net_configure,
2294         .dev_start              = nfp_net_start,
2295         .dev_stop               = nfp_net_stop,
2296         .dev_close              = nfp_net_close,
2297         .promiscuous_enable     = nfp_net_promisc_enable,
2298         .promiscuous_disable    = nfp_net_promisc_disable,
2299         .link_update            = nfp_net_link_update,
2300         .stats_get              = nfp_net_stats_get,
2301         .stats_reset            = nfp_net_stats_reset,
2302         .dev_infos_get          = nfp_net_infos_get,
2303         .dev_supported_ptypes_get = nfp_net_supported_ptypes_get,
2304         .mtu_set                = nfp_net_dev_mtu_set,
2305         .vlan_offload_set       = nfp_net_vlan_offload_set,
2306         .reta_update            = nfp_net_reta_update,
2307         .reta_query             = nfp_net_reta_query,
2308         .rss_hash_update        = nfp_net_rss_hash_update,
2309         .rss_hash_conf_get      = nfp_net_rss_hash_conf_get,
2310         .rx_queue_setup         = nfp_net_rx_queue_setup,
2311         .rx_queue_release       = nfp_net_rx_queue_release,
2312         .rx_queue_count         = nfp_net_rx_queue_count,
2313         .tx_queue_setup         = nfp_net_tx_queue_setup,
2314         .tx_queue_release       = nfp_net_tx_queue_release,
2315 };
2316
2317 static int
2318 nfp_net_init(struct rte_eth_dev *eth_dev)
2319 {
2320         struct rte_pci_device *pci_dev;
2321         struct nfp_net_hw *hw;
2322
2323         uint32_t tx_bar_off, rx_bar_off;
2324         uint32_t start_q;
2325         int stride = 4;
2326
2327         PMD_INIT_FUNC_TRACE();
2328
2329         hw = NFP_NET_DEV_PRIVATE_TO_HW(eth_dev->data->dev_private);
2330
2331         eth_dev->dev_ops = &nfp_net_eth_dev_ops;
2332         eth_dev->rx_pkt_burst = &nfp_net_recv_pkts;
2333         eth_dev->tx_pkt_burst = &nfp_net_xmit_pkts;
2334
2335         /* For secondary processes, the primary has done all the work */
2336         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2337                 return 0;
2338
2339         pci_dev = RTE_DEV_TO_PCI(eth_dev->device);
2340         rte_eth_copy_pci_info(eth_dev, pci_dev);
2341         eth_dev->data->dev_flags = RTE_ETH_DEV_DETACHABLE;
2342
2343         hw->device_id = pci_dev->id.device_id;
2344         hw->vendor_id = pci_dev->id.vendor_id;
2345         hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2346         hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2347
2348         PMD_INIT_LOG(DEBUG, "nfp_net: device (%u:%u) %u:%u:%u:%u\n",
2349                      pci_dev->id.vendor_id, pci_dev->id.device_id,
2350                      pci_dev->addr.domain, pci_dev->addr.bus,
2351                      pci_dev->addr.devid, pci_dev->addr.function);
2352
2353         hw->ctrl_bar = (uint8_t *)pci_dev->mem_resource[0].addr;
2354         if (hw->ctrl_bar == NULL) {
2355                 RTE_LOG(ERR, PMD,
2356                         "hw->ctrl_bar is NULL. BAR0 not configured\n");
2357                 return -ENODEV;
2358         }
2359         hw->max_rx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_RXRINGS);
2360         hw->max_tx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_TXRINGS);
2361
2362         /* Work out where in the BAR the queues start. */
2363         switch (pci_dev->id.device_id) {
2364         case PCI_DEVICE_ID_NFP6000_VF_NIC:
2365                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_TXQ);
2366                 tx_bar_off = NFP_PCIE_QUEUE(start_q);
2367                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_RXQ);
2368                 rx_bar_off = NFP_PCIE_QUEUE(start_q);
2369                 break;
2370         default:
2371                 RTE_LOG(ERR, PMD, "nfp_net: no device ID matching\n");
2372                 return -ENODEV;
2373         }
2374
2375         PMD_INIT_LOG(DEBUG, "tx_bar_off: 0x%08x\n", tx_bar_off);
2376         PMD_INIT_LOG(DEBUG, "rx_bar_off: 0x%08x\n", rx_bar_off);
2377
2378         hw->tx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + tx_bar_off;
2379         hw->rx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + rx_bar_off;
2380
2381         PMD_INIT_LOG(DEBUG, "ctrl_bar: %p, tx_bar: %p, rx_bar: %p\n",
2382                      hw->ctrl_bar, hw->tx_bar, hw->rx_bar);
2383
2384         nfp_net_cfg_queue_setup(hw);
2385
2386         /* Get some of the read-only fields from the config BAR */
2387         hw->ver = nn_cfg_readl(hw, NFP_NET_CFG_VERSION);
2388         hw->cap = nn_cfg_readl(hw, NFP_NET_CFG_CAP);
2389         hw->max_mtu = nn_cfg_readl(hw, NFP_NET_CFG_MAX_MTU);
2390         hw->mtu = hw->max_mtu;
2391
2392         if (NFD_CFG_MAJOR_VERSION_of(hw->ver) < 2)
2393                 hw->rx_offset = NFP_NET_RX_OFFSET;
2394         else
2395                 hw->rx_offset = nn_cfg_readl(hw, NFP_NET_CFG_RX_OFFSET_ADDR);
2396
2397         PMD_INIT_LOG(INFO, "VER: %#x, Maximum supported MTU: %d\n",
2398                      hw->ver, hw->max_mtu);
2399         PMD_INIT_LOG(INFO, "CAP: %#x, %s%s%s%s%s%s%s%s%s\n", hw->cap,
2400                      hw->cap & NFP_NET_CFG_CTRL_PROMISC ? "PROMISC " : "",
2401                      hw->cap & NFP_NET_CFG_CTRL_RXCSUM  ? "RXCSUM "  : "",
2402                      hw->cap & NFP_NET_CFG_CTRL_TXCSUM  ? "TXCSUM "  : "",
2403                      hw->cap & NFP_NET_CFG_CTRL_RXVLAN  ? "RXVLAN "  : "",
2404                      hw->cap & NFP_NET_CFG_CTRL_TXVLAN  ? "TXVLAN "  : "",
2405                      hw->cap & NFP_NET_CFG_CTRL_SCATTER ? "SCATTER " : "",
2406                      hw->cap & NFP_NET_CFG_CTRL_GATHER  ? "GATHER "  : "",
2407                      hw->cap & NFP_NET_CFG_CTRL_LSO     ? "TSO "     : "",
2408                      hw->cap & NFP_NET_CFG_CTRL_RSS     ? "RSS "     : "");
2409
2410         hw->ctrl = 0;
2411
2412         hw->stride_rx = stride;
2413         hw->stride_tx = stride;
2414
2415         PMD_INIT_LOG(INFO, "max_rx_queues: %u, max_tx_queues: %u\n",
2416                      hw->max_rx_queues, hw->max_tx_queues);
2417
2418         /* Initializing spinlock for reconfigs */
2419         rte_spinlock_init(&hw->reconfig_lock);
2420
2421         /* Allocating memory for mac addr */
2422         eth_dev->data->mac_addrs = rte_zmalloc("mac_addr", ETHER_ADDR_LEN, 0);
2423         if (eth_dev->data->mac_addrs == NULL) {
2424                 PMD_INIT_LOG(ERR, "Failed to space for MAC address");
2425                 return -ENOMEM;
2426         }
2427
2428         nfp_net_read_mac(hw);
2429
2430         if (!is_valid_assigned_ether_addr((struct ether_addr *)&hw->mac_addr))
2431                 /* Using random mac addresses for VFs */
2432                 eth_random_addr(&hw->mac_addr[0]);
2433
2434         /* Copying mac address to DPDK eth_dev struct */
2435         ether_addr_copy((struct ether_addr *)hw->mac_addr,
2436                         &eth_dev->data->mac_addrs[0]);
2437
2438         PMD_INIT_LOG(INFO, "port %d VendorID=0x%x DeviceID=0x%x "
2439                      "mac=%02x:%02x:%02x:%02x:%02x:%02x",
2440                      eth_dev->data->port_id, pci_dev->id.vendor_id,
2441                      pci_dev->id.device_id,
2442                      hw->mac_addr[0], hw->mac_addr[1], hw->mac_addr[2],
2443                      hw->mac_addr[3], hw->mac_addr[4], hw->mac_addr[5]);
2444
2445         /* Registering LSC interrupt handler */
2446         rte_intr_callback_register(&pci_dev->intr_handle,
2447                                    nfp_net_dev_interrupt_handler,
2448                                    (void *)eth_dev);
2449
2450         /* enable uio intr after callback register */
2451         rte_intr_enable(&pci_dev->intr_handle);
2452
2453         /* Telling the firmware about the LSC interrupt entry */
2454         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, NFP_NET_IRQ_LSC_IDX);
2455
2456         /* Recording current stats counters values */
2457         nfp_net_stats_reset(eth_dev);
2458
2459         return 0;
2460 }
2461
2462 static struct rte_pci_id pci_id_nfp_net_map[] = {
2463         {
2464                 RTE_PCI_DEVICE(PCI_VENDOR_ID_NETRONOME,
2465                                PCI_DEVICE_ID_NFP6000_PF_NIC)
2466         },
2467         {
2468                 RTE_PCI_DEVICE(PCI_VENDOR_ID_NETRONOME,
2469                                PCI_DEVICE_ID_NFP6000_VF_NIC)
2470         },
2471         {
2472                 .vendor_id = 0,
2473         },
2474 };
2475
2476 static struct eth_driver rte_nfp_net_pmd = {
2477         .pci_drv = {
2478                 .id_table = pci_id_nfp_net_map,
2479                 .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
2480                 .probe = rte_eth_dev_pci_probe,
2481                 .remove = rte_eth_dev_pci_remove,
2482         },
2483         .eth_dev_init = nfp_net_init,
2484         .dev_private_size = sizeof(struct nfp_net_adapter),
2485 };
2486
2487 RTE_PMD_REGISTER_PCI(net_nfp, rte_nfp_net_pmd.pci_drv);
2488 RTE_PMD_REGISTER_PCI_TABLE(net_nfp, pci_id_nfp_net_map);
2489 RTE_PMD_REGISTER_KMOD_DEP(net_nfp, "* igb_uio | uio_pci_generic | vfio");
2490
2491 /*
2492  * Local variables:
2493  * c-file-style: "Linux"
2494  * indent-tabs-mode: t
2495  * End:
2496  */