drivers/net/nfp/nfp_net.c

   1 /*
   2  * Copyright (c) 2014, 2015 Netronome Systems, Inc.
   3  * All rights reserved.
   4  *
   5  * Small portions derived from code Copyright(c) 2010-2015 Intel Corporation.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  * 1. Redistributions of source code must retain the above copyright notice,
  11  *  this list of conditions and the following disclaimer.
  12  *
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *  notice, this list of conditions and the following disclaimer in the
  15  *  documentation and/or other materials provided with the distribution
  16  *
  17  * 3. Neither the name of the copyright holder nor the names of its
  18  *  contributors may be used to endorse or promote products derived from this
  19  *  software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 /*
  35  * vim:shiftwidth=8:noexpandtab
  36  *
  37  * @file dpdk/pmd/nfp_net.c
  38  *
  39  * Netronome vNIC DPDK Poll-Mode Driver: Main entry point
  40  */
  41
  42 #include <stdio.h>
  43 #include <stdlib.h>
  44 #include <stdint.h>
  45 #include <unistd.h>
  46 #include <string.h>
  47 #include <sys/mman.h>
  48 #include <sys/socket.h>
  49 #include <sys/io.h>
  50 #include <assert.h>
  51 #include <time.h>
  52 #include <math.h>
  53 #include <inttypes.h>
  54
  55 #include <rte_byteorder.h>
  56 #include <rte_common.h>
  57 #include <rte_log.h>
  58 #include <rte_debug.h>
  59 #include <rte_ethdev.h>
  60 #include <rte_dev.h>
  61 #include <rte_ether.h>
  62 #include <rte_malloc.h>
  63 #include <rte_memzone.h>
  64 #include <rte_mempool.h>
  65 #include <rte_version.h>
  66 #include <rte_string_fns.h>
  67 #include <rte_alarm.h>
  68
  69 #include "nfp_net_pmd.h"
  70 #include "nfp_net_logs.h"
  71 #include "nfp_net_ctrl.h"
  72
  73 /* Prototypes */
  74 static void nfp_net_close(struct rte_eth_dev *dev);
  75 static int nfp_net_configure(struct rte_eth_dev *dev);
  76 static void nfp_net_dev_interrupt_handler(struct rte_intr_handle *handle,
  77                                           void *param);
  78 static void nfp_net_dev_interrupt_delayed_handler(void *param);
  79 static int nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
  80 static void nfp_net_infos_get(struct rte_eth_dev *dev,
  81                               struct rte_eth_dev_info *dev_info);
  82 static int nfp_net_init(struct rte_eth_dev *eth_dev);
  83 static int nfp_net_link_update(struct rte_eth_dev *dev, int wait_to_complete);
  84 static void nfp_net_promisc_enable(struct rte_eth_dev *dev);
  85 static void nfp_net_promisc_disable(struct rte_eth_dev *dev);
  86 static int nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq);
  87 static uint32_t nfp_net_rx_queue_count(struct rte_eth_dev *dev,
  88                                        uint16_t queue_idx);
  89 static uint16_t nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
  90                                   uint16_t nb_pkts);
  91 static void nfp_net_rx_queue_release(void *rxq);
  92 static int nfp_net_rx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  93                                   uint16_t nb_desc, unsigned int socket_id,
  94                                   const struct rte_eth_rxconf *rx_conf,
  95                                   struct rte_mempool *mp);
  96 static int nfp_net_tx_free_bufs(struct nfp_net_txq *txq);
  97 static void nfp_net_tx_queue_release(void *txq);
  98 static int nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  99                                   uint16_t nb_desc, unsigned int socket_id,
 100                                   const struct rte_eth_txconf *tx_conf);
 101 static int nfp_net_start(struct rte_eth_dev *dev);
 102 static void nfp_net_stats_get(struct rte_eth_dev *dev,
 103                               struct rte_eth_stats *stats);
 104 static void nfp_net_stats_reset(struct rte_eth_dev *dev);
 105 static void nfp_net_stop(struct rte_eth_dev *dev);
 106 static uint16_t nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 107                                   uint16_t nb_pkts);
 108
 109 /*
 110  * The offset of the queue controller queues in the PCIe Target. These
 111  * happen to be at the same offset on the NFP6000 and the NFP3200 so
 112  * we use a single macro here.
 113  */
 114 #define NFP_PCIE_QUEUE(_q)      (0x80000 + (0x800 * ((_q) & 0xff)))
 115
 116 /* Maximum value which can be added to a queue with one transaction */
 117 #define NFP_QCP_MAX_ADD 0x7f
 118
 119 #define RTE_MBUF_DMA_ADDR_DEFAULT(mb) \
 120         (uint64_t)((mb)->buf_physaddr + RTE_PKTMBUF_HEADROOM)
 121
 122 /* nfp_qcp_ptr - Read or Write Pointer of a queue */
 123 enum nfp_qcp_ptr {
 124         NFP_QCP_READ_PTR = 0,
 125         NFP_QCP_WRITE_PTR
 126 };
 127
 128 /*
 129  * nfp_qcp_ptr_add - Add the value to the selected pointer of a queue
 130  * @q: Base address for queue structure
 131  * @ptr: Add to the Read or Write pointer
 132  * @val: Value to add to the queue pointer
 133  *
 134  * If @val is greater than @NFP_QCP_MAX_ADD multiple writes are performed.
 135  */
 136 static inline void
 137 nfp_qcp_ptr_add(uint8_t *q, enum nfp_qcp_ptr ptr, uint32_t val)
 138 {
 139         uint32_t off;
 140
 141         if (ptr == NFP_QCP_READ_PTR)
 142                 off = NFP_QCP_QUEUE_ADD_RPTR;
 143         else
 144                 off = NFP_QCP_QUEUE_ADD_WPTR;
 145
 146         while (val > NFP_QCP_MAX_ADD) {
 147                 nn_writel(rte_cpu_to_le_32(NFP_QCP_MAX_ADD), q + off);
 148                 val -= NFP_QCP_MAX_ADD;
 149         }
 150
 151         nn_writel(rte_cpu_to_le_32(val), q + off);
 152 }
 153
 154 /*
 155  * nfp_qcp_read - Read the current Read/Write pointer value for a queue
 156  * @q:  Base address for queue structure
 157  * @ptr: Read or Write pointer
 158  */
 159 static inline uint32_t
 160 nfp_qcp_read(uint8_t *q, enum nfp_qcp_ptr ptr)
 161 {
 162         uint32_t off;
 163         uint32_t val;
 164
 165         if (ptr == NFP_QCP_READ_PTR)
 166                 off = NFP_QCP_QUEUE_STS_LO;
 167         else
 168                 off = NFP_QCP_QUEUE_STS_HI;
 169
 170         val = rte_cpu_to_le_32(nn_readl(q + off));
 171
 172         if (ptr == NFP_QCP_READ_PTR)
 173                 return val & NFP_QCP_QUEUE_STS_LO_READPTR_mask;
 174         else
 175                 return val & NFP_QCP_QUEUE_STS_HI_WRITEPTR_mask;
 176 }
 177
 178 /*
 179  * Functions to read/write from/to Config BAR
 180  * Performs any endian conversion necessary.
 181  */
 182 static inline uint8_t
 183 nn_cfg_readb(struct nfp_net_hw *hw, int off)
 184 {
 185         return nn_readb(hw->ctrl_bar + off);
 186 }
 187
 188 static inline void
 189 nn_cfg_writeb(struct nfp_net_hw *hw, int off, uint8_t val)
 190 {
 191         nn_writeb(val, hw->ctrl_bar + off);
 192 }
 193
 194 static inline uint32_t
 195 nn_cfg_readl(struct nfp_net_hw *hw, int off)
 196 {
 197         return rte_le_to_cpu_32(nn_readl(hw->ctrl_bar + off));
 198 }
 199
 200 static inline void
 201 nn_cfg_writel(struct nfp_net_hw *hw, int off, uint32_t val)
 202 {
 203         nn_writel(rte_cpu_to_le_32(val), hw->ctrl_bar + off);
 204 }
 205
 206 static inline uint64_t
 207 nn_cfg_readq(struct nfp_net_hw *hw, int off)
 208 {
 209         return rte_le_to_cpu_64(nn_readq(hw->ctrl_bar + off));
 210 }
 211
 212 static inline void
 213 nn_cfg_writeq(struct nfp_net_hw *hw, int off, uint64_t val)
 214 {
 215         nn_writeq(rte_cpu_to_le_64(val), hw->ctrl_bar + off);
 216 }
 217
 218 /* Creating memzone for hardware rings. */
 219 static const struct rte_memzone *
 220 ring_dma_zone_reserve(struct rte_eth_dev *dev, const char *ring_name,
 221                       uint16_t queue_id, uint32_t ring_size, int socket_id)
 222 {
 223         char z_name[RTE_MEMZONE_NAMESIZE];
 224         const struct rte_memzone *mz;
 225
 226         snprintf(z_name, sizeof(z_name), "%s_%s_%d_%d",
 227                  dev->driver->pci_drv.name,
 228                  ring_name, dev->data->port_id, queue_id);
 229
 230         mz = rte_memzone_lookup(z_name);
 231         if (mz)
 232                 return mz;
 233
 234         return rte_memzone_reserve_aligned(z_name, ring_size, socket_id, 0,
 235                                            NFP_MEMZONE_ALIGN);
 236 }
 237
 238 /*
 239  * Atomically reads link status information from global structure rte_eth_dev.
 240  *
 241  * @param dev
 242  *   - Pointer to the structure rte_eth_dev to read from.
 243  *   - Pointer to the buffer to be saved with the link status.
 244  *
 245  * @return
 246  *   - On success, zero.
 247  *   - On failure, negative value.
 248  */
 249 static inline int
 250 nfp_net_dev_atomic_read_link_status(struct rte_eth_dev *dev,
 251                                     struct rte_eth_link *link)
 252 {
 253         struct rte_eth_link *dst = link;
 254         struct rte_eth_link *src = &dev->data->dev_link;
 255
 256         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 257                                 *(uint64_t *)src) == 0)
 258                 return -1;
 259
 260         return 0;
 261 }
 262
 263 /*
 264  * Atomically writes the link status information into global
 265  * structure rte_eth_dev.
 266  *
 267  * @param dev
 268  *   - Pointer to the structure rte_eth_dev to read from.
 269  *   - Pointer to the buffer to be saved with the link status.
 270  *
 271  * @return
 272  *   - On success, zero.
 273  *   - On failure, negative value.
 274  */
 275 static inline int
 276 nfp_net_dev_atomic_write_link_status(struct rte_eth_dev *dev,
 277                                      struct rte_eth_link *link)
 278 {
 279         struct rte_eth_link *dst = &dev->data->dev_link;
 280         struct rte_eth_link *src = link;
 281
 282         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 283                                 *(uint64_t *)src) == 0)
 284                 return -1;
 285
 286         return 0;
 287 }
 288
 289 static void
 290 nfp_net_rx_queue_release_mbufs(struct nfp_net_rxq *rxq)
 291 {
 292         unsigned i;
 293
 294         if (rxq->rxbufs == NULL)
 295                 return;
 296
 297         for (i = 0; i < rxq->rx_count; i++) {
 298                 if (rxq->rxbufs[i].mbuf) {
 299                         rte_pktmbuf_free_seg(rxq->rxbufs[i].mbuf);
 300                         rxq->rxbufs[i].mbuf = NULL;
 301                 }
 302         }
 303 }
 304
 305 static void
 306 nfp_net_rx_queue_release(void *rx_queue)
 307 {
 308         struct nfp_net_rxq *rxq = rx_queue;
 309
 310         if (rxq) {
 311                 nfp_net_rx_queue_release_mbufs(rxq);
 312                 rte_free(rxq->rxbufs);
 313                 rte_free(rxq);
 314         }
 315 }
 316
 317 static void
 318 nfp_net_reset_rx_queue(struct nfp_net_rxq *rxq)
 319 {
 320         nfp_net_rx_queue_release_mbufs(rxq);
 321         rxq->wr_p = 0;
 322         rxq->rd_p = 0;
 323         rxq->nb_rx_hold = 0;
 324 }
 325
 326 static void
 327 nfp_net_tx_queue_release_mbufs(struct nfp_net_txq *txq)
 328 {
 329         unsigned i;
 330
 331         if (txq->txbufs == NULL)
 332                 return;
 333
 334         for (i = 0; i < txq->tx_count; i++) {
 335                 if (txq->txbufs[i].mbuf) {
 336                         rte_pktmbuf_free_seg(txq->txbufs[i].mbuf);
 337                         txq->txbufs[i].mbuf = NULL;
 338                 }
 339         }
 340 }
 341
 342 static void
 343 nfp_net_tx_queue_release(void *tx_queue)
 344 {
 345         struct nfp_net_txq *txq = tx_queue;
 346
 347         if (txq) {
 348                 nfp_net_tx_queue_release_mbufs(txq);
 349                 rte_free(txq->txbufs);
 350                 rte_free(txq);
 351         }
 352 }
 353
 354 static void
 355 nfp_net_reset_tx_queue(struct nfp_net_txq *txq)
 356 {
 357         nfp_net_tx_queue_release_mbufs(txq);
 358         txq->wr_p = 0;
 359         txq->rd_p = 0;
 360         txq->tail = 0;
 361 }
 362
 363 static int
 364 __nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t update)
 365 {
 366         int cnt;
 367         uint32_t new;
 368         struct timespec wait;
 369
 370         PMD_DRV_LOG(DEBUG, "Writing to the configuration queue (%p)...\n",
 371                     hw->qcp_cfg);
 372
 373         if (hw->qcp_cfg == NULL)
 374                 rte_panic("Bad configuration queue pointer\n");
 375
 376         nfp_qcp_ptr_add(hw->qcp_cfg, NFP_QCP_WRITE_PTR, 1);
 377
 378         wait.tv_sec = 0;
 379         wait.tv_nsec = 1000000;
 380
 381         PMD_DRV_LOG(DEBUG, "Polling for update ack...\n");
 382
 383         /* Poll update field, waiting for NFP to ack the config */
 384         for (cnt = 0; ; cnt++) {
 385                 new = nn_cfg_readl(hw, NFP_NET_CFG_UPDATE);
 386                 if (new == 0)
 387                         break;
 388                 if (new & NFP_NET_CFG_UPDATE_ERR) {
 389                         PMD_INIT_LOG(ERR, "Reconfig error: 0x%08x\n", new);
 390                         return -1;
 391                 }
 392                 if (cnt >= NFP_NET_POLL_TIMEOUT) {
 393                         PMD_INIT_LOG(ERR, "Reconfig timeout for 0x%08x after"
 394                                           " %dms\n", update, cnt);
 395                         rte_panic("Exiting\n");
 396                 }
 397                 nanosleep(&wait, 0); /* waiting for a 1ms */
 398         }
 399         PMD_DRV_LOG(DEBUG, "Ack DONE\n");
 400         return 0;
 401 }
 402
 403 /*
 404  * Reconfigure the NIC
 405  * @nn:    device to reconfigure
 406  * @ctrl:    The value for the ctrl field in the BAR config
 407  * @update:  The value for the update field in the BAR config
 408  *
 409  * Write the update word to the BAR and ping the reconfig queue. Then poll
 410  * until the firmware has acknowledged the update by zeroing the update word.
 411  */
 412 static int
 413 nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t ctrl, uint32_t update)
 414 {
 415         uint32_t err;
 416
 417         PMD_DRV_LOG(DEBUG, "nfp_net_reconfig: ctrl=%08x update=%08x\n",
 418                     ctrl, update);
 419
 420         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, ctrl);
 421         nn_cfg_writel(hw, NFP_NET_CFG_UPDATE, update);
 422
 423         rte_wmb();
 424
 425         err = __nfp_net_reconfig(hw, update);
 426
 427         if (!err)
 428                 return 0;
 429
 430         /*
 431          * Reconfig errors imply situations where they can be handled.
 432          * Otherwise, rte_panic is called inside __nfp_net_reconfig
 433          */
 434         PMD_INIT_LOG(ERR, "Error nfp_net reconfig for ctrl: %x update: %x\n",
 435                      ctrl, update);
 436         return -EIO;
 437 }
 438
 439 /*
 440  * Configure an Ethernet device. This function must be invoked first
 441  * before any other function in the Ethernet API. This function can
 442  * also be re-invoked when a device is in the stopped state.
 443  */
 444 static int
 445 nfp_net_configure(struct rte_eth_dev *dev)
 446 {
 447         struct rte_eth_conf *dev_conf;
 448         struct rte_eth_rxmode *rxmode;
 449         struct rte_eth_txmode *txmode;
 450         uint32_t new_ctrl = 0;
 451         uint32_t update = 0;
 452         struct nfp_net_hw *hw;
 453
 454         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 455
 456         /*
 457          * A DPDK app sends info about how many queues to use and how
 458          * those queues need to be configured. This is used by the
 459          * DPDK core and it makes sure no more queues than those
 460          * advertised by the driver are requested. This function is
 461          * called after that internal process
 462          */
 463
 464         PMD_INIT_LOG(DEBUG, "Configure\n");
 465
 466         dev_conf = &dev->data->dev_conf;
 467         rxmode = &dev_conf->rxmode;
 468         txmode = &dev_conf->txmode;
 469
 470         /* Checking TX mode */
 471         if (txmode->mq_mode) {
 472                 PMD_INIT_LOG(INFO, "TX mq_mode DCB and VMDq not supported\n");
 473                 return -EINVAL;
 474         }
 475
 476         /* Checking RX mode */
 477         if (rxmode->mq_mode & ETH_MQ_RX_RSS) {
 478                 if (hw->cap & NFP_NET_CFG_CTRL_RSS) {
 479                         update = NFP_NET_CFG_UPDATE_RSS;
 480                         new_ctrl = NFP_NET_CFG_CTRL_RSS;
 481                 } else {
 482                         PMD_INIT_LOG(INFO, "RSS not supported\n");
 483                         return -EINVAL;
 484                 }
 485         }
 486
 487         if (rxmode->split_hdr_size) {
 488                 PMD_INIT_LOG(INFO, "rxmode does not support split header\n");
 489                 return -EINVAL;
 490         }
 491
 492         if (rxmode->hw_ip_checksum) {
 493                 if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM) {
 494                         new_ctrl |= NFP_NET_CFG_CTRL_RXCSUM;
 495                 } else {
 496                         PMD_INIT_LOG(INFO, "RXCSUM not supported\n");
 497                         return -EINVAL;
 498                 }
 499         }
 500
 501         if (rxmode->hw_vlan_filter) {
 502                 PMD_INIT_LOG(INFO, "VLAN filter not supported\n");
 503                 return -EINVAL;
 504         }
 505
 506         if (rxmode->hw_vlan_strip) {
 507                 if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN) {
 508                         new_ctrl |= NFP_NET_CFG_CTRL_RXVLAN;
 509                 } else {
 510                         PMD_INIT_LOG(INFO, "hw vlan strip not supported\n");
 511                         return -EINVAL;
 512                 }
 513         }
 514
 515         if (rxmode->hw_vlan_extend) {
 516                 PMD_INIT_LOG(INFO, "VLAN extended not supported\n");
 517                 return -EINVAL;
 518         }
 519
 520         /* Supporting VLAN insertion by default */
 521         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
 522                 new_ctrl |= NFP_NET_CFG_CTRL_TXVLAN;
 523
 524         if (rxmode->jumbo_frame)
 525                 /* this is handled in rte_eth_dev_configure */
 526
 527         if (rxmode->hw_strip_crc) {
 528                 PMD_INIT_LOG(INFO, "strip CRC not supported\n");
 529                 return -EINVAL;
 530         }
 531
 532         if (rxmode->enable_scatter) {
 533                 PMD_INIT_LOG(INFO, "Scatter not supported\n");
 534                 return -EINVAL;
 535         }
 536
 537         if (!new_ctrl)
 538                 return 0;
 539
 540         update |= NFP_NET_CFG_UPDATE_GEN;
 541
 542         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 543         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 544                 return -EIO;
 545
 546         hw->ctrl = new_ctrl;
 547
 548         return 0;
 549 }
 550
 551 static void
 552 nfp_net_enable_queues(struct rte_eth_dev *dev)
 553 {
 554         struct nfp_net_hw *hw;
 555         uint64_t enabled_queues = 0;
 556         int i;
 557
 558         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 559
 560         /* Enabling the required TX queues in the device */
 561         for (i = 0; i < dev->data->nb_tx_queues; i++)
 562                 enabled_queues |= (1 << i);
 563
 564         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, enabled_queues);
 565
 566         enabled_queues = 0;
 567
 568         /* Enabling the required RX queues in the device */
 569         for (i = 0; i < dev->data->nb_rx_queues; i++)
 570                 enabled_queues |= (1 << i);
 571
 572         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, enabled_queues);
 573 }
 574
 575 static void
 576 nfp_net_disable_queues(struct rte_eth_dev *dev)
 577 {
 578         struct nfp_net_hw *hw;
 579         uint32_t new_ctrl, update = 0;
 580
 581         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 582
 583         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, 0);
 584         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, 0);
 585
 586         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_ENABLE;
 587         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING |
 588                  NFP_NET_CFG_UPDATE_MSIX;
 589
 590         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 591                 new_ctrl &= ~NFP_NET_CFG_CTRL_RINGCFG;
 592
 593         /* If an error when reconfig we avoid to change hw state */
 594         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 595                 return;
 596
 597         hw->ctrl = new_ctrl;
 598 }
 599
 600 static int
 601 nfp_net_rx_freelist_setup(struct rte_eth_dev *dev)
 602 {
 603         int i;
 604
 605         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 606                 if (nfp_net_rx_fill_freelist(dev->data->rx_queues[i]) < 0)
 607                         return -1;
 608         }
 609         return 0;
 610 }
 611
 612 static void
 613 nfp_net_params_setup(struct nfp_net_hw *hw)
 614 {
 615         uint32_t *mac_address;
 616
 617         nn_cfg_writel(hw, NFP_NET_CFG_MTU, hw->mtu);
 618         nn_cfg_writel(hw, NFP_NET_CFG_FLBUFSZ, hw->flbufsz);
 619
 620         /* A MAC address is 8 bytes long */
 621         mac_address = (uint32_t *)(hw->mac_addr);
 622
 623         nn_cfg_writel(hw, NFP_NET_CFG_MACADDR,
 624                       rte_cpu_to_be_32(*mac_address));
 625         nn_cfg_writel(hw, NFP_NET_CFG_MACADDR + 4,
 626                       rte_cpu_to_be_32(*(mac_address + 4)));
 627 }
 628
 629 static void
 630 nfp_net_cfg_queue_setup(struct nfp_net_hw *hw)
 631 {
 632         hw->qcp_cfg = hw->tx_bar + NFP_QCP_QUEUE_ADDR_SZ;
 633 }
 634
 635 static int
 636 nfp_net_start(struct rte_eth_dev *dev)
 637 {
 638         uint32_t new_ctrl, update = 0;
 639         struct nfp_net_hw *hw;
 640         int ret;
 641
 642         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 643
 644         PMD_INIT_LOG(DEBUG, "Start\n");
 645
 646         /* Disabling queues just in case... */
 647         nfp_net_disable_queues(dev);
 648
 649         /* Writing configuration parameters in the device */
 650         nfp_net_params_setup(hw);
 651
 652         /* Enabling the required queues in the device */
 653         nfp_net_enable_queues(dev);
 654
 655         /* Enable device */
 656         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_ENABLE | NFP_NET_CFG_UPDATE_MSIX;
 657         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING;
 658
 659         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 660                 new_ctrl |= NFP_NET_CFG_CTRL_RINGCFG;
 661
 662         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 663         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 664                 return -EIO;
 665
 666         /*
 667          * Allocating rte mbuffs for configured rx queues.
 668          * This requires queues being enabled before
 669          */
 670         if (nfp_net_rx_freelist_setup(dev) < 0) {
 671                 ret = -ENOMEM;
 672                 goto error;
 673         }
 674
 675         hw->ctrl = new_ctrl;
 676
 677         return 0;
 678
 679 error:
 680         /*
 681          * An error returned by this function should mean the app
 682          * exiting and then the system releasing all the memory
 683          * allocated even memory coming from hugepages.
 684          *
 685          * The device could be enabled at this point with some queues
 686          * ready for getting packets. This is true if the call to
 687          * nfp_net_rx_freelist_setup() succeeds for some queues but
 688          * fails for subsequent queues.
 689          *
 690          * This should make the app exiting but better if we tell the
 691          * device first.
 692          */
 693         nfp_net_disable_queues(dev);
 694
 695         return ret;
 696 }
 697
 698 /* Stop device: disable rx and tx functions to allow for reconfiguring. */
 699 static void
 700 nfp_net_stop(struct rte_eth_dev *dev)
 701 {
 702         int i;
 703
 704         PMD_INIT_LOG(DEBUG, "Stop\n");
 705
 706         nfp_net_disable_queues(dev);
 707
 708         /* Clear queues */
 709         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 710                 nfp_net_reset_tx_queue(
 711                         (struct nfp_net_txq *)dev->data->tx_queues[i]);
 712         }
 713
 714         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 715                 nfp_net_reset_rx_queue(
 716                         (struct nfp_net_rxq *)dev->data->rx_queues[i]);
 717         }
 718 }
 719
 720 /* Reset and stop device. The device can not be restarted. */
 721 static void
 722 nfp_net_close(struct rte_eth_dev *dev)
 723 {
 724         struct nfp_net_hw *hw;
 725
 726         PMD_INIT_LOG(DEBUG, "Close\n");
 727
 728         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 729
 730         /*
 731          * We assume that the DPDK application is stopping all the
 732          * threads/queues before calling the device close function.
 733          */
 734
 735         nfp_net_stop(dev);
 736
 737         rte_intr_disable(&dev->pci_dev->intr_handle);
 738         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, 0xff);
 739
 740         /*
 741          * The ixgbe PMD driver disables the pcie master on the
 742          * device. The i40e does not...
 743          */
 744 }
 745
 746 static void
 747 nfp_net_promisc_enable(struct rte_eth_dev *dev)
 748 {
 749         uint32_t new_ctrl, update = 0;
 750         struct nfp_net_hw *hw;
 751
 752         PMD_DRV_LOG(DEBUG, "Promiscuous mode enable\n");
 753
 754         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 755
 756         if (!(hw->cap & NFP_NET_CFG_CTRL_PROMISC)) {
 757                 PMD_INIT_LOG(INFO, "Promiscuous mode not supported\n");
 758                 return;
 759         }
 760
 761         if (hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) {
 762                 PMD_DRV_LOG(INFO, "Promiscuous mode already enabled\n");
 763                 return;
 764         }
 765
 766         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_PROMISC;
 767         update = NFP_NET_CFG_UPDATE_GEN;
 768
 769         /*
 770          * DPDK sets promiscuous mode on just after this call assuming
 771          * it can not fail ...
 772          */
 773         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 774                 return;
 775
 776         hw->ctrl = new_ctrl;
 777 }
 778
 779 static void
 780 nfp_net_promisc_disable(struct rte_eth_dev *dev)
 781 {
 782         uint32_t new_ctrl, update = 0;
 783         struct nfp_net_hw *hw;
 784
 785         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 786
 787         if ((hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) == 0) {
 788                 PMD_DRV_LOG(INFO, "Promiscuous mode already disabled\n");
 789                 return;
 790         }
 791
 792         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_PROMISC;
 793         update = NFP_NET_CFG_UPDATE_GEN;
 794
 795         /*
 796          * DPDK sets promiscuous mode off just before this call
 797          * assuming it can not fail ...
 798          */
 799         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 800                 return;
 801
 802         hw->ctrl = new_ctrl;
 803 }
 804
 805 /*
 806  * return 0 means link status changed, -1 means not changed
 807  *
 808  * Wait to complete is needed as it can take up to 9 seconds to get the Link
 809  * status.
 810  */
 811 static int
 812 nfp_net_link_update(struct rte_eth_dev *dev, __rte_unused int wait_to_complete)
 813 {
 814         struct nfp_net_hw *hw;
 815         struct rte_eth_link link, old;
 816         uint32_t nn_link_status;
 817
 818         PMD_DRV_LOG(DEBUG, "Link update\n");
 819
 820         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 821
 822         memset(&old, 0, sizeof(old));
 823         nfp_net_dev_atomic_read_link_status(dev, &old);
 824
 825         nn_link_status = nn_cfg_readl(hw, NFP_NET_CFG_STS);
 826
 827         memset(&link, 0, sizeof(struct rte_eth_link));
 828
 829         if (nn_link_status & NFP_NET_CFG_STS_LINK)
 830                 link.link_status = 1;
 831
 832         link.link_duplex = ETH_LINK_FULL_DUPLEX;
 833         /* Other cards can limit the tx and rx rate per VF */
 834         link.link_speed = ETH_LINK_SPEED_40G;
 835
 836         if (old.link_status != link.link_status) {
 837                 nfp_net_dev_atomic_write_link_status(dev, &link);
 838                 if (link.link_status)
 839                         PMD_DRV_LOG(INFO, "NIC Link is Up\n");
 840                 else
 841                         PMD_DRV_LOG(INFO, "NIC Link is Down\n");
 842                 return 0;
 843         }
 844
 845         return -1;
 846 }
 847
 848 static void
 849 nfp_net_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
 850 {
 851         int i;
 852         struct nfp_net_hw *hw;
 853         struct rte_eth_stats nfp_dev_stats;
 854
 855         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 856
 857         /* RTE_ETHDEV_QUEUE_STAT_CNTRS default value is 16 */
 858
 859         /* reading per RX ring stats */
 860         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 861                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 862                         break;
 863
 864                 nfp_dev_stats.q_ipackets[i] =
 865                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
 866
 867                 nfp_dev_stats.q_ipackets[i] -=
 868                         hw->eth_stats_base.q_ipackets[i];
 869
 870                 nfp_dev_stats.q_ibytes[i] =
 871                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
 872
 873                 nfp_dev_stats.q_ibytes[i] -=
 874                         hw->eth_stats_base.q_ibytes[i];
 875         }
 876
 877         /* reading per TX ring stats */
 878         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 879                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 880                         break;
 881
 882                 nfp_dev_stats.q_opackets[i] =
 883                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
 884
 885                 nfp_dev_stats.q_opackets[i] -=
 886                         hw->eth_stats_base.q_opackets[i];
 887
 888                 nfp_dev_stats.q_obytes[i] =
 889                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
 890
 891                 nfp_dev_stats.q_obytes[i] -=
 892                         hw->eth_stats_base.q_obytes[i];
 893         }
 894
 895         nfp_dev_stats.ipackets =
 896                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
 897
 898         nfp_dev_stats.ipackets -= hw->eth_stats_base.ipackets;
 899
 900         nfp_dev_stats.ibytes =
 901                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
 902
 903         nfp_dev_stats.ibytes -= hw->eth_stats_base.ibytes;
 904
 905         nfp_dev_stats.opackets =
 906                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
 907
 908         nfp_dev_stats.opackets -= hw->eth_stats_base.opackets;
 909
 910         nfp_dev_stats.obytes =
 911                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
 912
 913         nfp_dev_stats.obytes -= hw->eth_stats_base.obytes;
 914
 915         nfp_dev_stats.imcasts =
 916                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_MC_FRAMES);
 917
 918         nfp_dev_stats.imcasts -= hw->eth_stats_base.imcasts;
 919
 920         /* reading general device stats */
 921         nfp_dev_stats.ierrors =
 922                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
 923
 924         nfp_dev_stats.ierrors -= hw->eth_stats_base.ierrors;
 925
 926         nfp_dev_stats.oerrors =
 927                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
 928
 929         nfp_dev_stats.oerrors -= hw->eth_stats_base.oerrors;
 930
 931         /* Multicast frames received */
 932         nfp_dev_stats.imcasts =
 933                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_MC_FRAMES);
 934
 935         nfp_dev_stats.imcasts -= hw->eth_stats_base.imcasts;
 936
 937         /* RX ring mbuf allocation failures */
 938         nfp_dev_stats.rx_nombuf = dev->data->rx_mbuf_alloc_failed;
 939
 940         nfp_dev_stats.imissed =
 941                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
 942
 943         nfp_dev_stats.imissed -= hw->eth_stats_base.imissed;
 944
 945         if (stats)
 946                 memcpy(stats, &nfp_dev_stats, sizeof(*stats));
 947 }
 948
 949 static void
 950 nfp_net_stats_reset(struct rte_eth_dev *dev)
 951 {
 952         int i;
 953         struct nfp_net_hw *hw;
 954
 955         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 956
 957         /*
 958          * hw->eth_stats_base records the per counter starting point.
 959          * Lets update it now
 960          */
 961
 962         /* reading per RX ring stats */
 963         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 964                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 965                         break;
 966
 967                 hw->eth_stats_base.q_ipackets[i] =
 968                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
 969
 970                 hw->eth_stats_base.q_ibytes[i] =
 971                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
 972         }
 973
 974         /* reading per TX ring stats */
 975         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 976                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 977                         break;
 978
 979                 hw->eth_stats_base.q_opackets[i] =
 980                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
 981
 982                 hw->eth_stats_base.q_obytes[i] =
 983                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
 984         }
 985
 986         hw->eth_stats_base.ipackets =
 987                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
 988
 989         hw->eth_stats_base.ibytes =
 990                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
 991
 992         hw->eth_stats_base.opackets =
 993                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
 994
 995         hw->eth_stats_base.obytes =
 996                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
 997
 998         hw->eth_stats_base.imcasts =
 999                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_MC_FRAMES);
1000
1001         /* reading general device stats */
1002         hw->eth_stats_base.ierrors =
1003                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
1004
1005         hw->eth_stats_base.oerrors =
1006                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
1007
1008         /* Multicast frames received */
1009         hw->eth_stats_base.imcasts =
1010                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_MC_FRAMES);
1011
1012         /* RX ring mbuf allocation failures */
1013         dev->data->rx_mbuf_alloc_failed = 0;
1014
1015         hw->eth_stats_base.imissed =
1016                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
1017 }
1018
1019 static void
1020 nfp_net_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
1021 {
1022         struct nfp_net_hw *hw;
1023
1024         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1025
1026         dev_info->driver_name = dev->driver->pci_drv.name;
1027         dev_info->max_rx_queues = (uint16_t)hw->max_rx_queues;
1028         dev_info->max_tx_queues = (uint16_t)hw->max_tx_queues;
1029         dev_info->min_rx_bufsize = ETHER_MIN_MTU;
1030         dev_info->max_rx_pktlen = hw->mtu;
1031         /* Next should change when PF support is implemented */
1032         dev_info->max_mac_addrs = 1;
1033
1034         if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN)
1035                 dev_info->rx_offload_capa = DEV_RX_OFFLOAD_VLAN_STRIP;
1036
1037         if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM)
1038                 dev_info->rx_offload_capa |= DEV_RX_OFFLOAD_IPV4_CKSUM |
1039                                              DEV_RX_OFFLOAD_UDP_CKSUM |
1040                                              DEV_RX_OFFLOAD_TCP_CKSUM;
1041
1042         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
1043                 dev_info->tx_offload_capa = DEV_TX_OFFLOAD_VLAN_INSERT;
1044
1045         if (hw->cap & NFP_NET_CFG_CTRL_TXCSUM)
1046                 dev_info->tx_offload_capa |= DEV_TX_OFFLOAD_IPV4_CKSUM |
1047                                              DEV_RX_OFFLOAD_UDP_CKSUM |
1048                                              DEV_RX_OFFLOAD_TCP_CKSUM;
1049
1050         dev_info->default_rxconf = (struct rte_eth_rxconf) {
1051                 .rx_thresh = {
1052                         .pthresh = DEFAULT_RX_PTHRESH,
1053                         .hthresh = DEFAULT_RX_HTHRESH,
1054                         .wthresh = DEFAULT_RX_WTHRESH,
1055                 },
1056                 .rx_free_thresh = DEFAULT_RX_FREE_THRESH,
1057                 .rx_drop_en = 0,
1058         };
1059
1060         dev_info->default_txconf = (struct rte_eth_txconf) {
1061                 .tx_thresh = {
1062                         .pthresh = DEFAULT_TX_PTHRESH,
1063                         .hthresh = DEFAULT_TX_HTHRESH,
1064                         .wthresh = DEFAULT_TX_WTHRESH,
1065                 },
1066                 .tx_free_thresh = DEFAULT_TX_FREE_THRESH,
1067                 .tx_rs_thresh = DEFAULT_TX_RSBIT_THRESH,
1068                 .txq_flags = ETH_TXQ_FLAGS_NOMULTSEGS |
1069                              ETH_TXQ_FLAGS_NOOFFLOADS,
1070         };
1071
1072         dev_info->reta_size = NFP_NET_CFG_RSS_ITBL_SZ;
1073 #if RTE_VER_MAJOR == 2 && RTE_VER_MINOR >= 1
1074         dev_info->hash_key_size = NFP_NET_CFG_RSS_KEY_SZ;
1075 #endif
1076 }
1077
1078 static uint32_t
1079 nfp_net_rx_queue_count(struct rte_eth_dev *dev, uint16_t queue_idx)
1080 {
1081         struct nfp_net_rxq *rxq;
1082         struct nfp_net_rx_desc *rxds;
1083         uint32_t idx;
1084         uint32_t count;
1085
1086         rxq = (struct nfp_net_rxq *)dev->data->rx_queues[queue_idx];
1087
1088         if (rxq == NULL) {
1089                 PMD_INIT_LOG(ERR, "Bad queue: %u\n", queue_idx);
1090                 return 0;
1091         }
1092
1093         idx = rxq->rd_p % rxq->rx_count;
1094         rxds = &rxq->rxds[idx];
1095
1096         count = 0;
1097
1098         /*
1099          * Other PMDs are just checking the DD bit in intervals of 4
1100          * descriptors and counting all four if the first has the DD
1101          * bit on. Of course, this is not accurate but can be good for
1102          * perfomance. But ideally that should be done in descriptors
1103          * chunks belonging to the same cache line
1104          */
1105
1106         while (count < rxq->rx_count) {
1107                 rxds = &rxq->rxds[idx];
1108                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1109                         break;
1110
1111                 count++;
1112                 idx++;
1113
1114                 /* Wrapping? */
1115                 if ((idx) == rxq->rx_count)
1116                         idx = 0;
1117         }
1118
1119         return count;
1120 }
1121
1122 static void
1123 nfp_net_dev_link_status_print(struct rte_eth_dev *dev)
1124 {
1125         struct rte_eth_link link;
1126
1127         memset(&link, 0, sizeof(link));
1128         nfp_net_dev_atomic_read_link_status(dev, &link);
1129         if (link.link_status)
1130                 RTE_LOG(INFO, PMD, "Port %d: Link Up - speed %u Mbps - %s\n",
1131                         (int)(dev->data->port_id), (unsigned)link.link_speed,
1132                         link.link_duplex == ETH_LINK_FULL_DUPLEX
1133                         ? "full-duplex" : "half-duplex");
1134         else
1135                 RTE_LOG(INFO, PMD, " Port %d: Link Down\n",
1136                         (int)(dev->data->port_id));
1137
1138         RTE_LOG(INFO, PMD, "PCI Address: %04d:%02d:%02d:%d\n",
1139                 dev->pci_dev->addr.domain, dev->pci_dev->addr.bus,
1140                 dev->pci_dev->addr.devid, dev->pci_dev->addr.function);
1141 }
1142
1143 /* Interrupt configuration and handling */
1144
1145 /*
1146  * nfp_net_irq_unmask - Unmask an interrupt
1147  *
1148  * If MSI-X auto-masking is enabled clear the mask bit, otherwise
1149  * clear the ICR for the entry.
1150  */
1151 static void
1152 nfp_net_irq_unmask(struct rte_eth_dev *dev)
1153 {
1154         struct nfp_net_hw *hw;
1155
1156         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1157
1158         if (hw->ctrl & NFP_NET_CFG_CTRL_MSIXAUTO) {
1159                 /* If MSI-X auto-masking is used, clear the entry */
1160                 rte_wmb();
1161                 rte_intr_enable(&dev->pci_dev->intr_handle);
1162         } else {
1163                 /* Make sure all updates are written before un-masking */
1164                 rte_wmb();
1165                 nn_cfg_writeb(hw, NFP_NET_CFG_ICR(NFP_NET_IRQ_LSC_IDX),
1166                               NFP_NET_CFG_ICR_UNMASKED);
1167         }
1168 }
1169
1170 static void
1171 nfp_net_dev_interrupt_handler(__rte_unused struct rte_intr_handle *handle,
1172                               void *param)
1173 {
1174         int64_t timeout;
1175         struct rte_eth_link link;
1176         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1177
1178         PMD_DRV_LOG(DEBUG, "We got a LSC interrupt!!!\n");
1179
1180         /* get the link status */
1181         memset(&link, 0, sizeof(link));
1182         nfp_net_dev_atomic_read_link_status(dev, &link);
1183
1184         nfp_net_link_update(dev, 0);
1185
1186         /* likely to up */
1187         if (!link.link_status) {
1188                 /* handle it 1 sec later, wait it being stable */
1189                 timeout = NFP_NET_LINK_UP_CHECK_TIMEOUT;
1190                 /* likely to down */
1191         } else {
1192                 /* handle it 4 sec later, wait it being stable */
1193                 timeout = NFP_NET_LINK_DOWN_CHECK_TIMEOUT;
1194         }
1195
1196         if (rte_eal_alarm_set(timeout * 1000,
1197                               nfp_net_dev_interrupt_delayed_handler,
1198                               (void *)dev) < 0) {
1199                 RTE_LOG(ERR, PMD, "Error setting alarm");
1200                 /* Unmasking */
1201                 nfp_net_irq_unmask(dev);
1202         }
1203 }
1204
1205 /*
1206  * Interrupt handler which shall be registered for alarm callback for delayed
1207  * handling specific interrupt to wait for the stable nic state. As the NIC
1208  * interrupt state is not stable for nfp after link is just down, it needs
1209  * to wait 4 seconds to get the stable status.
1210  *
1211  * @param handle   Pointer to interrupt handle.
1212  * @param param    The address of parameter (struct rte_eth_dev *)
1213  *
1214  * @return  void
1215  */
1216 static void
1217 nfp_net_dev_interrupt_delayed_handler(void *param)
1218 {
1219         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1220
1221         nfp_net_link_update(dev, 0);
1222         _rte_eth_dev_callback_process(dev, RTE_ETH_EVENT_INTR_LSC);
1223
1224         nfp_net_dev_link_status_print(dev);
1225
1226         /* Unmasking */
1227         nfp_net_irq_unmask(dev);
1228 }
1229
1230 static int
1231 nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
1232 {
1233         struct nfp_net_hw *hw;
1234
1235         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1236
1237         /* check that mtu is within the allowed range */
1238         if ((mtu < ETHER_MIN_MTU) || ((uint32_t)mtu > hw->max_mtu))
1239                 return -EINVAL;
1240
1241         /* switch to jumbo mode if needed */
1242         if ((uint32_t)mtu > ETHER_MAX_LEN)
1243                 dev->data->dev_conf.rxmode.jumbo_frame = 1;
1244         else
1245                 dev->data->dev_conf.rxmode.jumbo_frame = 0;
1246
1247         /* update max frame size */
1248         dev->data->dev_conf.rxmode.max_rx_pkt_len = (uint32_t)mtu;
1249
1250         /* writing to configuration space */
1251         nn_cfg_writel(hw, NFP_NET_CFG_MTU, (uint32_t)mtu);
1252
1253         hw->mtu = mtu;
1254
1255         return 0;
1256 }
1257
1258 static int
1259 nfp_net_rx_queue_setup(struct rte_eth_dev *dev,
1260                        uint16_t queue_idx, uint16_t nb_desc,
1261                        unsigned int socket_id,
1262                        const struct rte_eth_rxconf *rx_conf,
1263                        struct rte_mempool *mp)
1264 {
1265         const struct rte_memzone *tz;
1266         struct nfp_net_rxq *rxq;
1267         struct nfp_net_hw *hw;
1268
1269         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1270
1271         PMD_INIT_FUNC_TRACE();
1272
1273         /* Validating number of descriptors */
1274         if (((nb_desc * sizeof(struct nfp_net_rx_desc)) % 128) != 0 ||
1275             (nb_desc > NFP_NET_MAX_RX_DESC) ||
1276             (nb_desc < NFP_NET_MIN_RX_DESC)) {
1277                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1278                 return -EINVAL;
1279         }
1280
1281         /*
1282          * Free memory prior to re-allocation if needed. This is the case after
1283          * calling nfp_net_stop
1284          */
1285         if (dev->data->rx_queues[queue_idx]) {
1286                 nfp_net_rx_queue_release(dev->data->rx_queues[queue_idx]);
1287                 dev->data->rx_queues[queue_idx] = NULL;
1288         }
1289
1290         /* Allocating rx queue data structure */
1291         rxq = rte_zmalloc_socket("ethdev RX queue", sizeof(struct nfp_net_rxq),
1292                                  RTE_CACHE_LINE_SIZE, socket_id);
1293         if (rxq == NULL)
1294                 return -ENOMEM;
1295
1296         /* Hw queues mapping based on firmware confifguration */
1297         rxq->qidx = queue_idx;
1298         rxq->fl_qcidx = queue_idx * hw->stride_rx;
1299         rxq->rx_qcidx = rxq->fl_qcidx + (hw->stride_rx - 1);
1300         rxq->qcp_fl = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->fl_qcidx);
1301         rxq->qcp_rx = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->rx_qcidx);
1302
1303         /*
1304          * Tracking mbuf size for detecting a potential mbuf overflow due to
1305          * RX offset
1306          */
1307         rxq->mem_pool = mp;
1308         rxq->mbuf_size = rxq->mem_pool->elt_size;
1309         rxq->mbuf_size -= (sizeof(struct rte_mbuf) + RTE_PKTMBUF_HEADROOM);
1310         hw->flbufsz = rxq->mbuf_size;
1311
1312         rxq->rx_count = nb_desc;
1313         rxq->port_id = dev->data->port_id;
1314         rxq->rx_free_thresh = rx_conf->rx_free_thresh;
1315         rxq->crc_len = (uint8_t) ((dev->data->dev_conf.rxmode.hw_strip_crc) ? 0
1316                                   : ETHER_CRC_LEN);
1317         rxq->drop_en = rx_conf->rx_drop_en;
1318
1319         /*
1320          * Allocate RX ring hardware descriptors. A memzone large enough to
1321          * handle the maximum ring size is allocated in order to allow for
1322          * resizing in later calls to the queue setup function.
1323          */
1324         tz = ring_dma_zone_reserve(dev, "rx_ring", queue_idx,
1325                                    sizeof(struct nfp_net_rx_desc) *
1326                                    NFP_NET_MAX_RX_DESC, socket_id);
1327
1328         if (tz == NULL) {
1329                 RTE_LOG(ERR, PMD, "Error allocatig rx dma\n");
1330                 nfp_net_rx_queue_release(rxq);
1331                 return -ENOMEM;
1332         }
1333
1334         /* Saving physical and virtual addresses for the RX ring */
1335         rxq->dma = (uint64_t)tz->phys_addr;
1336         rxq->rxds = (struct nfp_net_rx_desc *)tz->addr;
1337
1338         /* mbuf pointers array for referencing mbufs linked to RX descriptors */
1339         rxq->rxbufs = rte_zmalloc_socket("rxq->rxbufs",
1340                                          sizeof(*rxq->rxbufs) * nb_desc,
1341                                          RTE_CACHE_LINE_SIZE, socket_id);
1342         if (rxq->rxbufs == NULL) {
1343                 nfp_net_rx_queue_release(rxq);
1344                 return -ENOMEM;
1345         }
1346
1347         PMD_RX_LOG(DEBUG, "rxbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1348                    rxq->rxbufs, rxq->rxds, (unsigned long int)rxq->dma);
1349
1350         nfp_net_reset_rx_queue(rxq);
1351
1352         dev->data->rx_queues[queue_idx] = rxq;
1353         rxq->hw = hw;
1354
1355         /*
1356          * Telling the HW about the physical address of the RX ring and number
1357          * of descriptors in log2 format
1358          */
1359         nn_cfg_writeq(hw, NFP_NET_CFG_RXR_ADDR(queue_idx), rxq->dma);
1360         nn_cfg_writeb(hw, NFP_NET_CFG_RXR_SZ(queue_idx), log2(nb_desc));
1361
1362         return 0;
1363 }
1364
1365 static int
1366 nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq)
1367 {
1368         struct nfp_net_rx_buff *rxe = rxq->rxbufs;
1369         uint64_t dma_addr;
1370         unsigned i;
1371
1372         PMD_RX_LOG(DEBUG, "nfp_net_rx_fill_freelist for %u descriptors\n",
1373                    rxq->rx_count);
1374
1375         for (i = 0; i < rxq->rx_count; i++) {
1376                 struct nfp_net_rx_desc *rxd;
1377                 struct rte_mbuf *mbuf = rte_pktmbuf_alloc(rxq->mem_pool);
1378
1379                 if (mbuf == NULL) {
1380                         RTE_LOG(ERR, PMD, "RX mbuf alloc failed queue_id=%u\n",
1381                                 (unsigned)rxq->qidx);
1382                         return -ENOMEM;
1383                 }
1384
1385                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(mbuf));
1386
1387                 rxd = &rxq->rxds[i];
1388                 rxd->fld.dd = 0;
1389                 rxd->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1390                 rxd->fld.dma_addr_lo = dma_addr & 0xffffffff;
1391                 rxe[i].mbuf = mbuf;
1392                 PMD_RX_LOG(DEBUG, "[%d]: %" PRIx64 "\n", i, dma_addr);
1393
1394                 rxq->wr_p++;
1395         }
1396
1397         /* Make sure all writes are flushed before telling the hardware */
1398         rte_wmb();
1399
1400         /* Not advertising the whole ring as the firmware gets confused if so */
1401         PMD_RX_LOG(DEBUG, "Increment FL write pointer in %u\n",
1402                    rxq->rx_count - 1);
1403
1404         nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, rxq->rx_count - 1);
1405
1406         return 0;
1407 }
1408
1409 static int
1410 nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
1411                        uint16_t nb_desc, unsigned int socket_id,
1412                        const struct rte_eth_txconf *tx_conf)
1413 {
1414         const struct rte_memzone *tz;
1415         struct nfp_net_txq *txq;
1416         uint16_t tx_free_thresh;
1417         struct nfp_net_hw *hw;
1418
1419         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1420
1421         PMD_INIT_FUNC_TRACE();
1422
1423         /* Validating number of descriptors */
1424         if (((nb_desc * sizeof(struct nfp_net_tx_desc)) % 128) != 0 ||
1425             (nb_desc > NFP_NET_MAX_TX_DESC) ||
1426             (nb_desc < NFP_NET_MIN_TX_DESC)) {
1427                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1428                 return -EINVAL;
1429         }
1430
1431         tx_free_thresh = (uint16_t)((tx_conf->tx_free_thresh) ?
1432                                     tx_conf->tx_free_thresh :
1433                                     DEFAULT_TX_FREE_THRESH);
1434
1435         if (tx_free_thresh > (nb_desc)) {
1436                 RTE_LOG(ERR, PMD,
1437                         "tx_free_thresh must be less than the number of TX "
1438                         "descriptors. (tx_free_thresh=%u port=%d "
1439                         "queue=%d)\n", (unsigned int)tx_free_thresh,
1440                         (int)dev->data->port_id, (int)queue_idx);
1441                 return -(EINVAL);
1442         }
1443
1444         /*
1445          * Free memory prior to re-allocation if needed. This is the case after
1446          * calling nfp_net_stop
1447          */
1448         if (dev->data->tx_queues[queue_idx]) {
1449                 PMD_TX_LOG(DEBUG, "Freeing memory prior to re-allocation %d\n",
1450                            queue_idx);
1451                 nfp_net_tx_queue_release(dev->data->tx_queues[queue_idx]);
1452                 dev->data->tx_queues[queue_idx] = NULL;
1453         }
1454
1455         /* Allocating tx queue data structure */
1456         txq = rte_zmalloc_socket("ethdev TX queue", sizeof(struct nfp_net_txq),
1457                                  RTE_CACHE_LINE_SIZE, socket_id);
1458         if (txq == NULL) {
1459                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1460                 return -ENOMEM;
1461         }
1462
1463         /*
1464          * Allocate TX ring hardware descriptors. A memzone large enough to
1465          * handle the maximum ring size is allocated in order to allow for
1466          * resizing in later calls to the queue setup function.
1467          */
1468         tz = ring_dma_zone_reserve(dev, "tx_ring", queue_idx,
1469                                    sizeof(struct nfp_net_tx_desc) *
1470                                    NFP_NET_MAX_TX_DESC, socket_id);
1471         if (tz == NULL) {
1472                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1473                 nfp_net_tx_queue_release(txq);
1474                 return -ENOMEM;
1475         }
1476
1477         txq->tx_count = nb_desc;
1478         txq->tail = 0;
1479         txq->tx_free_thresh = tx_free_thresh;
1480         txq->tx_pthresh = tx_conf->tx_thresh.pthresh;
1481         txq->tx_hthresh = tx_conf->tx_thresh.hthresh;
1482         txq->tx_wthresh = tx_conf->tx_thresh.wthresh;
1483
1484         /* queue mapping based on firmware configuration */
1485         txq->qidx = queue_idx;
1486         txq->tx_qcidx = queue_idx * hw->stride_tx;
1487         txq->qcp_q = hw->tx_bar + NFP_QCP_QUEUE_OFF(txq->tx_qcidx);
1488
1489         txq->port_id = dev->data->port_id;
1490         txq->txq_flags = tx_conf->txq_flags;
1491
1492         /* Saving physical and virtual addresses for the TX ring */
1493         txq->dma = (uint64_t)tz->phys_addr;
1494         txq->txds = (struct nfp_net_tx_desc *)tz->addr;
1495
1496         /* mbuf pointers array for referencing mbufs linked to TX descriptors */
1497         txq->txbufs = rte_zmalloc_socket("txq->txbufs",
1498                                          sizeof(*txq->txbufs) * nb_desc,
1499                                          RTE_CACHE_LINE_SIZE, socket_id);
1500         if (txq->txbufs == NULL) {
1501                 nfp_net_tx_queue_release(txq);
1502                 return -ENOMEM;
1503         }
1504         PMD_TX_LOG(DEBUG, "txbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1505                    txq->txbufs, txq->txds, (unsigned long int)txq->dma);
1506
1507         nfp_net_reset_tx_queue(txq);
1508
1509         dev->data->tx_queues[queue_idx] = txq;
1510         txq->hw = hw;
1511
1512         /*
1513          * Telling the HW about the physical address of the TX ring and number
1514          * of descriptors in log2 format
1515          */
1516         nn_cfg_writeq(hw, NFP_NET_CFG_TXR_ADDR(queue_idx), txq->dma);
1517         nn_cfg_writeb(hw, NFP_NET_CFG_TXR_SZ(queue_idx), log2(nb_desc));
1518
1519         return 0;
1520 }
1521
1522 /* nfp_net_tx_cksum - Set TX CSUM offload flags in TX descriptor */
1523 static inline void
1524 nfp_net_tx_cksum(struct nfp_net_txq *txq, struct nfp_net_tx_desc *txd,
1525                  struct rte_mbuf *mb)
1526 {
1527         uint16_t ol_flags;
1528         struct nfp_net_hw *hw = txq->hw;
1529
1530         if (!(hw->cap & NFP_NET_CFG_CTRL_TXCSUM))
1531                 return;
1532
1533         ol_flags = mb->ol_flags;
1534
1535         /* IPv6 does not need checksum */
1536         if (ol_flags & PKT_TX_IP_CKSUM)
1537                 txd->flags |= PCIE_DESC_TX_IP4_CSUM;
1538
1539         switch (ol_flags & PKT_TX_L4_MASK) {
1540         case PKT_TX_UDP_CKSUM:
1541                 txd->flags |= PCIE_DESC_TX_UDP_CSUM;
1542                 break;
1543         case PKT_TX_TCP_CKSUM:
1544                 txd->flags |= PCIE_DESC_TX_TCP_CSUM;
1545                 break;
1546         }
1547
1548         txd->flags |= PCIE_DESC_TX_CSUM;
1549 }
1550
1551 /* nfp_net_rx_cksum - set mbuf checksum flags based on RX descriptor flags */
1552 static inline void
1553 nfp_net_rx_cksum(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1554                  struct rte_mbuf *mb)
1555 {
1556         struct nfp_net_hw *hw = rxq->hw;
1557
1558         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RXCSUM))
1559                 return;
1560
1561         /* If IPv4 and IP checksum error, fail */
1562         if ((rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM) &&
1563             !(rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM_OK))
1564                 mb->ol_flags |= PKT_RX_IP_CKSUM_BAD;
1565
1566         /* If neither UDP nor TCP return */
1567         if (!(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1568             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM))
1569                 return;
1570
1571         if ((rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1572             !(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM_OK))
1573                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1574
1575         if ((rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM) &&
1576             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM_OK))
1577                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1578 }
1579
1580 #define NFP_HASH_OFFSET      ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 4)
1581 #define NFP_HASH_TYPE_OFFSET ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 8)
1582
1583 /*
1584  * nfp_net_set_hash - Set mbuf hash data
1585  *
1586  * The RSS hash and hash-type are pre-pended to the packet data.
1587  * Extract and decode it and set the mbuf fields.
1588  */
1589 static inline void
1590 nfp_net_set_hash(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1591                  struct rte_mbuf *mbuf)
1592 {
1593         uint32_t hash;
1594         uint32_t hash_type;
1595         struct nfp_net_hw *hw = rxq->hw;
1596
1597         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
1598                 return;
1599
1600         if (!(rxd->rxd.flags & PCIE_DESC_RX_RSS))
1601                 return;
1602
1603         hash = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_OFFSET);
1604         hash_type = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_TYPE_OFFSET);
1605
1606         /*
1607          * hash type is sharing the same word with input port info
1608          * 31-8: input port
1609          * 7:0: hash type
1610          */
1611         hash_type &= 0xff;
1612         mbuf->hash.rss = hash;
1613         mbuf->ol_flags |= PKT_RX_RSS_HASH;
1614
1615         switch (hash_type) {
1616         case NFP_NET_RSS_IPV4:
1617                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV4;
1618                 break;
1619         case NFP_NET_RSS_IPV6:
1620                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6;
1621                 break;
1622         case NFP_NET_RSS_IPV6_EX:
1623                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6_EXT;
1624                 break;
1625         default:
1626                 mbuf->packet_type |= RTE_PTYPE_INNER_L4_MASK;
1627         }
1628 }
1629
1630 /* nfp_net_check_port - Set mbuf in_port field */
1631 static void
1632 nfp_net_check_port(struct nfp_net_rx_desc *rxd, struct rte_mbuf *mbuf)
1633 {
1634         uint32_t port;
1635
1636         if (!(rxd->rxd.flags & PCIE_DESC_RX_INGRESS_PORT)) {
1637                 mbuf->port = 0;
1638                 return;
1639         }
1640
1641         port = rte_be_to_cpu_32(*(uint32_t *)((uint8_t *)mbuf->buf_addr +
1642                                               mbuf->data_off - 8));
1643
1644         /*
1645          * hash type is sharing the same word with input port info
1646          * 31-8: input port
1647          * 7:0: hash type
1648          */
1649         port = (uint8_t)(port >> 8);
1650         mbuf->port = port;
1651 }
1652
1653 static inline void
1654 nfp_net_mbuf_alloc_failed(struct nfp_net_rxq *rxq)
1655 {
1656         rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed++;
1657 }
1658
1659 #define NFP_DESC_META_LEN(d) (d->rxd.meta_len_dd & PCIE_DESC_RX_META_LEN_MASK)
1660
1661 /*
1662  * RX path design:
1663  *
1664  * There are some decissions to take:
1665  * 1) How to check DD RX descriptors bit
1666  * 2) How and when to allocate new mbufs
1667  *
1668  * Current implementation checks just one single DD bit each loop. As each
1669  * descriptor is 8 bytes, it is likely a good idea to check descriptors in
1670  * a single cache line instead. Tests with this change have not shown any
1671  * performance improvement but it requires further investigation. For example,
1672  * depending on which descriptor is next, the number of descriptors could be
1673  * less than 8 for just checking those in the same cache line. This implies
1674  * extra work which could be counterproductive by itself. Indeed, last firmware
1675  * changes are just doing this: writing several descriptors with the DD bit
1676  * for saving PCIe bandwidth and DMA operations from the NFP.
1677  *
1678  * Mbuf allocation is done when a new packet is received. Then the descriptor
1679  * is automatically linked with the new mbuf and the old one is given to the
1680  * user. The main drawback with this design is mbuf allocation is heavier than
1681  * using bulk allocations allowed by DPDK with rte_mempool_get_bulk. From the
1682  * cache point of view it does not seem allocating the mbuf early on as we are
1683  * doing now have any benefit at all. Again, tests with this change have not
1684  * shown any improvement. Also, rte_mempool_get_bulk returns all or nothing
1685  * so looking at the implications of this type of allocation should be studied
1686  * deeply
1687  */
1688
1689 static uint16_t
1690 nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts, uint16_t nb_pkts)
1691 {
1692         struct nfp_net_rxq *rxq;
1693         struct nfp_net_rx_desc *rxds;
1694         struct nfp_net_rx_buff *rxb;
1695         struct nfp_net_hw *hw;
1696         struct rte_mbuf *mb;
1697         struct rte_mbuf *new_mb;
1698         int idx;
1699         uint16_t nb_hold;
1700         uint64_t dma_addr;
1701         int avail;
1702
1703         rxq = rx_queue;
1704         if (unlikely(rxq == NULL)) {
1705                 /*
1706                  * DPDK just checks the queue is lower than max queues
1707                  * enabled. But the queue needs to be configured
1708                  */
1709                 RTE_LOG(ERR, PMD, "RX Bad queue\n");
1710                 return -EINVAL;
1711         }
1712
1713         hw = rxq->hw;
1714         avail = 0;
1715         nb_hold = 0;
1716
1717         while (avail < nb_pkts) {
1718                 idx = rxq->rd_p % rxq->rx_count;
1719
1720                 rxb = &rxq->rxbufs[idx];
1721                 if (unlikely(rxb == NULL)) {
1722                         RTE_LOG(ERR, PMD, "rxb does not exist!\n");
1723                         break;
1724                 }
1725
1726                 /*
1727                  * Memory barrier to ensure that we won't do other
1728                  * reads before the DD bit.
1729                  */
1730                 rte_rmb();
1731
1732                 rxds = &rxq->rxds[idx];
1733                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1734                         break;
1735
1736                 /*
1737                  * We got a packet. Let's alloc a new mbuff for refilling the
1738                  * free descriptor ring as soon as possible
1739                  */
1740                 new_mb = rte_pktmbuf_alloc(rxq->mem_pool);
1741                 if (unlikely(new_mb == NULL)) {
1742                         RTE_LOG(DEBUG, PMD, "RX mbuf alloc failed port_id=%u "
1743                                 "queue_id=%u\n", (unsigned)rxq->port_id,
1744                                 (unsigned)rxq->qidx);
1745                         nfp_net_mbuf_alloc_failed(rxq);
1746                         break;
1747                 }
1748
1749                 nb_hold++;
1750
1751                 /*
1752                  * Grab the mbuff and refill the descriptor with the
1753                  * previously allocated mbuff
1754                  */
1755                 mb = rxb->mbuf;
1756                 rxb->mbuf = new_mb;
1757
1758                 PMD_RX_LOG(DEBUG, "Packet len: %u, mbuf_size: %u\n",
1759                            rxds->rxd.data_len, rxq->mbuf_size);
1760
1761                 /* Size of this segment */
1762                 mb->data_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1763                 /* Size of the whole packet. We just support 1 segment */
1764                 mb->pkt_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1765
1766                 if (unlikely((mb->data_len + hw->rx_offset) >
1767                              rxq->mbuf_size)) {
1768                         /*
1769                          * This should not happen and the user has the
1770                          * responsibility of avoiding it. But we have
1771                          * to give some info about the error
1772                          */
1773                         RTE_LOG(ERR, PMD,
1774                                 "mbuf overflow likely due to the RX offset.\n"
1775                                 "\t\tYour mbuf size should have extra space for"
1776                                 " RX offset=%u bytes.\n"
1777                                 "\t\tCurrently you just have %u bytes available"
1778                                 " but the received packet is %u bytes long",
1779                                 hw->rx_offset,
1780                                 rxq->mbuf_size - hw->rx_offset,
1781                                 mb->data_len);
1782                         return -EINVAL;
1783                 }
1784
1785                 /* Filling the received mbuff with packet info */
1786                 if (hw->rx_offset)
1787                         mb->data_off = RTE_PKTMBUF_HEADROOM + hw->rx_offset;
1788                 else
1789                         mb->data_off = RTE_PKTMBUF_HEADROOM +
1790                                        NFP_DESC_META_LEN(rxds);
1791
1792                 /* No scatter mode supported */
1793                 mb->nb_segs = 1;
1794                 mb->next = NULL;
1795
1796                 /* Checking the RSS flag */
1797                 nfp_net_set_hash(rxq, rxds, mb);
1798
1799                 /* Checking the checksum flag */
1800                 nfp_net_rx_cksum(rxq, rxds, mb);
1801
1802                 /* Checking the port flag */
1803                 nfp_net_check_port(rxds, mb);
1804
1805                 if ((rxds->rxd.flags & PCIE_DESC_RX_VLAN) &&
1806                     (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN)) {
1807                         mb->vlan_tci = rte_cpu_to_le_32(rxds->rxd.vlan);
1808                         mb->ol_flags |= PKT_RX_VLAN_PKT;
1809                 }
1810
1811                 /* Adding the mbuff to the mbuff array passed by the app */
1812                 rx_pkts[avail++] = mb;
1813
1814                 /* Now resetting and updating the descriptor */
1815                 rxds->vals[0] = 0;
1816                 rxds->vals[1] = 0;
1817                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(new_mb));
1818                 rxds->fld.dd = 0;
1819                 rxds->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1820                 rxds->fld.dma_addr_lo = dma_addr & 0xffffffff;
1821
1822                 rxq->rd_p++;
1823         }
1824
1825         if (nb_hold == 0)
1826                 return nb_hold;
1827
1828         PMD_RX_LOG(DEBUG, "RX  port_id=%u queue_id=%u, %d packets received\n",
1829                    (unsigned)rxq->port_id, (unsigned)rxq->qidx, nb_hold);
1830
1831         nb_hold += rxq->nb_rx_hold;
1832
1833         /*
1834          * FL descriptors needs to be written before incrementing the
1835          * FL queue WR pointer
1836          */
1837         rte_wmb();
1838         if (nb_hold > rxq->rx_free_thresh) {
1839                 PMD_RX_LOG(DEBUG, "port=%u queue=%u nb_hold=%u avail=%u\n",
1840                            (unsigned)rxq->port_id, (unsigned)rxq->qidx,
1841                            (unsigned)nb_hold, (unsigned)avail);
1842                 nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, nb_hold);
1843                 nb_hold = 0;
1844         }
1845         rxq->nb_rx_hold = nb_hold;
1846
1847         return avail;
1848 }
1849
1850 /*
1851  * nfp_net_tx_free_bufs - Check for descriptors with a complete
1852  * status
1853  * @txq: TX queue to work with
1854  * Returns number of descriptors freed
1855  */
1856 int
1857 nfp_net_tx_free_bufs(struct nfp_net_txq *txq)
1858 {
1859         uint32_t qcp_rd_p;
1860         int todo;
1861
1862         PMD_TX_LOG(DEBUG, "queue %u. Check for descriptor with a complete"
1863                    " status\n", txq->qidx);
1864
1865         /* Work out how many packets have been sent */
1866         qcp_rd_p = nfp_qcp_read(txq->qcp_q, NFP_QCP_READ_PTR);
1867
1868         if (qcp_rd_p == txq->qcp_rd_p) {
1869                 PMD_TX_LOG(DEBUG, "queue %u: It seems harrier is not sending "
1870                            "packets (%u, %u)\n", txq->qidx,
1871                            qcp_rd_p, txq->qcp_rd_p);
1872                 return 0;
1873         }
1874
1875         if (qcp_rd_p > txq->qcp_rd_p)
1876                 todo = qcp_rd_p - txq->qcp_rd_p;
1877         else
1878                 todo = qcp_rd_p + txq->tx_count - txq->qcp_rd_p;
1879
1880         PMD_TX_LOG(DEBUG, "qcp_rd_p %u, txq->qcp_rd_p: %u, qcp->rd_p: %u\n",
1881                    qcp_rd_p, txq->qcp_rd_p, txq->rd_p);
1882
1883         if (todo == 0)
1884                 return todo;
1885
1886         txq->qcp_rd_p += todo;
1887         txq->qcp_rd_p %= txq->tx_count;
1888         txq->rd_p += todo;
1889
1890         return todo;
1891 }
1892
1893 /* Leaving always free descriptors for avoiding wrapping confusion */
1894 #define NFP_FREE_TX_DESC(t) (t->tx_count - (t->wr_p - t->rd_p) - 8)
1895
1896 /*
1897  * nfp_net_txq_full - Check if the TX queue free descriptors
1898  * is below tx_free_threshold
1899  *
1900  * @txq: TX queue to check
1901  *
1902  * This function uses the host copy* of read/write pointers
1903  */
1904 static inline
1905 int nfp_net_txq_full(struct nfp_net_txq *txq)
1906 {
1907         return NFP_FREE_TX_DESC(txq) < txq->tx_free_thresh;
1908 }
1909
1910 static uint16_t
1911 nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts, uint16_t nb_pkts)
1912 {
1913         struct nfp_net_txq *txq;
1914         struct nfp_net_hw *hw;
1915         struct nfp_net_tx_desc *txds;
1916         struct rte_mbuf *pkt;
1917         uint64_t dma_addr;
1918         int pkt_size, dma_size;
1919         uint16_t free_descs, issued_descs;
1920         struct rte_mbuf **lmbuf;
1921         int i;
1922
1923         txq = tx_queue;
1924         hw = txq->hw;
1925         txds = &txq->txds[txq->tail];
1926
1927         PMD_TX_LOG(DEBUG, "working for queue %u at pos %d and %u packets\n",
1928                    txq->qidx, txq->tail, nb_pkts);
1929
1930         if ((NFP_FREE_TX_DESC(txq) < nb_pkts) || (nfp_net_txq_full(txq)))
1931                 nfp_net_tx_free_bufs(txq);
1932
1933         free_descs = (uint16_t)NFP_FREE_TX_DESC(txq);
1934         if (unlikely(free_descs == 0))
1935                 return 0;
1936
1937         pkt = *tx_pkts;
1938
1939         i = 0;
1940         issued_descs = 0;
1941         PMD_TX_LOG(DEBUG, "queue: %u. Sending %u packets\n",
1942                    txq->qidx, nb_pkts);
1943         /* Sending packets */
1944         while ((i < nb_pkts) && free_descs) {
1945                 /* Grabbing the mbuf linked to the current descriptor */
1946                 lmbuf = &txq->txbufs[txq->tail].mbuf;
1947                 /* Warming the cache for releasing the mbuf later on */
1948                 RTE_MBUF_PREFETCH_TO_FREE(*lmbuf);
1949
1950                 pkt = *(tx_pkts + i);
1951
1952                 if (unlikely((pkt->nb_segs > 1) &&
1953                              !(hw->cap & NFP_NET_CFG_CTRL_GATHER))) {
1954                         PMD_INIT_LOG(INFO, "NFP_NET_CFG_CTRL_GATHER not set\n");
1955                         rte_panic("Multisegment packet unsupported\n");
1956                 }
1957
1958                 /* Checking if we have enough descriptors */
1959                 if (unlikely(pkt->nb_segs > free_descs))
1960                         goto xmit_end;
1961
1962                 /*
1963                  * Checksum and VLAN flags just in the first descriptor for a
1964                  * multisegment packet
1965                  */
1966                 nfp_net_tx_cksum(txq, txds, pkt);
1967
1968                 if ((pkt->ol_flags & PKT_TX_VLAN_PKT) &&
1969                     (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)) {
1970                         txds->flags |= PCIE_DESC_TX_VLAN;
1971                         txds->vlan = pkt->vlan_tci;
1972                 }
1973
1974                 if (pkt->ol_flags & PKT_TX_TCP_SEG)
1975                         rte_panic("TSO is not supported\n");
1976
1977                 /*
1978                  * mbuf data_len is the data in one segment and pkt_len data
1979                  * in the whole packet. When the packet is just one segment,
1980                  * then data_len = pkt_len
1981                  */
1982                 pkt_size = pkt->pkt_len;
1983
1984                 while (pkt_size) {
1985                         /* Releasing mbuf which was prefetched above */
1986                         if (*lmbuf)
1987                                 rte_pktmbuf_free_seg(*lmbuf);
1988
1989                         dma_size = pkt->data_len;
1990                         dma_addr = RTE_MBUF_DATA_DMA_ADDR(pkt);
1991                         PMD_TX_LOG(DEBUG, "Working with mbuf at dma address:"
1992                                    "%" PRIx64 "\n", dma_addr);
1993
1994                         /* Filling descriptors fields */
1995                         txds->dma_len = dma_size;
1996                         txds->data_len = pkt->pkt_len;
1997                         txds->dma_addr_hi = (dma_addr >> 32) & 0xff;
1998                         txds->dma_addr_lo = (dma_addr & 0xffffffff);
1999                         ASSERT(free_descs > 0);
2000                         free_descs--;
2001
2002                         /*
2003                          * Linking mbuf with descriptor for being released
2004                          * next time descriptor is used
2005                          */
2006                         *lmbuf = pkt;
2007
2008                         txq->wr_p++;
2009                         txq->tail++;
2010                         if (unlikely(txq->tail == txq->tx_count)) /* wrapping?*/
2011                                 txq->tail = 0;
2012
2013                         pkt_size -= dma_size;
2014                         if (!pkt_size) {
2015                                 /* End of packet */
2016                                 txds->offset_eop |= PCIE_DESC_TX_EOP;
2017                         } else {
2018                                 txds->offset_eop &= PCIE_DESC_TX_OFFSET_MASK;
2019                                 pkt = pkt->next;
2020                         }
2021                         /* Referencing next free TX descriptor */
2022                         txds = &txq->txds[txq->tail];
2023                         issued_descs++;
2024                 }
2025                 i++;
2026         }
2027
2028 xmit_end:
2029         /* Increment write pointers. Force memory write before we let HW know */
2030         rte_wmb();
2031         nfp_qcp_ptr_add(txq->qcp_q, NFP_QCP_WRITE_PTR, issued_descs);
2032
2033         return i;
2034 }
2035
2036 static void
2037 nfp_net_vlan_offload_set(struct rte_eth_dev *dev, int mask)
2038 {
2039         uint32_t new_ctrl, update;
2040         struct nfp_net_hw *hw;
2041
2042         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2043         new_ctrl = 0;
2044
2045         if ((mask & ETH_VLAN_FILTER_OFFLOAD) ||
2046             (mask & ETH_VLAN_FILTER_OFFLOAD))
2047                 RTE_LOG(INFO, PMD, "Not support for ETH_VLAN_FILTER_OFFLOAD or"
2048                         " ETH_VLAN_FILTER_EXTEND");
2049
2050         /* Enable vlan strip if it is not configured yet */
2051         if ((mask & ETH_VLAN_STRIP_OFFLOAD) &&
2052             !(hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2053                 new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_RXVLAN;
2054
2055         /* Disable vlan strip just if it is configured */
2056         if (!(mask & ETH_VLAN_STRIP_OFFLOAD) &&
2057             (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2058                 new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_RXVLAN;
2059
2060         if (new_ctrl == 0)
2061                 return;
2062
2063         update = NFP_NET_CFG_UPDATE_GEN;
2064
2065         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
2066                 return;
2067
2068         hw->ctrl = new_ctrl;
2069 }
2070
2071 /* Update Redirection Table(RETA) of Receive Side Scaling of Ethernet device */
2072 static int
2073 nfp_net_reta_update(struct rte_eth_dev *dev,
2074                     struct rte_eth_rss_reta_entry64 *reta_conf,
2075                     uint16_t reta_size)
2076 {
2077         uint32_t reta, mask;
2078         int i, j;
2079         int idx, shift;
2080         uint32_t update;
2081         struct nfp_net_hw *hw =
2082                 NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2083
2084         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2085                 return -EINVAL;
2086
2087         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2088                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2089                         "(%d) doesn't match the number hardware can supported "
2090                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2091                 return -EINVAL;
2092         }
2093
2094         /*
2095          * Update Redirection Table. There are 128 8bit-entries which can be
2096          * manage as 32 32bit-entries
2097          */
2098         for (i = 0; i < reta_size; i += 4) {
2099                 /* Handling 4 RSS entries per loop */
2100                 idx = i / RTE_RETA_GROUP_SIZE;
2101                 shift = i % RTE_RETA_GROUP_SIZE;
2102                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2103
2104                 if (!mask)
2105                         continue;
2106
2107                 reta = 0;
2108                 /* If all 4 entries were set, don't need read RETA register */
2109                 if (mask != 0xF)
2110                         reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + i);
2111
2112                 for (j = 0; j < 4; j++) {
2113                         if (!(mask & (0x1 << j)))
2114                                 continue;
2115                         if (mask != 0xF)
2116                                 /* Clearing the entry bits */
2117                                 reta &= ~(0xFF << (8 * j));
2118                         reta |= reta_conf[idx].reta[shift + j] << (8 * j);
2119                 }
2120                 nn_cfg_writel(hw, NFP_NET_CFG_RSS_ITBL + shift, reta);
2121         }
2122
2123         update = NFP_NET_CFG_UPDATE_RSS;
2124
2125         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2126                 return -EIO;
2127
2128         return 0;
2129 }
2130
2131  /* Query Redirection Table(RETA) of Receive Side Scaling of Ethernet device. */
2132 static int
2133 nfp_net_reta_query(struct rte_eth_dev *dev,
2134                    struct rte_eth_rss_reta_entry64 *reta_conf,
2135                    uint16_t reta_size)
2136 {
2137         uint8_t i, j, mask;
2138         int idx, shift;
2139         uint32_t reta;
2140         struct nfp_net_hw *hw;
2141
2142         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2143
2144         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2145                 return -EINVAL;
2146
2147         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2148                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2149                         "(%d) doesn't match the number hardware can supported "
2150                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2151                 return -EINVAL;
2152         }
2153
2154         /*
2155          * Reading Redirection Table. There are 128 8bit-entries which can be
2156          * manage as 32 32bit-entries
2157          */
2158         for (i = 0; i < reta_size; i += 4) {
2159                 /* Handling 4 RSS entries per loop */
2160                 idx = i / RTE_RETA_GROUP_SIZE;
2161                 shift = i % RTE_RETA_GROUP_SIZE;
2162                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2163
2164                 if (!mask)
2165                         continue;
2166
2167                 reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + shift);
2168                 for (j = 0; j < 4; j++) {
2169                         if (!(mask & (0x1 << j)))
2170                                 continue;
2171                         reta_conf->reta[shift + j] =
2172                                 (uint8_t)((reta >> (8 * j)) & 0xF);
2173                 }
2174         }
2175         return 0;
2176 }
2177
2178 static int
2179 nfp_net_rss_hash_update(struct rte_eth_dev *dev,
2180                         struct rte_eth_rss_conf *rss_conf)
2181 {
2182         uint32_t update;
2183         uint32_t cfg_rss_ctrl = 0;
2184         uint8_t key;
2185         uint64_t rss_hf;
2186         int i;
2187         struct nfp_net_hw *hw;
2188
2189         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2190
2191         rss_hf = rss_conf->rss_hf;
2192
2193         /* Checking if RSS is enabled */
2194         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS)) {
2195                 if (rss_hf != 0) { /* Enable RSS? */
2196                         RTE_LOG(ERR, PMD, "RSS unsupported\n");
2197                         return -EINVAL;
2198                 }
2199                 return 0; /* Nothing to do */
2200         }
2201
2202         if (rss_conf->rss_key_len > NFP_NET_CFG_RSS_KEY_SZ) {
2203                 RTE_LOG(ERR, PMD, "hash key too long\n");
2204                 return -EINVAL;
2205         }
2206
2207         if (rss_hf & ETH_RSS_IPV4)
2208                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV4 |
2209                                 NFP_NET_CFG_RSS_IPV4_TCP |
2210                                 NFP_NET_CFG_RSS_IPV4_UDP;
2211
2212         if (rss_hf & ETH_RSS_IPV6)
2213                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV6 |
2214                                 NFP_NET_CFG_RSS_IPV6_TCP |
2215                                 NFP_NET_CFG_RSS_IPV6_UDP;
2216
2217         /* configuring where to apply the RSS hash */
2218         nn_cfg_writel(hw, NFP_NET_CFG_RSS_CTRL, cfg_rss_ctrl);
2219
2220         /* Writing the key byte a byte */
2221         for (i = 0; i < rss_conf->rss_key_len; i++) {
2222                 memcpy(&key, &rss_conf->rss_key[i], 1);
2223                 nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY + i, key);
2224         }
2225
2226         /* Writing the key size */
2227         nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY_SZ, rss_conf->rss_key_len);
2228
2229         update = NFP_NET_CFG_UPDATE_RSS;
2230
2231         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2232                 return -EIO;
2233
2234         return 0;
2235 }
2236
2237 static int
2238 nfp_net_rss_hash_conf_get(struct rte_eth_dev *dev,
2239                           struct rte_eth_rss_conf *rss_conf)
2240 {
2241         uint64_t rss_hf;
2242         uint32_t cfg_rss_ctrl;
2243         uint8_t key;
2244         int i;
2245         struct nfp_net_hw *hw;
2246
2247         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2248
2249         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2250                 return -EINVAL;
2251
2252         rss_hf = rss_conf->rss_hf;
2253         cfg_rss_ctrl = nn_cfg_readl(hw, NFP_NET_CFG_RSS_CTRL);
2254
2255         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4)
2256                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP | ETH_RSS_NONFRAG_IPV4_UDP;
2257
2258         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_TCP)
2259                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP;
2260
2261         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_TCP)
2262                 rss_hf |= ETH_RSS_NONFRAG_IPV6_TCP;
2263
2264         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_UDP)
2265                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP;
2266
2267         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_UDP)
2268                 rss_hf |= ETH_RSS_NONFRAG_IPV6_UDP;
2269
2270         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6)
2271                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP | ETH_RSS_NONFRAG_IPV6_UDP;
2272
2273         /* Reading the key size */
2274         rss_conf->rss_key_len = nn_cfg_readl(hw, NFP_NET_CFG_RSS_KEY_SZ);
2275
2276         /* Reading the key byte a byte */
2277         for (i = 0; i < rss_conf->rss_key_len; i++) {
2278                 key = nn_cfg_readb(hw, NFP_NET_CFG_RSS_KEY + i);
2279                 memcpy(&rss_conf->rss_key[i], &key, 1);
2280         }
2281
2282         return 0;
2283 }
2284
2285 /* Initialise and register driver with DPDK Application */
2286 static struct eth_dev_ops nfp_net_eth_dev_ops = {
2287         .dev_configure          = nfp_net_configure,
2288         .dev_start              = nfp_net_start,
2289         .dev_stop               = nfp_net_stop,
2290         .dev_close              = nfp_net_close,
2291         .promiscuous_enable     = nfp_net_promisc_enable,
2292         .promiscuous_disable    = nfp_net_promisc_disable,
2293         .link_update            = nfp_net_link_update,
2294         .stats_get              = nfp_net_stats_get,
2295         .stats_reset            = nfp_net_stats_reset,
2296         .dev_infos_get          = nfp_net_infos_get,
2297         .mtu_set                = nfp_net_dev_mtu_set,
2298         .vlan_offload_set       = nfp_net_vlan_offload_set,
2299         .reta_update            = nfp_net_reta_update,
2300         .reta_query             = nfp_net_reta_query,
2301         .rss_hash_update        = nfp_net_rss_hash_update,
2302         .rss_hash_conf_get      = nfp_net_rss_hash_conf_get,
2303         .rx_queue_setup         = nfp_net_rx_queue_setup,
2304         .rx_queue_release       = nfp_net_rx_queue_release,
2305         .rx_queue_count         = nfp_net_rx_queue_count,
2306         .tx_queue_setup         = nfp_net_tx_queue_setup,
2307         .tx_queue_release       = nfp_net_tx_queue_release,
2308 };
2309
2310 static int
2311 nfp_net_init(struct rte_eth_dev *eth_dev)
2312 {
2313         struct rte_pci_device *pci_dev;
2314         struct nfp_net_hw *hw;
2315
2316         uint32_t tx_bar_off, rx_bar_off;
2317         uint32_t start_q;
2318         int stride = 4;
2319
2320         PMD_INIT_FUNC_TRACE();
2321
2322         hw = NFP_NET_DEV_PRIVATE_TO_HW(eth_dev->data->dev_private);
2323
2324         eth_dev->dev_ops = &nfp_net_eth_dev_ops;
2325         eth_dev->rx_pkt_burst = &nfp_net_recv_pkts;
2326         eth_dev->tx_pkt_burst = &nfp_net_xmit_pkts;
2327
2328         /* For secondary processes, the primary has done all the work */
2329         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2330                 return 0;
2331
2332         pci_dev = eth_dev->pci_dev;
2333         hw->device_id = pci_dev->id.device_id;
2334         hw->vendor_id = pci_dev->id.vendor_id;
2335         hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2336         hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2337
2338         PMD_INIT_LOG(DEBUG, "nfp_net: device (%u:%u) %u:%u:%u:%u\n",
2339                      pci_dev->id.vendor_id, pci_dev->id.device_id,
2340                      pci_dev->addr.domain, pci_dev->addr.bus,
2341                      pci_dev->addr.devid, pci_dev->addr.function);
2342
2343         hw->ctrl_bar = (uint8_t *)pci_dev->mem_resource[0].addr;
2344         if (hw->ctrl_bar == NULL) {
2345                 RTE_LOG(ERR, PMD,
2346                         "hw->ctrl_bar is NULL. BAR0 not configured\n");
2347                 return -ENODEV;
2348         }
2349         hw->max_rx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_RXRINGS);
2350         hw->max_tx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_TXRINGS);
2351
2352         /* Work out where in the BAR the queues start. */
2353         switch (pci_dev->id.device_id) {
2354         case PCI_DEVICE_ID_NFP6000_VF_NIC:
2355                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_TXQ);
2356                 tx_bar_off = NFP_PCIE_QUEUE(start_q);
2357                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_RXQ);
2358                 rx_bar_off = NFP_PCIE_QUEUE(start_q);
2359                 break;
2360         default:
2361                 RTE_LOG(ERR, PMD, "nfp_net: no device ID matching\n");
2362                 return -ENODEV;
2363         }
2364
2365         PMD_INIT_LOG(DEBUG, "tx_bar_off: 0x%08x\n", tx_bar_off);
2366         PMD_INIT_LOG(DEBUG, "rx_bar_off: 0x%08x\n", rx_bar_off);
2367
2368         hw->tx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + tx_bar_off;
2369         hw->rx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + rx_bar_off;
2370
2371         PMD_INIT_LOG(DEBUG, "ctrl_bar: %p, tx_bar: %p, rx_bar: %p\n",
2372                      hw->ctrl_bar, hw->tx_bar, hw->rx_bar);
2373
2374         nfp_net_cfg_queue_setup(hw);
2375
2376         /* Get some of the read-only fields from the config BAR */
2377         hw->ver = nn_cfg_readl(hw, NFP_NET_CFG_VERSION);
2378         hw->cap = nn_cfg_readl(hw, NFP_NET_CFG_CAP);
2379         hw->max_mtu = nn_cfg_readl(hw, NFP_NET_CFG_MAX_MTU);
2380         hw->mtu = hw->max_mtu;
2381
2382         if (NFD_CFG_MAJOR_VERSION_of(hw->ver) < 2)
2383                 hw->rx_offset = NFP_NET_RX_OFFSET;
2384         else
2385                 hw->rx_offset = nn_cfg_readl(hw, NFP_NET_CFG_RX_OFFSET_ADDR);
2386
2387         PMD_INIT_LOG(INFO, "VER: %#x, Maximum supported MTU: %d\n",
2388                      hw->ver, hw->max_mtu);
2389         PMD_INIT_LOG(INFO, "CAP: %#x, %s%s%s%s%s%s%s%s%s\n", hw->cap,
2390                      hw->cap & NFP_NET_CFG_CTRL_PROMISC ? "PROMISC " : "",
2391                      hw->cap & NFP_NET_CFG_CTRL_RXCSUM  ? "RXCSUM "  : "",
2392                      hw->cap & NFP_NET_CFG_CTRL_TXCSUM  ? "TXCSUM "  : "",
2393                      hw->cap & NFP_NET_CFG_CTRL_RXVLAN  ? "RXVLAN "  : "",
2394                      hw->cap & NFP_NET_CFG_CTRL_TXVLAN  ? "TXVLAN "  : "",
2395                      hw->cap & NFP_NET_CFG_CTRL_SCATTER ? "SCATTER " : "",
2396                      hw->cap & NFP_NET_CFG_CTRL_GATHER  ? "GATHER "  : "",
2397                      hw->cap & NFP_NET_CFG_CTRL_LSO     ? "TSO "     : "",
2398                      hw->cap & NFP_NET_CFG_CTRL_RSS     ? "RSS "     : "");
2399
2400         pci_dev = eth_dev->pci_dev;
2401         hw->ctrl = 0;
2402
2403         hw->stride_rx = stride;
2404         hw->stride_tx = stride;
2405
2406         PMD_INIT_LOG(INFO, "max_rx_queues: %u, max_tx_queues: %u\n",
2407                      hw->max_rx_queues, hw->max_tx_queues);
2408
2409         /* Allocating memory for mac addr */
2410         eth_dev->data->mac_addrs = rte_zmalloc("mac_addr", ETHER_ADDR_LEN, 0);
2411         if (eth_dev->data->mac_addrs == NULL) {
2412                 PMD_INIT_LOG(ERR, "Failed to space for MAC address");
2413                 return -ENOMEM;
2414         }
2415
2416         /* Using random mac addresses for VFs */
2417         eth_random_addr(&hw->mac_addr[0]);
2418
2419         /* Copying mac address to DPDK eth_dev struct */
2420         ether_addr_copy(&eth_dev->data->mac_addrs[0],
2421                         (struct ether_addr *)hw->mac_addr);
2422
2423         PMD_INIT_LOG(INFO, "port %d VendorID=0x%x DeviceID=0x%x "
2424                      "mac=%02x:%02x:%02x:%02x:%02x:%02x",
2425                      eth_dev->data->port_id, pci_dev->id.vendor_id,
2426                      pci_dev->id.device_id,
2427                      hw->mac_addr[0], hw->mac_addr[1], hw->mac_addr[2],
2428                      hw->mac_addr[3], hw->mac_addr[4], hw->mac_addr[5]);
2429
2430         /* Registering LSC interrupt handler */
2431         rte_intr_callback_register(&pci_dev->intr_handle,
2432                                    nfp_net_dev_interrupt_handler,
2433                                    (void *)eth_dev);
2434
2435         /* enable uio intr after callback register */
2436         rte_intr_enable(&pci_dev->intr_handle);
2437
2438         /* Telling the firmware about the LSC interrupt entry */
2439         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, NFP_NET_IRQ_LSC_IDX);
2440
2441         /* Recording current stats counters values */
2442         nfp_net_stats_reset(eth_dev);
2443
2444         return 0;
2445 }
2446
2447 static struct rte_pci_id pci_id_nfp_net_map[] = {
2448         {
2449                 .vendor_id = PCI_VENDOR_ID_NETRONOME,
2450                 .device_id = PCI_DEVICE_ID_NFP6000_PF_NIC,
2451                 .subsystem_vendor_id = PCI_ANY_ID,
2452                 .subsystem_device_id = PCI_ANY_ID,
2453         },
2454         {
2455                 .vendor_id = PCI_VENDOR_ID_NETRONOME,
2456                 .device_id = PCI_DEVICE_ID_NFP6000_VF_NIC,
2457                 .subsystem_vendor_id = PCI_ANY_ID,
2458                 .subsystem_device_id = PCI_ANY_ID,
2459         },
2460         {
2461                 .vendor_id = 0,
2462         },
2463 };
2464
2465 static struct eth_driver rte_nfp_net_pmd = {
2466         {
2467                 .name = "rte_nfp_net_pmd",
2468                 .id_table = pci_id_nfp_net_map,
2469                 .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
2470         },
2471         .eth_dev_init = nfp_net_init,
2472         .dev_private_size = sizeof(struct nfp_net_adapter),
2473 };
2474
2475 static int
2476 nfp_net_pmd_init(const char *name __rte_unused,
2477                  const char *params __rte_unused)
2478 {
2479         PMD_INIT_FUNC_TRACE();
2480         PMD_INIT_LOG(INFO, "librte_pmd_nfp_net version %s\n",
2481                      NFP_NET_PMD_VERSION);
2482
2483         rte_eth_driver_register(&rte_nfp_net_pmd);
2484         return 0;
2485 }
2486
2487 static struct rte_driver rte_nfp_net_driver = {
2488         .type = PMD_PDEV,
2489         .init = nfp_net_pmd_init,
2490 };
2491
2492 PMD_REGISTER_DRIVER(rte_nfp_net_driver);
2493
2494 /*
2495  * Local variables:
2496  * c-file-style: "Linux"
2497  * indent-tabs-mode: t
2498  * End:
2499  */