lib/librte_eal/common/eal_common_cpuflags.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2012 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  */
  34 #include <stdlib.h>
  35 #include <stdio.h>
  36 #include <errno.h>
  37 #include <stdint.h>
  38 #include <rte_cpuflags.h>
  39
  40 /*
  41  * This should prevent use of advanced instruction sets in this file. Otherwise
  42  * the check function itself could cause a crash.
  43  */
  44 #ifdef __INTEL_COMPILER
  45 #pragma optimize ("", off)
  46 #else
  47 #define GCC_VERSION (__GNUC__ * 10000 + __GNUC_MINOR__ * 100 + __GNUC_PATCHLEVEL__)
  48 #if GCC_VERSION > 404000
  49 #pragma GCC optimize ("O0")
  50 #endif
  51 #endif
  52
  53 /**
  54  * Enumeration of CPU registers
  55  */
  56 enum cpu_register_t {
  57         REG_EAX = 0,
  58         REG_EBX,
  59         REG_ECX,
  60         REG_EDX,
  61 };
  62
  63 /**
  64  * Parameters for CPUID instruction
  65  */
  66 struct cpuid_parameters_t {
  67         uint32_t eax;
  68         uint32_t ebx;
  69         uint32_t ecx;
  70         uint32_t edx;
  71         enum cpu_register_t return_register;
  72 };
  73
  74 #define CPU_FLAG_NAME_MAX_LEN 64
  75
  76 /**
  77  * Struct to hold a processor feature entry
  78  */
  79 struct feature_entry {
  80         enum rte_cpu_flag_t feature;            /**< feature name */
  81         char name[CPU_FLAG_NAME_MAX_LEN];       /**< String for printing */
  82         struct cpuid_parameters_t params;       /**< cpuid parameters */
  83         uint32_t feature_mask;                  /**< bitmask for feature */
  84 };
  85
  86 #define FEAT_DEF(f) RTE_CPUFLAG_##f, #f
  87
  88 /**
  89  * An array that holds feature entries
  90  */
  91 static const struct feature_entry cpu_feature_table[] = {
  92         {FEAT_DEF(SSE3),              {0x1, 0, 0, 0, REG_ECX}, 0x00000001},
  93         {FEAT_DEF(PCLMULQDQ),         {0x1, 0, 0, 0, REG_ECX}, 0x00000002},
  94         {FEAT_DEF(DTES64),            {0x1, 0, 0, 0, REG_ECX}, 0x00000004},
  95         {FEAT_DEF(MONITOR),           {0x1, 0, 0, 0, REG_ECX}, 0x00000008},
  96         {FEAT_DEF(DS_CPL),            {0x1, 0, 0, 0, REG_ECX}, 0x00000010},
  97         {FEAT_DEF(VMX),               {0x1, 0, 0, 0, REG_ECX}, 0x00000020},
  98         {FEAT_DEF(SMX),               {0x1, 0, 0, 0, REG_ECX}, 0x00000040},
  99         {FEAT_DEF(EIST),              {0x1, 0, 0, 0, REG_ECX}, 0x00000080},
 100         {FEAT_DEF(TM2),               {0x1, 0, 0, 0, REG_ECX}, 0x00000100},
 101         {FEAT_DEF(SSSE3),             {0x1, 0, 0, 0, REG_ECX}, 0x00000200},
 102         {FEAT_DEF(CNXT_ID),           {0x1, 0, 0, 0, REG_ECX}, 0x00000400},
 103         {FEAT_DEF(FMA),               {0x1, 0, 0, 0, REG_ECX}, 0x00001000},
 104         {FEAT_DEF(CMPXCHG16B),        {0x1, 0, 0, 0, REG_ECX}, 0x00002000},
 105         {FEAT_DEF(XTPR),              {0x1, 0, 0, 0, REG_ECX}, 0x00004000},
 106         {FEAT_DEF(PDCM),              {0x1, 0, 0, 0, REG_ECX}, 0x00008000},
 107         {FEAT_DEF(PCID),              {0x1, 0, 0, 0, REG_ECX}, 0x00020000},
 108         {FEAT_DEF(DCA),               {0x1, 0, 0, 0, REG_ECX}, 0x00040000},
 109         {FEAT_DEF(SSE4_1),            {0x1, 0, 0, 0, REG_ECX}, 0x00080000},
 110         {FEAT_DEF(SSE4_2),            {0x1, 0, 0, 0, REG_ECX}, 0x00100000},
 111         {FEAT_DEF(X2APIC),            {0x1, 0, 0, 0, REG_ECX}, 0x00200000},
 112         {FEAT_DEF(MOVBE),             {0x1, 0, 0, 0, REG_ECX}, 0x00400000},
 113         {FEAT_DEF(POPCNT),            {0x1, 0, 0, 0, REG_ECX}, 0x00800000},
 114         {FEAT_DEF(TSC_DEADLINE),      {0x1, 0, 0, 0, REG_ECX}, 0x01000000},
 115         {FEAT_DEF(AES),               {0x1, 0, 0, 0, REG_ECX}, 0x02000000},
 116         {FEAT_DEF(XSAVE),             {0x1, 0, 0, 0, REG_ECX}, 0x04000000},
 117         {FEAT_DEF(OSXSAVE),           {0x1, 0, 0, 0, REG_ECX}, 0x08000000},
 118         {FEAT_DEF(AVX),               {0x1, 0, 0, 0, REG_ECX}, 0x10000000},
 119         {FEAT_DEF(F16C),              {0x1, 0, 0, 0, REG_ECX}, 0x20000000},
 120         {FEAT_DEF(RDRAND),            {0x1, 0, 0, 0, REG_ECX}, 0x40000000},
 121
 122         {FEAT_DEF(FPU),               {0x1, 0, 0, 0, REG_EDX}, 0x00000001},
 123         {FEAT_DEF(VME),               {0x1, 0, 0, 0, REG_EDX}, 0x00000002},
 124         {FEAT_DEF(DE),                {0x1, 0, 0, 0, REG_EDX}, 0x00000004},
 125         {FEAT_DEF(PSE),               {0x1, 0, 0, 0, REG_EDX}, 0x00000008},
 126         {FEAT_DEF(TSC),               {0x1, 0, 0, 0, REG_EDX}, 0x00000010},
 127         {FEAT_DEF(MSR),               {0x1, 0, 0, 0, REG_EDX}, 0x00000020},
 128         {FEAT_DEF(PAE),               {0x1, 0, 0, 0, REG_EDX}, 0x00000040},
 129         {FEAT_DEF(MCE),               {0x1, 0, 0, 0, REG_EDX}, 0x00000080},
 130         {FEAT_DEF(CX8),               {0x1, 0, 0, 0, REG_EDX}, 0x00000100},
 131         {FEAT_DEF(APIC),              {0x1, 0, 0, 0, REG_EDX}, 0x00000200},
 132         {FEAT_DEF(SEP),               {0x1, 0, 0, 0, REG_EDX}, 0x00000800},
 133         {FEAT_DEF(MTRR),              {0x1, 0, 0, 0, REG_EDX}, 0x00001000},
 134         {FEAT_DEF(PGE),               {0x1, 0, 0, 0, REG_EDX}, 0x00002000},
 135         {FEAT_DEF(MCA),               {0x1, 0, 0, 0, REG_EDX}, 0x00004000},
 136         {FEAT_DEF(CMOV),              {0x1, 0, 0, 0, REG_EDX}, 0x00008000},
 137         {FEAT_DEF(PAT),               {0x1, 0, 0, 0, REG_EDX}, 0x00010000},
 138         {FEAT_DEF(PSE36),             {0x1, 0, 0, 0, REG_EDX}, 0x00020000},
 139         {FEAT_DEF(PSN),               {0x1, 0, 0, 0, REG_EDX}, 0x00040000},
 140         {FEAT_DEF(CLFSH),             {0x1, 0, 0, 0, REG_EDX}, 0x00080000},
 141         {FEAT_DEF(DS),                {0x1, 0, 0, 0, REG_EDX}, 0x00200000},
 142         {FEAT_DEF(ACPI),              {0x1, 0, 0, 0, REG_EDX}, 0x00400000},
 143         {FEAT_DEF(MMX),               {0x1, 0, 0, 0, REG_EDX}, 0x00800000},
 144         {FEAT_DEF(FXSR),              {0x1, 0, 0, 0, REG_EDX}, 0x01000000},
 145         {FEAT_DEF(SSE),               {0x1, 0, 0, 0, REG_EDX}, 0x02000000},
 146         {FEAT_DEF(SSE2),              {0x1, 0, 0, 0, REG_EDX}, 0x04000000},
 147         {FEAT_DEF(SS),                {0x1, 0, 0, 0, REG_EDX}, 0x08000000},
 148         {FEAT_DEF(HTT),               {0x1, 0, 0, 0, REG_EDX}, 0x10000000},
 149         {FEAT_DEF(TM),                {0x1, 0, 0, 0, REG_EDX}, 0x20000000},
 150         {FEAT_DEF(PBE),               {0x1, 0, 0, 0, REG_EDX}, 0x80000000},
 151
 152         {FEAT_DEF(DIGTEMP),           {0x6, 0, 0, 0, REG_EAX}, 0x00000001},
 153         {FEAT_DEF(TRBOBST),           {0x6, 0, 0, 0, REG_EAX}, 0x00000002},
 154         {FEAT_DEF(ARAT),              {0x6, 0, 0, 0, REG_EAX}, 0x00000004},
 155         {FEAT_DEF(PLN),               {0x6, 0, 0, 0, REG_EAX}, 0x00000010},
 156         {FEAT_DEF(ECMD),              {0x6, 0, 0, 0, REG_EAX}, 0x00000020},
 157         {FEAT_DEF(PTM),               {0x6, 0, 0, 0, REG_EAX}, 0x00000040},
 158
 159         {FEAT_DEF(MPERF_APERF_MSR),   {0x6, 0, 0, 0, REG_ECX}, 0x00000001},
 160         {FEAT_DEF(ACNT2),             {0x6, 0, 0, 0, REG_ECX}, 0x00000002},
 161         {FEAT_DEF(ENERGY_EFF),        {0x6, 0, 0, 0, REG_ECX}, 0x00000008},
 162
 163         {FEAT_DEF(FSGSBASE),          {0x7, 0, 0, 0, REG_EBX}, 0x00000001},
 164         {FEAT_DEF(BMI1),              {0x7, 0, 0, 0, REG_EBX}, 0x00000004},
 165         {FEAT_DEF(AVX2),              {0x7, 0, 0, 0, REG_EBX}, 0x00000010},
 166         {FEAT_DEF(SMEP),              {0x7, 0, 0, 0, REG_EBX}, 0x00000040},
 167         {FEAT_DEF(BMI2),              {0x7, 0, 0, 0, REG_EBX}, 0x00000080},
 168         {FEAT_DEF(ERMS),              {0x7, 0, 0, 0, REG_EBX}, 0x00000100},
 169         {FEAT_DEF(INVPCID),           {0x7, 0, 0, 0, REG_EBX}, 0x00000400},
 170
 171         {FEAT_DEF(LAHF_SAHF),  {0x80000001, 0, 0, 0, REG_ECX}, 0x00000001},
 172         {FEAT_DEF(LZCNT),      {0x80000001, 0, 0, 0, REG_ECX}, 0x00000010},
 173
 174         {FEAT_DEF(SYSCALL),    {0x80000001, 0, 0, 0, REG_EDX}, 0x00000800},
 175         {FEAT_DEF(XD),         {0x80000001, 0, 0, 0, REG_EDX}, 0x00100000},
 176         {FEAT_DEF(1GB_PG),     {0x80000001, 0, 0, 0, REG_EDX}, 0x04000000},
 177         {FEAT_DEF(RDTSCP),     {0x80000001, 0, 0, 0, REG_EDX}, 0x08000000},
 178         {FEAT_DEF(EM64T),      {0x80000001, 0, 0, 0, REG_EDX}, 0x20000000},
 179
 180         {FEAT_DEF(INVTSC),     {0x80000007, 0, 0, 0, REG_EDX}, 0x00000100},
 181 };
 182
 183 /*
 184  * Execute CPUID instruction and get contents of a specific register
 185  *
 186  * This function, when compiled with GCC, will generate architecture-neutral
 187  * code, as per GCC manual.
 188  */
 189 static inline int
 190 rte_cpu_get_features(struct cpuid_parameters_t params)
 191 {
 192         int eax, ebx, ecx, edx;            /* registers */
 193
 194         asm volatile ("cpuid"
 195                       /* output */
 196                       : "=a" (eax),
 197                         "=b" (ebx),
 198                         "=c" (ecx),
 199                         "=d" (edx)
 200                       /* input */
 201                       : "a" (params.eax),
 202                         "b" (params.ebx),
 203                         "c" (params.ecx),
 204                         "d" (params.edx));
 205
 206         switch (params.return_register) {
 207         case REG_EAX:
 208                 return eax;
 209         case REG_EBX:
 210                 return ebx;
 211         case REG_ECX:
 212                 return ecx;
 213         case REG_EDX:
 214                 return edx;
 215         default:
 216                 return 0;
 217         }
 218 }
 219
 220 /*
 221  * Checks if a particular flag is available on current machine.
 222  */
 223 int
 224 rte_cpu_get_flag_enabled(enum rte_cpu_flag_t feature)
 225 {
 226         int value;
 227
 228         if (feature >= RTE_CPUFLAG_NUMFLAGS)
 229                 /* Flag does not match anything in the feature tables */
 230                 return -ENOENT;
 231
 232         /* get value of the register containing the desired feature */
 233         value = rte_cpu_get_features(cpu_feature_table[feature].params);
 234
 235         /* check if the feature is enabled */
 236         return (cpu_feature_table[feature].feature_mask & value) > 0;
 237 }
 238
 239 /**
 240  * Checks if the machine is adequate for running the binary. If it is not, the
 241  * program exits with status 1.
 242  * The function attribute forces this function to be called before main(). But
 243  * with ICC, the check is generated by the compiler.
 244  */
 245 #ifndef __INTEL_COMPILER
 246 static void __attribute__ ((__constructor__))
 247 rte_cpu_check_supported(void)
 248 {
 249         /* This is generated at compile-time by the build system */
 250         static const enum rte_cpu_flag_t compile_time_flags[] = {
 251                         RTE_COMPILE_TIME_CPUFLAGS
 252         };
 253         unsigned i;
 254
 255         for (i = 0; i < sizeof(compile_time_flags)/sizeof(compile_time_flags[0]); i++)
 256                 if (rte_cpu_get_flag_enabled(compile_time_flags[i]) < 1) {
 257                         fprintf(stderr,
 258                                 "ERROR: This system does not support \"%s\".\n"
 259                                 "Please check that RTE_MACHINE is set correctly.\n",
 260                                 cpu_feature_table[compile_time_flags[i]].name);
 261                         exit(1);
 262                 }
 263 }
 264 #endif