drivers/bus/pci/linux/pci_vfio.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2014 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <string.h>
  35 #include <fcntl.h>
  36 #include <linux/pci_regs.h>
  37 #include <sys/eventfd.h>
  38 #include <sys/socket.h>
  39 #include <sys/ioctl.h>
  40 #include <sys/mman.h>
  41 #include <stdbool.h>
  42
  43 #include <rte_log.h>
  44 #include <rte_pci.h>
  45 #include <rte_bus_pci.h>
  46 #include <rte_eal_memconfig.h>
  47 #include <rte_malloc.h>
  48 #include <rte_vfio.h>
  49
  50 #include "eal_filesystem.h"
  51
  52 #include "pci_init.h"
  53 #include "private.h"
  54
  55 /**
  56  * @file
  57  * PCI probing under linux (VFIO version)
  58  *
  59  * This code tries to determine if the PCI device is bound to VFIO driver,
  60  * and initialize it (map BARs, set up interrupts) if that's the case.
  61  *
  62  * This file is only compiled if CONFIG_RTE_EAL_VFIO is set to "y".
  63  */
  64
  65 #ifdef RTE_EAL_VFIO
  66
  67 #define PAGE_SIZE   (sysconf(_SC_PAGESIZE))
  68 #define PAGE_MASK   (~(PAGE_SIZE - 1))
  69
  70 static struct rte_tailq_elem rte_vfio_tailq = {
  71         .name = "VFIO_RESOURCE_LIST",
  72 };
  73 EAL_REGISTER_TAILQ(rte_vfio_tailq)
  74
  75 int
  76 pci_vfio_read_config(const struct rte_intr_handle *intr_handle,
  77                     void *buf, size_t len, off_t offs)
  78 {
  79         return pread64(intr_handle->vfio_dev_fd, buf, len,
  80                VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX) + offs);
  81 }
  82
  83 int
  84 pci_vfio_write_config(const struct rte_intr_handle *intr_handle,
  85                     const void *buf, size_t len, off_t offs)
  86 {
  87         return pwrite64(intr_handle->vfio_dev_fd, buf, len,
  88                VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX) + offs);
  89 }
  90
  91 /* get PCI BAR number where MSI-X interrupts are */
  92 static int
  93 pci_vfio_get_msix_bar(int fd, struct pci_msix_table *msix_table)
  94 {
  95         int ret;
  96         uint32_t reg;
  97         uint16_t flags;
  98         uint8_t cap_id, cap_offset;
  99
 100         /* read PCI capability pointer from config space */
 101         ret = pread64(fd, &reg, sizeof(reg),
 102                         VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX) +
 103                         PCI_CAPABILITY_LIST);
 104         if (ret != sizeof(reg)) {
 105                 RTE_LOG(ERR, EAL, "Cannot read capability pointer from PCI "
 106                                 "config space!\n");
 107                 return -1;
 108         }
 109
 110         /* we need first byte */
 111         cap_offset = reg & 0xFF;
 112
 113         while (cap_offset) {
 114
 115                 /* read PCI capability ID */
 116                 ret = pread64(fd, &reg, sizeof(reg),
 117                                 VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX) +
 118                                 cap_offset);
 119                 if (ret != sizeof(reg)) {
 120                         RTE_LOG(ERR, EAL, "Cannot read capability ID from PCI "
 121                                         "config space!\n");
 122                         return -1;
 123                 }
 124
 125                 /* we need first byte */
 126                 cap_id = reg & 0xFF;
 127
 128                 /* if we haven't reached MSI-X, check next capability */
 129                 if (cap_id != PCI_CAP_ID_MSIX) {
 130                         ret = pread64(fd, &reg, sizeof(reg),
 131                                         VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX) +
 132                                         cap_offset);
 133                         if (ret != sizeof(reg)) {
 134                                 RTE_LOG(ERR, EAL, "Cannot read capability pointer from PCI "
 135                                                 "config space!\n");
 136                                 return -1;
 137                         }
 138
 139                         /* we need second byte */
 140                         cap_offset = (reg & 0xFF00) >> 8;
 141
 142                         continue;
 143                 }
 144                 /* else, read table offset */
 145                 else {
 146                         /* table offset resides in the next 4 bytes */
 147                         ret = pread64(fd, &reg, sizeof(reg),
 148                                         VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX) +
 149                                         cap_offset + 4);
 150                         if (ret != sizeof(reg)) {
 151                                 RTE_LOG(ERR, EAL, "Cannot read table offset from PCI config "
 152                                                 "space!\n");
 153                                 return -1;
 154                         }
 155
 156                         ret = pread64(fd, &flags, sizeof(flags),
 157                                         VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX) +
 158                                         cap_offset + 2);
 159                         if (ret != sizeof(flags)) {
 160                                 RTE_LOG(ERR, EAL, "Cannot read table flags from PCI config "
 161                                                 "space!\n");
 162                                 return -1;
 163                         }
 164
 165                         msix_table->bar_index = reg & RTE_PCI_MSIX_TABLE_BIR;
 166                         msix_table->offset = reg & RTE_PCI_MSIX_TABLE_OFFSET;
 167                         msix_table->size =
 168                                 16 * (1 + (flags & RTE_PCI_MSIX_FLAGS_QSIZE));
 169
 170                         return 0;
 171                 }
 172         }
 173         return 0;
 174 }
 175
 176 /* set PCI bus mastering */
 177 static int
 178 pci_vfio_set_bus_master(int dev_fd, bool op)
 179 {
 180         uint16_t reg;
 181         int ret;
 182
 183         ret = pread64(dev_fd, &reg, sizeof(reg),
 184                         VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX) +
 185                         PCI_COMMAND);
 186         if (ret != sizeof(reg)) {
 187                 RTE_LOG(ERR, EAL, "Cannot read command from PCI config space!\n");
 188                 return -1;
 189         }
 190
 191         if (op)
 192                 /* set the master bit */
 193                 reg |= PCI_COMMAND_MASTER;
 194         else
 195                 reg &= ~(PCI_COMMAND_MASTER);
 196
 197         ret = pwrite64(dev_fd, &reg, sizeof(reg),
 198                         VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX) +
 199                         PCI_COMMAND);
 200
 201         if (ret != sizeof(reg)) {
 202                 RTE_LOG(ERR, EAL, "Cannot write command to PCI config space!\n");
 203                 return -1;
 204         }
 205
 206         return 0;
 207 }
 208
 209 /* set up interrupt support (but not enable interrupts) */
 210 static int
 211 pci_vfio_setup_interrupts(struct rte_pci_device *dev, int vfio_dev_fd)
 212 {
 213         int i, ret, intr_idx;
 214         enum rte_intr_mode intr_mode;
 215
 216         /* default to invalid index */
 217         intr_idx = VFIO_PCI_NUM_IRQS;
 218
 219         /* Get default / configured intr_mode */
 220         intr_mode = rte_eal_vfio_intr_mode();
 221
 222         /* get interrupt type from internal config (MSI-X by default, can be
 223          * overridden from the command line
 224          */
 225         switch (intr_mode) {
 226         case RTE_INTR_MODE_MSIX:
 227                 intr_idx = VFIO_PCI_MSIX_IRQ_INDEX;
 228                 break;
 229         case RTE_INTR_MODE_MSI:
 230                 intr_idx = VFIO_PCI_MSI_IRQ_INDEX;
 231                 break;
 232         case RTE_INTR_MODE_LEGACY:
 233                 intr_idx = VFIO_PCI_INTX_IRQ_INDEX;
 234                 break;
 235         /* don't do anything if we want to automatically determine interrupt type */
 236         case RTE_INTR_MODE_NONE:
 237                 break;
 238         default:
 239                 RTE_LOG(ERR, EAL, "  unknown default interrupt type!\n");
 240                 return -1;
 241         }
 242
 243         /* start from MSI-X interrupt type */
 244         for (i = VFIO_PCI_MSIX_IRQ_INDEX; i >= 0; i--) {
 245                 struct vfio_irq_info irq = { .argsz = sizeof(irq) };
 246                 int fd = -1;
 247
 248                 /* skip interrupt modes we don't want */
 249                 if (intr_mode != RTE_INTR_MODE_NONE &&
 250                                 i != intr_idx)
 251                         continue;
 252
 253                 irq.index = i;
 254
 255                 ret = ioctl(vfio_dev_fd, VFIO_DEVICE_GET_IRQ_INFO, &irq);
 256                 if (ret < 0) {
 257                         RTE_LOG(ERR, EAL, "  cannot get IRQ info, "
 258                                         "error %i (%s)\n", errno, strerror(errno));
 259                         return -1;
 260                 }
 261
 262                 /* if this vector cannot be used with eventfd, fail if we explicitly
 263                  * specified interrupt type, otherwise continue */
 264                 if ((irq.flags & VFIO_IRQ_INFO_EVENTFD) == 0) {
 265                         if (intr_mode != RTE_INTR_MODE_NONE) {
 266                                 RTE_LOG(ERR, EAL,
 267                                                 "  interrupt vector does not support eventfd!\n");
 268                                 return -1;
 269                         } else
 270                                 continue;
 271                 }
 272
 273                 /* set up an eventfd for interrupts */
 274                 fd = eventfd(0, EFD_NONBLOCK | EFD_CLOEXEC);
 275                 if (fd < 0) {
 276                         RTE_LOG(ERR, EAL, "  cannot set up eventfd, "
 277                                         "error %i (%s)\n", errno, strerror(errno));
 278                         return -1;
 279                 }
 280
 281                 dev->intr_handle.fd = fd;
 282                 dev->intr_handle.vfio_dev_fd = vfio_dev_fd;
 283
 284                 switch (i) {
 285                 case VFIO_PCI_MSIX_IRQ_INDEX:
 286                         intr_mode = RTE_INTR_MODE_MSIX;
 287                         dev->intr_handle.type = RTE_INTR_HANDLE_VFIO_MSIX;
 288                         break;
 289                 case VFIO_PCI_MSI_IRQ_INDEX:
 290                         intr_mode = RTE_INTR_MODE_MSI;
 291                         dev->intr_handle.type = RTE_INTR_HANDLE_VFIO_MSI;
 292                         break;
 293                 case VFIO_PCI_INTX_IRQ_INDEX:
 294                         intr_mode = RTE_INTR_MODE_LEGACY;
 295                         dev->intr_handle.type = RTE_INTR_HANDLE_VFIO_LEGACY;
 296                         break;
 297                 default:
 298                         RTE_LOG(ERR, EAL, "  unknown interrupt type!\n");
 299                         return -1;
 300                 }
 301
 302                 return 0;
 303         }
 304
 305         /* if we're here, we haven't found a suitable interrupt vector */
 306         return -1;
 307 }
 308
 309 static int
 310 pci_vfio_is_ioport_bar(int vfio_dev_fd, int bar_index)
 311 {
 312         uint32_t ioport_bar;
 313         int ret;
 314
 315         ret = pread64(vfio_dev_fd, &ioport_bar, sizeof(ioport_bar),
 316                           VFIO_GET_REGION_ADDR(VFIO_PCI_CONFIG_REGION_INDEX)
 317                           + PCI_BASE_ADDRESS_0 + bar_index*4);
 318         if (ret != sizeof(ioport_bar)) {
 319                 RTE_LOG(ERR, EAL, "Cannot read command (%x) from config space!\n",
 320                         PCI_BASE_ADDRESS_0 + bar_index*4);
 321                 return -1;
 322         }
 323
 324         return (ioport_bar & PCI_BASE_ADDRESS_SPACE_IO) != 0;
 325 }
 326
 327 static int
 328 pci_vfio_setup_device(struct rte_pci_device *dev, int vfio_dev_fd)
 329 {
 330         if (pci_vfio_setup_interrupts(dev, vfio_dev_fd) != 0) {
 331                 RTE_LOG(ERR, EAL, "Error setting up interrupts!\n");
 332                 return -1;
 333         }
 334
 335         /* set bus mastering for the device */
 336         if (pci_vfio_set_bus_master(vfio_dev_fd, true)) {
 337                 RTE_LOG(ERR, EAL, "Cannot set up bus mastering!\n");
 338                 return -1;
 339         }
 340
 341         /* Reset the device */
 342         ioctl(vfio_dev_fd, VFIO_DEVICE_RESET);
 343
 344         return 0;
 345 }
 346
 347 static int
 348 pci_vfio_mmap_bar(int vfio_dev_fd, struct mapped_pci_resource *vfio_res,
 349                 int bar_index, int additional_flags)
 350 {
 351         struct memreg {
 352                 unsigned long offset, size;
 353         } memreg[2] = {};
 354         void *bar_addr;
 355         struct pci_msix_table *msix_table = &vfio_res->msix_table;
 356         struct pci_map *bar = &vfio_res->maps[bar_index];
 357
 358         if (bar->size == 0)
 359                 /* Skip this BAR */
 360                 return 0;
 361
 362         if (msix_table->bar_index == bar_index) {
 363                 /*
 364                  * VFIO will not let us map the MSI-X table,
 365                  * but we can map around it.
 366                  */
 367                 uint32_t table_start = msix_table->offset;
 368                 uint32_t table_end = table_start + msix_table->size;
 369                 table_end = (table_end + ~PAGE_MASK) & PAGE_MASK;
 370                 table_start &= PAGE_MASK;
 371
 372                 if (table_start == 0 && table_end >= bar->size) {
 373                         /* Cannot map this BAR */
 374                         RTE_LOG(DEBUG, EAL, "Skipping BAR%d\n", bar_index);
 375                         bar->size = 0;
 376                         bar->addr = 0;
 377                         return 0;
 378                 }
 379
 380                 memreg[0].offset = bar->offset;
 381                 memreg[0].size = table_start;
 382                 memreg[1].offset = bar->offset + table_end;
 383                 memreg[1].size = bar->size - table_end;
 384
 385                 RTE_LOG(DEBUG, EAL,
 386                         "Trying to map BAR%d that contains the MSI-X "
 387                         "table. Trying offsets: "
 388                         "0x%04lx:0x%04lx, 0x%04lx:0x%04lx\n", bar_index,
 389                         memreg[0].offset, memreg[0].size,
 390                         memreg[1].offset, memreg[1].size);
 391         } else {
 392                 memreg[0].offset = bar->offset;
 393                 memreg[0].size = bar->size;
 394         }
 395
 396         /* reserve the address using an inaccessible mapping */
 397         bar_addr = mmap(bar->addr, bar->size, 0, MAP_PRIVATE |
 398                         MAP_ANONYMOUS | additional_flags, -1, 0);
 399         if (bar_addr != MAP_FAILED) {
 400                 void *map_addr = NULL;
 401                 if (memreg[0].size) {
 402                         /* actual map of first part */
 403                         map_addr = pci_map_resource(bar_addr, vfio_dev_fd,
 404                                                         memreg[0].offset,
 405                                                         memreg[0].size,
 406                                                         MAP_FIXED);
 407                 }
 408
 409                 /* if there's a second part, try to map it */
 410                 if (map_addr != MAP_FAILED
 411                         && memreg[1].offset && memreg[1].size) {
 412                         void *second_addr = RTE_PTR_ADD(bar_addr,
 413                                                         memreg[1].offset -
 414                                                         (uintptr_t)bar->offset);
 415                         map_addr = pci_map_resource(second_addr,
 416                                                         vfio_dev_fd,
 417                                                         memreg[1].offset,
 418                                                         memreg[1].size,
 419                                                         MAP_FIXED);
 420                 }
 421
 422                 if (map_addr == MAP_FAILED || !map_addr) {
 423                         munmap(bar_addr, bar->size);
 424                         bar_addr = MAP_FAILED;
 425                         RTE_LOG(ERR, EAL, "Failed to map pci BAR%d\n",
 426                                         bar_index);
 427                         return -1;
 428                 }
 429         } else {
 430                 RTE_LOG(ERR, EAL,
 431                                 "Failed to create inaccessible mapping for BAR%d\n",
 432                                 bar_index);
 433                 return -1;
 434         }
 435
 436         bar->addr = bar_addr;
 437         return 0;
 438 }
 439
 440 static int
 441 pci_vfio_map_resource_primary(struct rte_pci_device *dev)
 442 {
 443         struct vfio_device_info device_info = { .argsz = sizeof(device_info) };
 444         char pci_addr[PATH_MAX] = {0};
 445         int vfio_dev_fd;
 446         struct rte_pci_addr *loc = &dev->addr;
 447         int i, ret;
 448         struct mapped_pci_resource *vfio_res = NULL;
 449         struct mapped_pci_res_list *vfio_res_list =
 450                 RTE_TAILQ_CAST(rte_vfio_tailq.head, mapped_pci_res_list);
 451
 452         struct pci_map *maps;
 453
 454         dev->intr_handle.fd = -1;
 455         dev->intr_handle.type = RTE_INTR_HANDLE_UNKNOWN;
 456
 457         /* store PCI address string */
 458         snprintf(pci_addr, sizeof(pci_addr), PCI_PRI_FMT,
 459                         loc->domain, loc->bus, loc->devid, loc->function);
 460
 461         ret = vfio_setup_device(pci_get_sysfs_path(), pci_addr,
 462                                         &vfio_dev_fd, &device_info);
 463         if (ret)
 464                 return ret;
 465
 466         /* allocate vfio_res and get region info */
 467         vfio_res = rte_zmalloc("VFIO_RES", sizeof(*vfio_res), 0);
 468         if (vfio_res == NULL) {
 469                 RTE_LOG(ERR, EAL,
 470                         "%s(): cannot store uio mmap details\n", __func__);
 471                 goto err_vfio_dev_fd;
 472         }
 473         memcpy(&vfio_res->pci_addr, &dev->addr, sizeof(vfio_res->pci_addr));
 474
 475         /* get number of registers (up to BAR5) */
 476         vfio_res->nb_maps = RTE_MIN((int) device_info.num_regions,
 477                         VFIO_PCI_BAR5_REGION_INDEX + 1);
 478
 479         /* map BARs */
 480         maps = vfio_res->maps;
 481
 482         vfio_res->msix_table.bar_index = -1;
 483         /* get MSI-X BAR, if any (we have to know where it is because we can't
 484          * easily mmap it when using VFIO)
 485          */
 486         ret = pci_vfio_get_msix_bar(vfio_dev_fd, &vfio_res->msix_table);
 487         if (ret < 0) {
 488                 RTE_LOG(ERR, EAL, "  %s cannot get MSI-X BAR number!\n",
 489                                 pci_addr);
 490                 goto err_vfio_dev_fd;
 491         }
 492
 493         for (i = 0; i < (int) vfio_res->nb_maps; i++) {
 494                 struct vfio_region_info reg = { .argsz = sizeof(reg) };
 495                 void *bar_addr;
 496
 497                 reg.index = i;
 498
 499                 ret = ioctl(vfio_dev_fd, VFIO_DEVICE_GET_REGION_INFO, &reg);
 500                 if (ret) {
 501                         RTE_LOG(ERR, EAL, "  %s cannot get device region info "
 502                                         "error %i (%s)\n", pci_addr, errno, strerror(errno));
 503                         goto err_vfio_res;
 504                 }
 505
 506                 /* chk for io port region */
 507                 ret = pci_vfio_is_ioport_bar(vfio_dev_fd, i);
 508                 if (ret < 0)
 509                         goto err_vfio_res;
 510                 else if (ret) {
 511                         RTE_LOG(INFO, EAL, "Ignore mapping IO port bar(%d)\n",
 512                                         i);
 513                         continue;
 514                 }
 515
 516                 /* skip non-mmapable BARs */
 517                 if ((reg.flags & VFIO_REGION_INFO_FLAG_MMAP) == 0)
 518                         continue;
 519
 520                 /* try mapping somewhere close to the end of hugepages */
 521                 if (pci_map_addr == NULL)
 522                         pci_map_addr = pci_find_max_end_va();
 523
 524                 bar_addr = pci_map_addr;
 525                 pci_map_addr = RTE_PTR_ADD(bar_addr, (size_t) reg.size);
 526
 527                 maps[i].addr = bar_addr;
 528                 maps[i].offset = reg.offset;
 529                 maps[i].size = reg.size;
 530                 maps[i].path = NULL; /* vfio doesn't have per-resource paths */
 531
 532                 ret = pci_vfio_mmap_bar(vfio_dev_fd, vfio_res, i, 0);
 533                 if (ret < 0) {
 534                         RTE_LOG(ERR, EAL, "  %s mapping BAR%i failed: %s\n",
 535                                         pci_addr, i, strerror(errno));
 536                         goto err_vfio_res;
 537                 }
 538
 539                 dev->mem_resource[i].addr = maps[i].addr;
 540         }
 541
 542         if (pci_vfio_setup_device(dev, vfio_dev_fd) < 0) {
 543                 RTE_LOG(ERR, EAL, "  %s setup device failed\n", pci_addr);
 544                 goto err_vfio_res;
 545         }
 546
 547         TAILQ_INSERT_TAIL(vfio_res_list, vfio_res, next);
 548
 549         return 0;
 550 err_vfio_res:
 551         rte_free(vfio_res);
 552 err_vfio_dev_fd:
 553         close(vfio_dev_fd);
 554         return -1;
 555 }
 556
 557 static int
 558 pci_vfio_map_resource_secondary(struct rte_pci_device *dev)
 559 {
 560         struct vfio_device_info device_info = { .argsz = sizeof(device_info) };
 561         char pci_addr[PATH_MAX] = {0};
 562         int vfio_dev_fd;
 563         struct rte_pci_addr *loc = &dev->addr;
 564         int i, ret;
 565         struct mapped_pci_resource *vfio_res = NULL;
 566         struct mapped_pci_res_list *vfio_res_list =
 567                 RTE_TAILQ_CAST(rte_vfio_tailq.head, mapped_pci_res_list);
 568
 569         struct pci_map *maps;
 570
 571         dev->intr_handle.fd = -1;
 572         dev->intr_handle.type = RTE_INTR_HANDLE_UNKNOWN;
 573
 574         /* store PCI address string */
 575         snprintf(pci_addr, sizeof(pci_addr), PCI_PRI_FMT,
 576                         loc->domain, loc->bus, loc->devid, loc->function);
 577
 578         ret = vfio_setup_device(pci_get_sysfs_path(), pci_addr,
 579                                         &vfio_dev_fd, &device_info);
 580         if (ret)
 581                 return ret;
 582
 583         /* if we're in a secondary process, just find our tailq entry */
 584         TAILQ_FOREACH(vfio_res, vfio_res_list, next) {
 585                 if (pci_addr_cmp(&vfio_res->pci_addr,
 586                                                  &dev->addr))
 587                         continue;
 588                 break;
 589         }
 590         /* if we haven't found our tailq entry, something's wrong */
 591         if (vfio_res == NULL) {
 592                 RTE_LOG(ERR, EAL, "  %s cannot find TAILQ entry for PCI device!\n",
 593                                 pci_addr);
 594                 goto err_vfio_dev_fd;
 595         }
 596
 597         /* map BARs */
 598         maps = vfio_res->maps;
 599
 600         for (i = 0; i < (int) vfio_res->nb_maps; i++) {
 601                 ret = pci_vfio_mmap_bar(vfio_dev_fd, vfio_res, i, MAP_FIXED);
 602                 if (ret < 0) {
 603                         RTE_LOG(ERR, EAL, "  %s mapping BAR%i failed: %s\n",
 604                                         pci_addr, i, strerror(errno));
 605                         goto err_vfio_dev_fd;
 606                 }
 607
 608                 dev->mem_resource[i].addr = maps[i].addr;
 609         }
 610
 611         return 0;
 612 err_vfio_dev_fd:
 613         close(vfio_dev_fd);
 614         return -1;
 615 }
 616
 617 /*
 618  * map the PCI resources of a PCI device in virtual memory (VFIO version).
 619  * primary and secondary processes follow almost exactly the same path
 620  */
 621 int
 622 pci_vfio_map_resource(struct rte_pci_device *dev)
 623 {
 624         if (rte_eal_process_type() == RTE_PROC_PRIMARY)
 625                 return pci_vfio_map_resource_primary(dev);
 626         else
 627                 return pci_vfio_map_resource_secondary(dev);
 628 }
 629
 630 int
 631 pci_vfio_unmap_resource(struct rte_pci_device *dev)
 632 {
 633         char pci_addr[PATH_MAX] = {0};
 634         struct rte_pci_addr *loc = &dev->addr;
 635         int i, ret;
 636         struct mapped_pci_resource *vfio_res = NULL;
 637         struct mapped_pci_res_list *vfio_res_list;
 638
 639         struct pci_map *maps;
 640
 641         /* store PCI address string */
 642         snprintf(pci_addr, sizeof(pci_addr), PCI_PRI_FMT,
 643                         loc->domain, loc->bus, loc->devid, loc->function);
 644
 645
 646         if (close(dev->intr_handle.fd) < 0) {
 647                 RTE_LOG(INFO, EAL, "Error when closing eventfd file descriptor for %s\n",
 648                         pci_addr);
 649                 return -1;
 650         }
 651
 652         if (pci_vfio_set_bus_master(dev->intr_handle.vfio_dev_fd, false)) {
 653                 RTE_LOG(ERR, EAL, "  %s cannot unset bus mastering for PCI device!\n",
 654                                 pci_addr);
 655                 return -1;
 656         }
 657
 658         ret = vfio_release_device(pci_get_sysfs_path(), pci_addr,
 659                                   dev->intr_handle.vfio_dev_fd);
 660         if (ret < 0) {
 661                 RTE_LOG(ERR, EAL,
 662                         "%s(): cannot release device\n", __func__);
 663                 return ret;
 664         }
 665
 666         vfio_res_list = RTE_TAILQ_CAST(rte_vfio_tailq.head, mapped_pci_res_list);
 667         /* Get vfio_res */
 668         TAILQ_FOREACH(vfio_res, vfio_res_list, next) {
 669                 if (memcmp(&vfio_res->pci_addr, &dev->addr, sizeof(dev->addr)))
 670                         continue;
 671                 break;
 672         }
 673         /* if we haven't found our tailq entry, something's wrong */
 674         if (vfio_res == NULL) {
 675                 RTE_LOG(ERR, EAL, "  %s cannot find TAILQ entry for PCI device!\n",
 676                                 pci_addr);
 677                 return -1;
 678         }
 679
 680         /* unmap BARs */
 681         maps = vfio_res->maps;
 682
 683         RTE_LOG(INFO, EAL, "Releasing pci mapped resource for %s\n",
 684                 pci_addr);
 685         for (i = 0; i < (int) vfio_res->nb_maps; i++) {
 686
 687                 /*
 688                  * We do not need to be aware of MSI-X table BAR mappings as
 689                  * when mapping. Just using current maps array is enough
 690                  */
 691                 if (maps[i].addr) {
 692                         RTE_LOG(INFO, EAL, "Calling pci_unmap_resource for %s at %p\n",
 693                                 pci_addr, maps[i].addr);
 694                         pci_unmap_resource(maps[i].addr, maps[i].size);
 695                 }
 696         }
 697
 698         TAILQ_REMOVE(vfio_res_list, vfio_res, next);
 699
 700         return 0;
 701 }
 702
 703 int
 704 pci_vfio_ioport_map(struct rte_pci_device *dev, int bar,
 705                     struct rte_pci_ioport *p)
 706 {
 707         if (bar < VFIO_PCI_BAR0_REGION_INDEX ||
 708             bar > VFIO_PCI_BAR5_REGION_INDEX) {
 709                 RTE_LOG(ERR, EAL, "invalid bar (%d)!\n", bar);
 710                 return -1;
 711         }
 712
 713         p->dev = dev;
 714         p->base = VFIO_GET_REGION_ADDR(bar);
 715         return 0;
 716 }
 717
 718 void
 719 pci_vfio_ioport_read(struct rte_pci_ioport *p,
 720                      void *data, size_t len, off_t offset)
 721 {
 722         const struct rte_intr_handle *intr_handle = &p->dev->intr_handle;
 723
 724         if (pread64(intr_handle->vfio_dev_fd, data,
 725                     len, p->base + offset) <= 0)
 726                 RTE_LOG(ERR, EAL,
 727                         "Can't read from PCI bar (%" PRIu64 ") : offset (%x)\n",
 728                         VFIO_GET_REGION_IDX(p->base), (int)offset);
 729 }
 730
 731 void
 732 pci_vfio_ioport_write(struct rte_pci_ioport *p,
 733                       const void *data, size_t len, off_t offset)
 734 {
 735         const struct rte_intr_handle *intr_handle = &p->dev->intr_handle;
 736
 737         if (pwrite64(intr_handle->vfio_dev_fd, data,
 738                      len, p->base + offset) <= 0)
 739                 RTE_LOG(ERR, EAL,
 740                         "Can't write to PCI bar (%" PRIu64 ") : offset (%x)\n",
 741                         VFIO_GET_REGION_IDX(p->base), (int)offset);
 742 }
 743
 744 int
 745 pci_vfio_ioport_unmap(struct rte_pci_ioport *p)
 746 {
 747         RTE_SET_USED(p);
 748         return -1;
 749 }
 750
 751 int
 752 pci_vfio_is_enabled(void)
 753 {
 754         return vfio_is_enabled("vfio_pci");
 755 }
 756 #endif