drivers/net/ixgbe/ixgbe_ethdev.h

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2016 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #ifndef _IXGBE_ETHDEV_H_
  35 #define _IXGBE_ETHDEV_H_
  36 #include "base/ixgbe_dcb.h"
  37 #include "base/ixgbe_dcb_82599.h"
  38 #include "base/ixgbe_dcb_82598.h"
  39 #include "ixgbe_bypass.h"
  40 #include <rte_time.h>
  41 #include <rte_hash.h>
  42
  43 /* need update link, bit flag */
  44 #define IXGBE_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
  45 #define IXGBE_FLAG_MAILBOX          (uint32_t)(1 << 1)
  46 #define IXGBE_FLAG_PHY_INTERRUPT    (uint32_t)(1 << 2)
  47 #define IXGBE_FLAG_MACSEC           (uint32_t)(1 << 3)
  48 #define IXGBE_FLAG_NEED_LINK_CONFIG (uint32_t)(1 << 4)
  49
  50 /*
  51  * Defines that were not part of ixgbe_type.h as they are not used by the
  52  * FreeBSD driver.
  53  */
  54 #define IXGBE_ADVTXD_MAC_1588       0x00080000 /* IEEE1588 Timestamp packet */
  55 #define IXGBE_RXD_STAT_TMST         0x10000    /* Timestamped Packet indication */
  56 #define IXGBE_ADVTXD_TUCMD_L4T_RSV  0x00001800 /* L4 Packet TYPE, resvd  */
  57 #define IXGBE_RXDADV_ERR_CKSUM_BIT  30
  58 #define IXGBE_RXDADV_ERR_CKSUM_MSK  3
  59 #define IXGBE_ADVTXD_MACLEN_SHIFT   9          /* Bit shift for l2_len */
  60 #define IXGBE_NB_STAT_MAPPING_REGS  32
  61 #define IXGBE_EXTENDED_VLAN       (uint32_t)(1 << 26) /* EXTENDED VLAN ENABLE */
  62 #define IXGBE_VFTA_SIZE 128
  63 #define IXGBE_VLAN_TAG_SIZE 4
  64 #define IXGBE_MAX_RX_QUEUE_NUM  128
  65 #define IXGBE_MAX_INTR_QUEUE_NUM        15
  66 #define IXGBE_VMDQ_DCB_NB_QUEUES     IXGBE_MAX_RX_QUEUE_NUM
  67 #define IXGBE_DCB_NB_QUEUES          IXGBE_MAX_RX_QUEUE_NUM
  68 #define IXGBE_NONE_MODE_TX_NB_QUEUES 64
  69
  70 #ifndef NBBY
  71 #define NBBY    8       /* number of bits in a byte */
  72 #endif
  73 #define IXGBE_HWSTRIP_BITMAP_SIZE (IXGBE_MAX_RX_QUEUE_NUM / (sizeof(uint32_t) * NBBY))
  74
  75 /* EITR Inteval is in 2048ns uinits for 1G and 10G link */
  76 #define IXGBE_EITR_INTERVAL_UNIT_NS     2048
  77 #define IXGBE_EITR_ITR_INT_SHIFT       3
  78 #define IXGBE_EITR_INTERVAL_US(us) \
  79         (((us) * 1000 / IXGBE_EITR_INTERVAL_UNIT_NS << IXGBE_EITR_ITR_INT_SHIFT) & \
  80                 IXGBE_EITR_ITR_INT_MASK)
  81
  82
  83 /* Loopback operation modes */
  84 /* 82599 specific loopback operation types */
  85 #define IXGBE_LPBK_82599_NONE   0x0 /* Default value. Loopback is disabled. */
  86 #define IXGBE_LPBK_82599_TX_RX  0x1 /* Tx->Rx loopback operation is enabled. */
  87
  88 #define IXGBE_MAX_JUMBO_FRAME_SIZE      0x2600 /* Maximum Jumbo frame size. */
  89
  90 #define IXGBE_RTTBCNRC_RF_INT_MASK_BASE 0x000003FF
  91 #define IXGBE_RTTBCNRC_RF_INT_MASK_M \
  92         (IXGBE_RTTBCNRC_RF_INT_MASK_BASE << IXGBE_RTTBCNRC_RF_INT_SHIFT)
  93
  94 #define IXGBE_MAX_QUEUE_NUM_PER_VF  8
  95
  96 #define IXGBE_SYN_FILTER_ENABLE         0x00000001 /* syn filter enable field */
  97 #define IXGBE_SYN_FILTER_QUEUE          0x000000FE /* syn filter queue field */
  98 #define IXGBE_SYN_FILTER_QUEUE_SHIFT    1          /* syn filter queue field shift */
  99 #define IXGBE_SYN_FILTER_SYNQFP         0x80000000 /* syn filter SYNQFP */
 100
 101 #define IXGBE_ETQF_UP                   0x00070000 /* ethertype filter priority field */
 102 #define IXGBE_ETQF_SHIFT                16
 103 #define IXGBE_ETQF_UP_EN                0x00080000
 104 #define IXGBE_ETQF_ETHERTYPE            0x0000FFFF /* ethertype filter ethertype field */
 105 #define IXGBE_ETQF_MAX_PRI              7
 106
 107 #define IXGBE_SDPQF_DSTPORT             0xFFFF0000 /* dst port field */
 108 #define IXGBE_SDPQF_DSTPORT_SHIFT       16         /* dst port field shift */
 109 #define IXGBE_SDPQF_SRCPORT             0x0000FFFF /* src port field */
 110
 111 #define IXGBE_L34T_IMIR_SIZE_BP         0x00001000
 112 #define IXGBE_L34T_IMIR_RESERVE         0x00080000 /* bit 13 to 19 must be set to 1000000b. */
 113 #define IXGBE_L34T_IMIR_LLI             0x00100000
 114 #define IXGBE_L34T_IMIR_QUEUE           0x0FE00000
 115 #define IXGBE_L34T_IMIR_QUEUE_SHIFT     21
 116 #define IXGBE_5TUPLE_MAX_PRI            7
 117 #define IXGBE_5TUPLE_MIN_PRI            1
 118
 119 #define IXGBE_RSS_OFFLOAD_ALL ( \
 120         ETH_RSS_IPV4 | \
 121         ETH_RSS_NONFRAG_IPV4_TCP | \
 122         ETH_RSS_NONFRAG_IPV4_UDP | \
 123         ETH_RSS_IPV6 | \
 124         ETH_RSS_NONFRAG_IPV6_TCP | \
 125         ETH_RSS_NONFRAG_IPV6_UDP | \
 126         ETH_RSS_IPV6_EX | \
 127         ETH_RSS_IPV6_TCP_EX | \
 128         ETH_RSS_IPV6_UDP_EX)
 129
 130 #define IXGBE_VF_IRQ_ENABLE_MASK        3          /* vf irq enable mask */
 131 #define IXGBE_VF_MAXMSIVECTOR           1
 132
 133 #define IXGBE_MISC_VEC_ID               RTE_INTR_VEC_ZERO_OFFSET
 134 #define IXGBE_RX_VEC_START              RTE_INTR_VEC_RXTX_OFFSET
 135
 136 #define IXGBE_SECTX_MINSECIFG_MASK      0x0000000F
 137
 138 #define IXGBE_MACSEC_PNTHRSH            0xFFFFFE00
 139
 140 #define IXGBE_MAX_FDIR_FILTER_NUM       (1024 * 32)
 141 #define IXGBE_MAX_L2_TN_FILTER_NUM      128
 142
 143 #define MAC_TYPE_FILTER_SUP_EXT(type)    do {\
 144         if ((type) != ixgbe_mac_82599EB && (type) != ixgbe_mac_X540)\
 145                 return -ENOTSUP;\
 146 } while (0)
 147
 148 #define MAC_TYPE_FILTER_SUP(type)    do {\
 149         if ((type) != ixgbe_mac_82599EB && (type) != ixgbe_mac_X540 &&\
 150                 (type) != ixgbe_mac_X550 && (type) != ixgbe_mac_X550EM_x &&\
 151                 (type) != ixgbe_mac_X550EM_a)\
 152                 return -ENOTSUP;\
 153 } while (0)
 154
 155 /*
 156  * Information about the fdir mode.
 157  */
 158 struct ixgbe_hw_fdir_mask {
 159         uint16_t vlan_tci_mask;
 160         uint32_t src_ipv4_mask;
 161         uint32_t dst_ipv4_mask;
 162         uint16_t src_ipv6_mask;
 163         uint16_t dst_ipv6_mask;
 164         uint16_t src_port_mask;
 165         uint16_t dst_port_mask;
 166         uint16_t flex_bytes_mask;
 167         uint8_t  mac_addr_byte_mask;
 168         uint32_t tunnel_id_mask;
 169         uint8_t  tunnel_type_mask;
 170 };
 171
 172 struct ixgbe_fdir_filter {
 173         TAILQ_ENTRY(ixgbe_fdir_filter) entries;
 174         union ixgbe_atr_input ixgbe_fdir; /* key of fdir filter*/
 175         uint32_t fdirflags; /* drop or forward */
 176         uint32_t fdirhash; /* hash value for fdir */
 177         uint8_t queue; /* assigned rx queue */
 178 };
 179
 180 /* list of fdir filters */
 181 TAILQ_HEAD(ixgbe_fdir_filter_list, ixgbe_fdir_filter);
 182
 183 struct ixgbe_fdir_rule {
 184         struct ixgbe_hw_fdir_mask mask;
 185         union ixgbe_atr_input ixgbe_fdir; /* key of fdir filter*/
 186         bool b_spec; /* If TRUE, ixgbe_fdir, fdirflags, queue have meaning. */
 187         bool b_mask; /* If TRUE, mask has meaning. */
 188         enum rte_fdir_mode mode; /* IP, MAC VLAN, Tunnel */
 189         uint32_t fdirflags; /* drop or forward */
 190         uint32_t soft_id; /* an unique value for this rule */
 191         uint8_t queue; /* assigned rx queue */
 192         uint8_t flex_bytes_offset;
 193 };
 194
 195 struct ixgbe_hw_fdir_info {
 196         struct ixgbe_hw_fdir_mask mask;
 197         uint8_t     flex_bytes_offset;
 198         uint16_t    collision;
 199         uint16_t    free;
 200         uint16_t    maxhash;
 201         uint8_t     maxlen;
 202         uint64_t    add;
 203         uint64_t    remove;
 204         uint64_t    f_add;
 205         uint64_t    f_remove;
 206         struct ixgbe_fdir_filter_list fdir_list; /* filter list*/
 207         /* store the pointers of the filters, index is the hash value. */
 208         struct ixgbe_fdir_filter **hash_map;
 209         struct rte_hash *hash_handle; /* cuckoo hash handler */
 210         bool mask_added; /* If already got mask from consistent filter */
 211 };
 212
 213 /* structure for interrupt relative data */
 214 struct ixgbe_interrupt {
 215         uint32_t flags;
 216         uint32_t mask;
 217         /*to save original mask during delayed handler */
 218         uint32_t mask_original;
 219 };
 220
 221 struct ixgbe_stat_mapping_registers {
 222         uint32_t tqsm[IXGBE_NB_STAT_MAPPING_REGS];
 223         uint32_t rqsmr[IXGBE_NB_STAT_MAPPING_REGS];
 224 };
 225
 226 struct ixgbe_vfta {
 227         uint32_t vfta[IXGBE_VFTA_SIZE];
 228 };
 229
 230 struct ixgbe_hwstrip {
 231         uint32_t bitmap[IXGBE_HWSTRIP_BITMAP_SIZE];
 232 };
 233
 234 /*
 235  * VF data which used by PF host only
 236  */
 237 #define IXGBE_MAX_VF_MC_ENTRIES         30
 238 #define IXGBE_MAX_MR_RULE_ENTRIES       4 /* number of mirroring rules supported */
 239 #define IXGBE_MAX_UTA                   128
 240
 241 struct ixgbe_uta_info {
 242         uint8_t  uc_filter_type;
 243         uint16_t uta_in_use;
 244         uint32_t uta_shadow[IXGBE_MAX_UTA];
 245 };
 246
 247 #define IXGBE_MAX_MIRROR_RULES 4  /* Maximum nb. of mirror rules. */
 248
 249 struct ixgbe_mirror_info {
 250         struct rte_eth_mirror_conf mr_conf[IXGBE_MAX_MIRROR_RULES];
 251         /**< store PF mirror rules configuration*/
 252 };
 253
 254 struct ixgbe_vf_info {
 255         uint8_t vf_mac_addresses[ETHER_ADDR_LEN];
 256         uint16_t vf_mc_hashes[IXGBE_MAX_VF_MC_ENTRIES];
 257         uint16_t num_vf_mc_hashes;
 258         uint16_t default_vf_vlan_id;
 259         uint16_t vlans_enabled;
 260         bool clear_to_send;
 261         uint16_t tx_rate[IXGBE_MAX_QUEUE_NUM_PER_VF];
 262         uint16_t vlan_count;
 263         uint8_t spoofchk_enabled;
 264         uint8_t api_version;
 265 };
 266
 267 /*
 268  *  Possible l4type of 5tuple filters.
 269  */
 270 enum ixgbe_5tuple_protocol {
 271         IXGBE_FILTER_PROTOCOL_TCP = 0,
 272         IXGBE_FILTER_PROTOCOL_UDP,
 273         IXGBE_FILTER_PROTOCOL_SCTP,
 274         IXGBE_FILTER_PROTOCOL_NONE,
 275 };
 276
 277 TAILQ_HEAD(ixgbe_5tuple_filter_list, ixgbe_5tuple_filter);
 278
 279 struct ixgbe_5tuple_filter_info {
 280         uint32_t dst_ip;
 281         uint32_t src_ip;
 282         uint16_t dst_port;
 283         uint16_t src_port;
 284         enum ixgbe_5tuple_protocol proto;        /* l4 protocol. */
 285         uint8_t priority;        /* seven levels (001b-111b), 111b is highest,
 286                                       used when more than one filter matches. */
 287         uint8_t dst_ip_mask:1,   /* if mask is 1b, do not compare dst ip. */
 288                 src_ip_mask:1,   /* if mask is 1b, do not compare src ip. */
 289                 dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
 290                 src_port_mask:1, /* if mask is 1b, do not compare src port. */
 291                 proto_mask:1;    /* if mask is 1b, do not compare protocol. */
 292 };
 293
 294 /* 5tuple filter structure */
 295 struct ixgbe_5tuple_filter {
 296         TAILQ_ENTRY(ixgbe_5tuple_filter) entries;
 297         uint16_t index;       /* the index of 5tuple filter */
 298         struct ixgbe_5tuple_filter_info filter_info;
 299         uint16_t queue;       /* rx queue assigned to */
 300 };
 301
 302 #define IXGBE_5TUPLE_ARRAY_SIZE \
 303         (RTE_ALIGN(IXGBE_MAX_FTQF_FILTERS, (sizeof(uint32_t) * NBBY)) / \
 304          (sizeof(uint32_t) * NBBY))
 305
 306 struct ixgbe_ethertype_filter {
 307         uint16_t ethertype;
 308         uint32_t etqf;
 309         uint32_t etqs;
 310         /**
 311          * If this filter is added by configuration,
 312          * it should not be removed.
 313          */
 314         bool     conf;
 315 };
 316
 317 /*
 318  * Structure to store filters' info.
 319  */
 320 struct ixgbe_filter_info {
 321         uint8_t ethertype_mask;  /* Bit mask for every used ethertype filter */
 322         /* store used ethertype filters*/
 323         struct ixgbe_ethertype_filter ethertype_filters[IXGBE_MAX_ETQF_FILTERS];
 324         /* Bit mask for every used 5tuple filter */
 325         uint32_t fivetuple_mask[IXGBE_5TUPLE_ARRAY_SIZE];
 326         struct ixgbe_5tuple_filter_list fivetuple_list;
 327         /* store the SYN filter info */
 328         uint32_t syn_info;
 329 };
 330
 331 struct ixgbe_l2_tn_key {
 332         enum rte_eth_tunnel_type          l2_tn_type;
 333         uint32_t                          tn_id;
 334 };
 335
 336 struct ixgbe_l2_tn_filter {
 337         TAILQ_ENTRY(ixgbe_l2_tn_filter)    entries;
 338         struct ixgbe_l2_tn_key             key;
 339         uint32_t                           pool;
 340 };
 341
 342 TAILQ_HEAD(ixgbe_l2_tn_filter_list, ixgbe_l2_tn_filter);
 343
 344 struct ixgbe_l2_tn_info {
 345         struct ixgbe_l2_tn_filter_list      l2_tn_list;
 346         struct ixgbe_l2_tn_filter         **hash_map;
 347         struct rte_hash                    *hash_handle;
 348         bool e_tag_en; /* e-tag enabled */
 349         bool e_tag_fwd_en; /* e-tag based forwarding enabled */
 350         bool e_tag_ether_type; /* ether type for e-tag */
 351 };
 352
 353 struct rte_flow {
 354         enum rte_filter_type filter_type;
 355         void *rule;
 356 };
 357 /* ntuple filter list structure */
 358 struct ixgbe_ntuple_filter_ele {
 359         TAILQ_ENTRY(ixgbe_ntuple_filter_ele) entries;
 360         struct rte_eth_ntuple_filter filter_info;
 361 };
 362 /* ethertype filter list structure */
 363 struct ixgbe_ethertype_filter_ele {
 364         TAILQ_ENTRY(ixgbe_ethertype_filter_ele) entries;
 365         struct rte_eth_ethertype_filter filter_info;
 366 };
 367 /* syn filter list structure */
 368 struct ixgbe_eth_syn_filter_ele {
 369         TAILQ_ENTRY(ixgbe_eth_syn_filter_ele) entries;
 370         struct rte_eth_syn_filter filter_info;
 371 };
 372 /* fdir filter list structure */
 373 struct ixgbe_fdir_rule_ele {
 374         TAILQ_ENTRY(ixgbe_fdir_rule_ele) entries;
 375         struct ixgbe_fdir_rule filter_info;
 376 };
 377 /* l2_tunnel filter list structure */
 378 struct ixgbe_eth_l2_tunnel_conf_ele {
 379         TAILQ_ENTRY(ixgbe_eth_l2_tunnel_conf_ele) entries;
 380         struct rte_eth_l2_tunnel_conf filter_info;
 381 };
 382 /* ixgbe_flow memory list structure */
 383 struct ixgbe_flow_mem {
 384         TAILQ_ENTRY(ixgbe_flow_mem) entries;
 385         struct rte_flow *flow;
 386 };
 387
 388 TAILQ_HEAD(ixgbe_ntuple_filter_list, ixgbe_ntuple_filter_ele);
 389 struct ixgbe_ntuple_filter_list filter_ntuple_list;
 390 TAILQ_HEAD(ixgbe_ethertype_filter_list, ixgbe_ethertype_filter_ele);
 391 struct ixgbe_ethertype_filter_list filter_ethertype_list;
 392 TAILQ_HEAD(ixgbe_syn_filter_list, ixgbe_eth_syn_filter_ele);
 393 struct ixgbe_syn_filter_list filter_syn_list;
 394 TAILQ_HEAD(ixgbe_fdir_rule_filter_list, ixgbe_fdir_rule_ele);
 395 struct ixgbe_fdir_rule_filter_list filter_fdir_list;
 396 TAILQ_HEAD(ixgbe_l2_tunnel_filter_list, ixgbe_eth_l2_tunnel_conf_ele);
 397 struct ixgbe_l2_tunnel_filter_list filter_l2_tunnel_list;
 398 TAILQ_HEAD(ixgbe_flow_mem_list, ixgbe_flow_mem);
 399 struct ixgbe_flow_mem_list ixgbe_flow_list;
 400
 401 /*
 402  * Statistics counters collected by the MACsec
 403  */
 404 struct ixgbe_macsec_stats {
 405         /* TX port statistics */
 406         uint64_t out_pkts_untagged;
 407         uint64_t out_pkts_encrypted;
 408         uint64_t out_pkts_protected;
 409         uint64_t out_octets_encrypted;
 410         uint64_t out_octets_protected;
 411
 412         /* RX port statistics */
 413         uint64_t in_pkts_untagged;
 414         uint64_t in_pkts_badtag;
 415         uint64_t in_pkts_nosci;
 416         uint64_t in_pkts_unknownsci;
 417         uint64_t in_octets_decrypted;
 418         uint64_t in_octets_validated;
 419
 420         /* RX SC statistics */
 421         uint64_t in_pkts_unchecked;
 422         uint64_t in_pkts_delayed;
 423         uint64_t in_pkts_late;
 424
 425         /* RX SA statistics */
 426         uint64_t in_pkts_ok;
 427         uint64_t in_pkts_invalid;
 428         uint64_t in_pkts_notvalid;
 429         uint64_t in_pkts_unusedsa;
 430         uint64_t in_pkts_notusingsa;
 431 };
 432
 433 /* The configuration of bandwidth */
 434 struct ixgbe_bw_conf {
 435         uint8_t tc_num; /* Number of TCs. */
 436 };
 437
 438 /*
 439  * Structure to store private data for each driver instance (for each port).
 440  */
 441 struct ixgbe_adapter {
 442         struct ixgbe_hw             hw;
 443         struct ixgbe_hw_stats       stats;
 444         struct ixgbe_macsec_stats   macsec_stats;
 445         struct ixgbe_hw_fdir_info   fdir;
 446         struct ixgbe_interrupt      intr;
 447         struct ixgbe_stat_mapping_registers stat_mappings;
 448         struct ixgbe_vfta           shadow_vfta;
 449         struct ixgbe_hwstrip            hwstrip;
 450         struct ixgbe_dcb_config     dcb_config;
 451         struct ixgbe_mirror_info    mr_data;
 452         struct ixgbe_vf_info        *vfdata;
 453         struct ixgbe_uta_info       uta_info;
 454 #ifdef RTE_LIBRTE_IXGBE_BYPASS
 455         struct ixgbe_bypass_info    bps;
 456 #endif /* RTE_LIBRTE_IXGBE_BYPASS */
 457         struct ixgbe_filter_info    filter;
 458         struct ixgbe_l2_tn_info     l2_tn;
 459         struct ixgbe_bw_conf        bw_conf;
 460
 461         bool rx_bulk_alloc_allowed;
 462         bool rx_vec_allowed;
 463         struct rte_timecounter      systime_tc;
 464         struct rte_timecounter      rx_tstamp_tc;
 465         struct rte_timecounter      tx_tstamp_tc;
 466 };
 467
 468 #define IXGBE_DEV_PRIVATE_TO_HW(adapter)\
 469         (&((struct ixgbe_adapter *)adapter)->hw)
 470
 471 #define IXGBE_DEV_PRIVATE_TO_STATS(adapter) \
 472         (&((struct ixgbe_adapter *)adapter)->stats)
 473
 474 #define IXGBE_DEV_PRIVATE_TO_MACSEC_STATS(adapter) \
 475         (&((struct ixgbe_adapter *)adapter)->macsec_stats)
 476
 477 #define IXGBE_DEV_PRIVATE_TO_INTR(adapter) \
 478         (&((struct ixgbe_adapter *)adapter)->intr)
 479
 480 #define IXGBE_DEV_PRIVATE_TO_FDIR_INFO(adapter) \
 481         (&((struct ixgbe_adapter *)adapter)->fdir)
 482
 483 #define IXGBE_DEV_PRIVATE_TO_STAT_MAPPINGS(adapter) \
 484         (&((struct ixgbe_adapter *)adapter)->stat_mappings)
 485
 486 #define IXGBE_DEV_PRIVATE_TO_VFTA(adapter) \
 487         (&((struct ixgbe_adapter *)adapter)->shadow_vfta)
 488
 489 #define IXGBE_DEV_PRIVATE_TO_HWSTRIP_BITMAP(adapter) \
 490         (&((struct ixgbe_adapter *)adapter)->hwstrip)
 491
 492 #define IXGBE_DEV_PRIVATE_TO_DCB_CFG(adapter) \
 493         (&((struct ixgbe_adapter *)adapter)->dcb_config)
 494
 495 #define IXGBE_DEV_PRIVATE_TO_P_VFDATA(adapter) \
 496         (&((struct ixgbe_adapter *)adapter)->vfdata)
 497
 498 #define IXGBE_DEV_PRIVATE_TO_PFDATA(adapter) \
 499         (&((struct ixgbe_adapter *)adapter)->mr_data)
 500
 501 #define IXGBE_DEV_PRIVATE_TO_UTA(adapter) \
 502         (&((struct ixgbe_adapter *)adapter)->uta_info)
 503
 504 #define IXGBE_DEV_PRIVATE_TO_FILTER_INFO(adapter) \
 505         (&((struct ixgbe_adapter *)adapter)->filter)
 506
 507 #define IXGBE_DEV_PRIVATE_TO_L2_TN_INFO(adapter) \
 508         (&((struct ixgbe_adapter *)adapter)->l2_tn)
 509
 510 #define IXGBE_DEV_PRIVATE_TO_BW_CONF(adapter) \
 511         (&((struct ixgbe_adapter *)adapter)->bw_conf)
 512
 513 /*
 514  * RX/TX function prototypes
 515  */
 516 void ixgbe_dev_clear_queues(struct rte_eth_dev *dev);
 517
 518 void ixgbe_dev_free_queues(struct rte_eth_dev *dev);
 519
 520 void ixgbe_dev_rx_queue_release(void *rxq);
 521
 522 void ixgbe_dev_tx_queue_release(void *txq);
 523
 524 int  ixgbe_dev_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
 525                 uint16_t nb_rx_desc, unsigned int socket_id,
 526                 const struct rte_eth_rxconf *rx_conf,
 527                 struct rte_mempool *mb_pool);
 528
 529 int  ixgbe_dev_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
 530                 uint16_t nb_tx_desc, unsigned int socket_id,
 531                 const struct rte_eth_txconf *tx_conf);
 532
 533 uint32_t ixgbe_dev_rx_queue_count(struct rte_eth_dev *dev,
 534                 uint16_t rx_queue_id);
 535
 536 int ixgbe_dev_rx_descriptor_done(void *rx_queue, uint16_t offset);
 537
 538 int ixgbe_dev_rx_descriptor_status(void *rx_queue, uint16_t offset);
 539 int ixgbe_dev_tx_descriptor_status(void *tx_queue, uint16_t offset);
 540
 541 int ixgbe_dev_rx_init(struct rte_eth_dev *dev);
 542
 543 void ixgbe_dev_tx_init(struct rte_eth_dev *dev);
 544
 545 int ixgbe_dev_rxtx_start(struct rte_eth_dev *dev);
 546
 547 int ixgbe_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 548
 549 int ixgbe_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 550
 551 int ixgbe_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 552
 553 int ixgbe_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 554
 555 void ixgbe_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 556         struct rte_eth_rxq_info *qinfo);
 557
 558 void ixgbe_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 559         struct rte_eth_txq_info *qinfo);
 560
 561 int ixgbevf_dev_rx_init(struct rte_eth_dev *dev);
 562
 563 void ixgbevf_dev_tx_init(struct rte_eth_dev *dev);
 564
 565 void ixgbevf_dev_rxtx_start(struct rte_eth_dev *dev);
 566
 567 uint16_t ixgbe_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
 568                 uint16_t nb_pkts);
 569
 570 uint16_t ixgbe_recv_pkts_bulk_alloc(void *rx_queue, struct rte_mbuf **rx_pkts,
 571                                     uint16_t nb_pkts);
 572
 573 uint16_t ixgbe_recv_pkts_lro_single_alloc(void *rx_queue,
 574                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 575 uint16_t ixgbe_recv_pkts_lro_bulk_alloc(void *rx_queue,
 576                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 577
 578 uint16_t ixgbe_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 579                 uint16_t nb_pkts);
 580
 581 uint16_t ixgbe_xmit_pkts_simple(void *tx_queue, struct rte_mbuf **tx_pkts,
 582                 uint16_t nb_pkts);
 583
 584 uint16_t ixgbe_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 585                 uint16_t nb_pkts);
 586
 587 int ixgbe_dev_rss_hash_update(struct rte_eth_dev *dev,
 588                               struct rte_eth_rss_conf *rss_conf);
 589
 590 int ixgbe_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
 591                                 struct rte_eth_rss_conf *rss_conf);
 592
 593 uint16_t ixgbe_reta_size_get(enum ixgbe_mac_type mac_type);
 594
 595 uint32_t ixgbe_reta_reg_get(enum ixgbe_mac_type mac_type, uint16_t reta_idx);
 596
 597 uint32_t ixgbe_mrqc_reg_get(enum ixgbe_mac_type mac_type);
 598
 599 uint32_t ixgbe_rssrk_reg_get(enum ixgbe_mac_type mac_type, uint8_t i);
 600
 601 bool ixgbe_rss_update_sp(enum ixgbe_mac_type mac_type);
 602
 603 int ixgbe_add_del_ntuple_filter(struct rte_eth_dev *dev,
 604                         struct rte_eth_ntuple_filter *filter,
 605                         bool add);
 606 int ixgbe_add_del_ethertype_filter(struct rte_eth_dev *dev,
 607                         struct rte_eth_ethertype_filter *filter,
 608                         bool add);
 609 int ixgbe_syn_filter_set(struct rte_eth_dev *dev,
 610                         struct rte_eth_syn_filter *filter,
 611                         bool add);
 612 int
 613 ixgbe_dev_l2_tunnel_filter_add(struct rte_eth_dev *dev,
 614                                struct rte_eth_l2_tunnel_conf *l2_tunnel,
 615                                bool restore);
 616 int
 617 ixgbe_dev_l2_tunnel_filter_del(struct rte_eth_dev *dev,
 618                                struct rte_eth_l2_tunnel_conf *l2_tunnel);
 619 void ixgbe_filterlist_flush(void);
 620 /*
 621  * Flow director function prototypes
 622  */
 623 int ixgbe_fdir_configure(struct rte_eth_dev *dev);
 624 int ixgbe_fdir_set_input_mask(struct rte_eth_dev *dev);
 625 int ixgbe_fdir_set_flexbytes_offset(struct rte_eth_dev *dev,
 626                                     uint16_t offset);
 627 int ixgbe_fdir_filter_program(struct rte_eth_dev *dev,
 628                               struct ixgbe_fdir_rule *rule,
 629                               bool del, bool update);
 630
 631 void ixgbe_configure_dcb(struct rte_eth_dev *dev);
 632
 633 /*
 634  * misc function prototypes
 635  */
 636 void ixgbe_vlan_hw_filter_enable(struct rte_eth_dev *dev);
 637
 638 void ixgbe_vlan_hw_filter_disable(struct rte_eth_dev *dev);
 639
 640 void ixgbe_vlan_hw_strip_enable_all(struct rte_eth_dev *dev);
 641
 642 void ixgbe_vlan_hw_strip_disable_all(struct rte_eth_dev *dev);
 643
 644 void ixgbe_pf_host_init(struct rte_eth_dev *eth_dev);
 645
 646 void ixgbe_pf_host_uninit(struct rte_eth_dev *eth_dev);
 647
 648 void ixgbe_pf_mbx_process(struct rte_eth_dev *eth_dev);
 649
 650 int ixgbe_pf_host_configure(struct rte_eth_dev *eth_dev);
 651
 652 uint32_t ixgbe_convert_vm_rx_mask_to_val(uint16_t rx_mask, uint32_t orig_val);
 653
 654 int ixgbe_fdir_ctrl_func(struct rte_eth_dev *dev,
 655                         enum rte_filter_op filter_op, void *arg);
 656 void ixgbe_fdir_filter_restore(struct rte_eth_dev *dev);
 657 int ixgbe_clear_all_fdir_filter(struct rte_eth_dev *dev);
 658
 659 extern const struct rte_flow_ops ixgbe_flow_ops;
 660
 661 void ixgbe_clear_all_ethertype_filter(struct rte_eth_dev *dev);
 662 void ixgbe_clear_all_ntuple_filter(struct rte_eth_dev *dev);
 663 void ixgbe_clear_syn_filter(struct rte_eth_dev *dev);
 664 int ixgbe_clear_all_l2_tn_filter(struct rte_eth_dev *dev);
 665
 666 int ixgbe_disable_sec_tx_path_generic(struct ixgbe_hw *hw);
 667
 668 int ixgbe_enable_sec_tx_path_generic(struct ixgbe_hw *hw);
 669
 670 int ixgbe_vt_check(struct ixgbe_hw *hw);
 671 int ixgbe_set_vf_rate_limit(struct rte_eth_dev *dev, uint16_t vf,
 672                             uint16_t tx_rate, uint64_t q_msk);
 673 bool is_ixgbe_supported(struct rte_eth_dev *dev);
 674
 675 static inline int
 676 ixgbe_ethertype_filter_lookup(struct ixgbe_filter_info *filter_info,
 677                               uint16_t ethertype)
 678 {
 679         int i;
 680
 681         for (i = 0; i < IXGBE_MAX_ETQF_FILTERS; i++) {
 682                 if (filter_info->ethertype_filters[i].ethertype == ethertype &&
 683                     (filter_info->ethertype_mask & (1 << i)))
 684                         return i;
 685         }
 686         return -1;
 687 }
 688
 689 static inline int
 690 ixgbe_ethertype_filter_insert(struct ixgbe_filter_info *filter_info,
 691                               struct ixgbe_ethertype_filter *ethertype_filter)
 692 {
 693         int i;
 694
 695         for (i = 0; i < IXGBE_MAX_ETQF_FILTERS; i++) {
 696                 if (!(filter_info->ethertype_mask & (1 << i))) {
 697                         filter_info->ethertype_mask |= 1 << i;
 698                         filter_info->ethertype_filters[i].ethertype =
 699                                 ethertype_filter->ethertype;
 700                         filter_info->ethertype_filters[i].etqf =
 701                                 ethertype_filter->etqf;
 702                         filter_info->ethertype_filters[i].etqs =
 703                                 ethertype_filter->etqs;
 704                         filter_info->ethertype_filters[i].conf =
 705                                 ethertype_filter->conf;
 706                         return i;
 707                 }
 708         }
 709         return -1;
 710 }
 711
 712 static inline int
 713 ixgbe_ethertype_filter_remove(struct ixgbe_filter_info *filter_info,
 714                               uint8_t idx)
 715 {
 716         if (idx >= IXGBE_MAX_ETQF_FILTERS)
 717                 return -1;
 718         filter_info->ethertype_mask &= ~(1 << idx);
 719         filter_info->ethertype_filters[idx].ethertype = 0;
 720         filter_info->ethertype_filters[idx].etqf = 0;
 721         filter_info->ethertype_filters[idx].etqs = 0;
 722         filter_info->ethertype_filters[idx].etqs = FALSE;
 723         return idx;
 724 }
 725
 726 #endif /* _IXGBE_ETHDEV_H_ */